JPS58118142A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58118142A
JPS58118142A JP57000673A JP67382A JPS58118142A JP S58118142 A JPS58118142 A JP S58118142A JP 57000673 A JP57000673 A JP 57000673A JP 67382 A JP67382 A JP 67382A JP S58118142 A JPS58118142 A JP S58118142A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
electrodes
diode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57000673A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP57000673A priority Critical patent/JPS58118142A/ja
Publication of JPS58118142A publication Critical patent/JPS58118142A/ja
Pending legal-status Critical Current

Links

Classifications

    • H01L27/12

Landscapes

  • Light Receiving Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、基板上に非単結晶半導体を積層して設けるダ
イオードアレー構造を有する半導体装置に関する。
本発明は従来よシ知られていたシリコン単結晶を用いた
ダイオードアレーの如く、各ダイオードごとを互いに電
気的にアイソレイションを行なうため、熱拡散法等にょ
Ixooo’o以上の高置層を作る必要がなく、逆K 
200−!SOQ’Oの低温で半導体層を積層するのみ
で作製可能なきわめて簡単な構造を有するダイオードア
レーに関するO 本発明は非単結晶学導体%にアモルファス(非晶質)ま
たは半非晶質(5〜100ムの微結晶性を有するセ々ア
モルファス)構造の半導体に水嵩またはハロゲン元素(
例えばフッ素または塩素)を添加させた。こうした半導
体材料を用い、この半導体の電子・ホールの拡散度が単
結晶半導体に比べて1/10〜1/10’であること、
すなわち単結晶半導体におけるアイソレイションが不要
であるという特性を利用して設けた積層型の構造を有す
るダイオードアレーに関する。
本発明は従来のダイオードを集積化して!トリックス構
成せしめたいわゆるダイオードアレーにおいて、その電
気的配線層がいわゆるアイソレイシロンを必要とするた
め、単結晶珪素半導体の一主面に二層配線をして設けて
い良。
このためフォトエツチング工程等が複雑になり、結果と
してコストアップに連がってきている。しかし本発明に
おいては、半導体層を基板上に100〜f500’o代
表的には200〜300°Cでグツズ1CVD法によ多
積層する方法を周込るため、この半導体層の下層に!ま
たは工方向の配線層を、またこの半導体の上側に!また
1−11方向の配線層を設けることができる。このため
、この配線層間にリード線間の絶縁用の層間絶縁物を必
要とせず、きわめて簡単に2層配線を実施する仁とがで
きるという特徴を有する。
第1図はダイオードアレーの配線回路図の一例を示す。
図面け4X4のマトリックスを示す・入力側(ハ)にお
いて、論理式ム、ム、BSBを与え、また出力側tic
 hyl is、 ifi、ムBを与える場合のダイオ
ードアレーの回路図である。
入されている0がくすることKよ)、例えば入力側の4
種類の信号を基にして、出方YKその組合せ信号を得る
ことができる。
これは2値論理よシュ01u法の論理を得る場合で、多
くの応用がある。もちろんこのダイオードアレーと同様
にこの入力側または出力側にIGFBT (絶縁ゲイト
型電界効果半導体装置)ダイオード、トランジスタ婢を
設けてもよい。この第1図はダイオードアレーの一例で
あって、電気回路は例えば電子回路ハンドブック(丸善
体式会社)咎に基すき、任意に設計することができる。
本発明はこのダイオードアレーを作るための半導体装置
に関するものである0 第2図は従来よル知られ九祭株型のダイオードアレーを
構成するための断面図を示す0図面において半導体基板
(1)代表的には単結晶シリコン例えばNuα0O)1
間、QO皿に対しP型不純物であるホウ素を拡散し、P
ウェル(3)を1〜3声の深さに形成する・さらにこの
中KNの半導体領域(5)をo、a〜1μの深さに10
00〜11F5σ0の温度にて熱拡散をして作製した。
この後これら半導体上の拡散に用いたマスクの酸化珪素
膜(1喧に電極用穴あけを行ない、第1の配越層(2)
を設け、さらに層間絶縁物(財)を作製した後、第2の
配線層(6)、(6’)を作製してダイオードアレーを
作製した。図面よシ明らかな如く、フォトマスクはダイ
オードを構成させるために2′1い、見極配線層を作る
ために番まいを必要としている。しかもこのフォトマス
クはそれぞれを合わせごみを必要とするため、精度のよ
いマスク合せ作業をしなくてはならない。仁のため価格
も高くなシ、また同一主面上にのみ2層配線、を作る必
要かあ)、工程が単にダイオードのアレーを作るのみで
あるにもがかわらず、複雑で高価になってしまった。
本発明はかかる多くの欠点を除去したもので第3図にそ
のたて断面図を示す。
以下に図面に従い本発明を示す。
第3図(4)は本発明のダイオードアレーを示すための
半導体装置のたて断面図である。
図面において基板(1)特にアルミナ、ガラスまたはダ
レイズドセラミックス等の絶縁基板上に一二。
印刷箋により第1の電極(2)およびこの電極に連結す
る配線層(2)を示している。このt箇、配線層はニッ
ケル、クローム、モリブデン、珪化モリブデン等の耐熱
性金属材料を0.1〜2μの厚さに形成したものを用い
た。さらにこの上面特に電極および電極間の絶縁基板上
に非単結晶半導体よシなる半導体層00)を作製した。
この半導体J−は真性または実質的に真性(装置のパッ
クグラウンドレベルでの不純物の混入しかない真性の導
電型を有する)(以下これらを合わせて単・に1層とい
う)を中心とし、その上方および下方に接してN型導電
層およびP型導を層を作っている。実際はプラズマaV
V法特にグ四−またはアーク放電法を用いて100〜5
00’O代表的には200〜300°Cとし、半導体材
料用気体例えばシランまたはフッ化珪素を分解し、その
際P型半導体1輪としてはホウ素を、またN型半導体層
としてはリンを0.1〜2モルチ添加したものである。
かくすることによシ、非単結晶半導体層はP型半導体層
(3)を100〜2000ムの厚さに、IP#i←)を
2000A〜1μの厚さに、さらにN型半導体層(5)
を100〜2000ムの厚さに積層して形成した。特に
この際1層への不純物の混入を防ぐため、P層(3)中
に炭素を5〜50モルチ添加してもよい。
これらの被膜を基板上に形成する際、領域(イ)はマス
クでおおって作製すればよい。
この非単結晶半導体はその材料として珪素が中心である
が、ゲルマニューム、炭化珪素またはこれらの混合体S
 1XO1−、(0< X (1) 、81T−GIJ
−((CL−1<υを用いてもよい。またこの非単結晶
中帰休はアモルファスまたは5〜100Aの  °  
 ショートレンジオーダーでの徴結晶性を有するセミア
モルファス構造を有し、これらに再結合中心中和用材料
としての水素またはハロゲン元素が0.1〜20モルチ
添九され、その電気伝導度が珪素にあっては% ;I 
X I O”=2 X No CJ’LQ m)、 %
4 XIL O〜3×16χ40 m)’が五M 1(
100mW/c m)の条件下にて得られるものを用い
た。特にセミアモルファス構造の場合はへ=lX10〜
2X10 (f2cm)、”;k ”I X IQ−’
〜5X10 (Acm)が得られる。このためにはバッ
クグラウンドレベルに混入する不純物特に酸素、窒累等
の半導体材料と混合するとH,a性になりかつアモルフ
ァス化を促す不純物の混入をIPPM以下好ましくは0
.0IPPM以下にすることがきわめて重要であった〇 さらにこの上面に印刷法、スパッタ法または蒸屓法を用
いて第2の電極および金属配線層(6)を公知技術によ
シ設けた。この半導体層00)およびそれに接する電極
(2) (6) K(ハ)しては、本発明式のυj顯に
なる特許願1半導体装置 昭和52年フ」 月8日(53−83461,83468号)米国特許4
.25帖429(19B1.3.3公告)に示されてい
る。さらにこのダイオードを光電変換装置に応用したも
のとして、本発明式の特許願 光電変換装置、昭和53
年7月17日(53−8686’7.86868号)米
国特許第3図(4)において、第1の電極(2)とその
上方の第2の電極とによシダイオード())が設けられ
半導体層00)がPIN接合を有する場合は(17)の
6己号で示されるダイオードが積層している。ま九領域
(9)は第1図におけるマトリックス構造での交さ部で
、ダイオードが設けられていない部分を示す。特にこの
2つの領域(7) (9)の中間にてダフ イオードと同一半導体が連結したアイソレイション領域
が設けられている。しかしこのアイソレイション領域は
第2図におけるアイソレイション用接合(ロ)を有して
おらず、非単結晶半導体のC(に初めて可能になってい
る。図面において領域に)においては下側のMlの配線
層の外部とυ出し電極を、また(至)は第2の配線層の
外部とシ出し電極を示す。
以上の図面において明らかな如く、精密なマスク合せを
全く必要としていない点がきわめて大きな特徴であシ、
かつフォトエツチングも第その製造工程はきわめて簡単
である。
第3図(2)は本発明の他のダイオードアレー〇九て断
面図を示す。
第3図@において第3図(4)と同様に絶縁基板(η上
に複数個の第1の電極およびこの電極に連続した配線層
(2)が印刷法またはフォトエツチング法によシ設けら
れている。さらにこの上面に選択的に層間絶縁物(ト)
、α◆を設けた。この実施例においては、第1図のマト
リックスの交点に対応する部分のすべてに下側の第1の
電極(2)、(匂およびそれに対応して上方に上側の第
2の電極(6)が設けられている。そしてこれらの電極
を連続する配線層は互いに直立してXSY方向に設けら
れた2層配線構造を有している0かかる構造において、
交点にダイオードを設けずオフ状態を作ろうとする時、
第3図(4)における領域(9)とするのではなく、半
導体と電極との間に絶縁物(ハ)を設けて領域(9)を
構成せしめたものであるO 第3図(2)においてはこの第1の電極(2)、絶縁物
(へ)、さらにこれらが設けられていない基板表面上に
第3図(ト)と同様の非単結晶半導体αQをP型半導体
層(3)、工型半導体層(4)、N型半導体層(5)と
して設けてP工N構造を作った。さらにこの上面に第2
の電極および配線層(6)を設けることによシ、ダイオ
ード())、信号α力およびダイオードのない領域(9
)さらに隣シあったダイオード間のアイソレイション領
域(8)が設けられている。
図面においては外部とシ出し電極(I呻α場がさらに半
導体接着ペーストで作られた。さらにこの上面全体をお
おってエポキシまたはポリイミド樹脂でオーバーコーν
τて信頼性の向上に務めた。このオーバーコートは湿気
の侵入の防止、機械強度の増強に有効であった。
その他の製造工程方法は第3図(4)と同様に行なった
第3図(0)は本発明の他の実施例を示している。
図面において基板(呻上に1に極(2)、半導体層(1
0)が設けられている。この半導体層はP層(勢、1層
(4)、x層(5)よシなシ、第3図(A)とその製造
は同様に行った。さらにこの非単結晶半導体αO)上に
選択的に絶縁物α◆に)を設けた。この絶縁物αIにお
いては、ダイオードマトリックスの交点をオフ状態に構
成せしめ、また04として第1または腑2の電極、配線
層−)(6)と半導体00)間の絶縁に用いた。さらに
この後外部引出し電極(至)(至)を設けた。最後にこ
れら全体をエポキシまたはポリイミド樹脂等の有機物ま
たは酸化珪素等の無機物によジオーバーコード鈷を0.
1〜15μの厚さに単層または多層に作製し九0第3図
(4)と同様に半導体ダイオード(財)の領域())、
ダイオードのない領域(9)、アイソレイション領#(
8)が設けられている。以上の如く基板上にマトリック
ス構造を有して設けられたダイオードがアレーを構成し
ていても、互いに電気的にリークすることなく、ダイオ
ードアレーを構成させることができ、本発明はきわめて
低価格で多量主意性にすぐれた半導体装置とすることが
できるようになった。
第4図は本発明が第3図(4)、CB)、(○)におい
て作られたダイオードの特性例である。すなわちいわゆ
るP工N接合を有するダイオード())においては流の
リークがなく、非単結晶半導体を用いたためキャリアの
ライフタイムが半導体の厚さ方向に比べて十分大きいた
め、実質的にアイソレイションがなされ曲線01)が作
られる。この瞬シあった交点間かくけ、その半導体の厚
さが0.2〜2Pを有する場合2〜20μ以上と10倍
以上を必要とし、25〜50倍あれば全く実用上問題に
ならず、簡単にアイソレイションをすることができ九〇 さらに本発明の実施例においては、PIN接合ため逆方
向特性を利用するならば曲線o1をオン状態の番地、曲
線(6)をオフ状態のそれとすることができる。
またP工N接合を有していても、その所定の番地に対し
20〜40vの高い電圧、5×10〜2×lOv/cm
の電界強度のパルス(1〜500m秒)を加えると同様
に曲線に)を曲線に)とすることができる。このためす
べての番地をP工N接合で設は半導体装置が作られてし
まった後、特定の番地のみをプログラムを行ない、曲線
鰺關よシ曲線α尤Iを設けてプログラム可能なダイオー
ドアレーとすることができる。これはI爽の量のダイオ
ードアレーを作る場合に有効である。
以上の説明において半導体はP工N接合を重点に行ない
、この半導体層をプツズマOVD法で作る場合、下側よ
多P層、1層、N層と順次積層していった。しかしこれ
は単に現在作られた特性で、順方向、逆方向に整流性が
みられたからであって、これをNIN接合としても、ま
門−1または第2の電極を用いたショットキまたはMI
日接合を有せしめるダイオードとして〔も、よい。
また本発明はダイオードのみを示した。しかしこのダイ
オードと工GFITとを組合させ、同一基板上に集積化
してもよい。この工G?ETに関しては本発明人の出願
になる 絶縁ゲイト型電界効果半導体装置およびその作
製方法ヨ 56−00171001’768 (856
,’1.9.出願)等があシ、その詳細は前記し之特許
願に準する。
本発明のダイオードアレーは単に二進法−10進法の変
換用等ではなく、このそれぞれをダイオード構造を有す
るフォトセンサとし、いわゆるフォトセンサアレーとし
て構成をさせることができる。かかる構造においては、
その構造例えば第3図(B)において、絶縁物1’l′
Jを除去し、基板(1)を透光性絶縁物例えばガラスと
し、さらにこの上面の第1の電極(2)はxro 、酸
化スズまたは工To(2000〜2500ム)およびこ
の上面に酸化スズ(100〜500A)の積層構造を有
する第1の透明電極を設け、さらにこの上面のP )f
it (3)を50〜300ムの厚さとし、加えてその
光学的Egを1.1〜2.5eVと1層の1.5〜1.
9eV K比べて0.2〜0、5eV大きくした。かく
することによ多信号用の光の1層(4)への透過を助長
せしめた。この光照射により光起電力を発生せしめ、N
層(5)P層(3)に電子・ホールをそれぞれ分離させ
て作ればよい。その他は第3図体)の実施例に基ずく。
かくすることによシ、−次元のアレーにおいてはカード
リーダ一または二次元のアレーにおいてはイメージセン
サ−を作ることができる。
光のコントラストを向上させるため、電極廖)の電極間
は光じゃへい材でおおい、ゴーストの防止に努めること
はさらにその特性の向上に有効であった。
【図面の簡単な説明】
第1図は本発明の半導体装置を用いたダイオードアレー
マトリックスの一例の回路図を示す。 第2図は従来のダイオードアレーのたて断面図を示す。 第3図は本発明のダイオードアレーのたて断を示す。 2021 球、3【 算40

Claims (1)

  1. 【特許請求の範囲】 1、基板上の第1の複数個よりなる電極と該電極を連結
    するXまたはY方向の配線層と該電極および該配線層と
    をおおって前記基板上に非単結晶半導体層を設け、該半
    導体層上であってかつ前記第1の電極上方に第2の複数
    の電極と該電極を連結するYまたはX方向の配線層とを
    設けることによシ、前記基板上の複数のダイオードが同
    −半導体層を共有して設けられたことを特徴とする半導
    体装置。 2、特許請求の範囲第1項において、非単結晶半導体層
    はP工N接合を有し、かつ水素またはハロゲン元素が添
    加された珪素、ゲルマニュームまたは炭化珪素iσγ1
    れらの混合物よりなることを特徴とする半導体装置。 3、特許請求の範囲第1項において、第1′!。 たは第2の電極に接するPまたはN型の半導体層は、真
    性または実質的に真性の半導体層に比べて広いエネルギ
    バンド巾を有することを特徴とする半導体装置。
JP57000673A 1982-01-06 1982-01-06 半導体装置 Pending JPS58118142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57000673A JPS58118142A (ja) 1982-01-06 1982-01-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57000673A JPS58118142A (ja) 1982-01-06 1982-01-06 半導体装置

Publications (1)

Publication Number Publication Date
JPS58118142A true JPS58118142A (ja) 1983-07-14

Family

ID=11480256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57000673A Pending JPS58118142A (ja) 1982-01-06 1982-01-06 半導体装置

Country Status (1)

Country Link
JP (1) JPS58118142A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59136967A (ja) * 1983-01-18 1984-08-06 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 電子マトリクスアレ−及びその製法
JPS60186054A (ja) * 1983-12-05 1985-09-21 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 電子マトリツクスアレ−とその製法
JPS62283659A (ja) * 1986-05-14 1987-12-09 レイセオン カンパニ− メモリ・セル

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59136967A (ja) * 1983-01-18 1984-08-06 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 電子マトリクスアレ−及びその製法
JPS60186054A (ja) * 1983-12-05 1985-09-21 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 電子マトリツクスアレ−とその製法
JPS62283659A (ja) * 1986-05-14 1987-12-09 レイセオン カンパニ− メモリ・セル

Similar Documents

Publication Publication Date Title
US5133809A (en) Photovoltaic device and process for manufacturing the same
EP0081827B1 (en) Semiconductor optical logic device
US4984034A (en) Non-single-crystalline light emitting semiconductor device matrix with insulation
JPH0456468B2 (ja)
JP2005277113A (ja) 積層型太陽電池モジュール
JPS58139464A (ja) 半導体装置
JPS58118142A (ja) 半導体装置
JPS5996779A (ja) 光電変換装置
JPS60260166A (ja) 光電・熱電エネルギ−変換装置
JPS6357952B2 (ja)
EP0350284B1 (en) An optically driven semiconductor device
JPS6132571A (ja) 光電変換装置
JP2004186443A (ja) 透光性薄膜太陽電池及び透光性薄膜太陽電池モジュール
JPS6313358B2 (ja)
JPH03132080A (ja) 光起電力装置
JP2021504968A (ja) 付加的な導電線を有する薄膜デバイスおよびその製造方法
JP3608410B2 (ja) 光起電力装置
JPS58101475A (ja) 半導体光結合装置
JPH07297454A (ja) 赤外線イメージセンサ及びその製造方法
JPH02111068A (ja) 密着形イメージセンサ
EP0347471A1 (en) Solar cell array for driving mosfet gates
JPS5976483A (ja) 光電変換半導体装置
JP2857397B2 (ja) 光駆動型半導体装置の製造方法
JPS60144981A (ja) 光発電素子およびその製造方法
JPH06334206A (ja) 半導体光電変換装置およびその製造方法