JP2857397B2 - 光駆動型半導体装置の製造方法 - Google Patents
光駆動型半導体装置の製造方法Info
- Publication number
- JP2857397B2 JP2857397B2 JP19634388A JP19634388A JP2857397B2 JP 2857397 B2 JP2857397 B2 JP 2857397B2 JP 19634388 A JP19634388 A JP 19634388A JP 19634388 A JP19634388 A JP 19634388A JP 2857397 B2 JP2857397 B2 JP 2857397B2
- Authority
- JP
- Japan
- Prior art keywords
- solar cell
- insulating film
- semiconductor device
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は光結合型固体リレー装置などに使用する光駆
動型半導体装置の製造方法に関する。
動型半導体装置の製造方法に関する。
（従来の技術） 近年，半導体技術の急速な発展に伴い，制御システム
におけるハードウェアの高性能化および小型化に関する
要求が増大すると共に，そのデジタル化が進行してい
る。しかしながら，これらの制御システムの入出力部は
依然としてアナログ信号を処理しており，システム全体
から見ると，同一システム内にデジタル回路とアナログ
回路とが混在している。従って，アナログ信号（特に，
微小電圧および電流）を確実に処理し，そして処理され
た信号をシステムの制御部へ導入することが重要な課題
となってくる。
におけるハードウェアの高性能化および小型化に関する
要求が増大すると共に，そのデジタル化が進行してい
る。しかしながら，これらの制御システムの入出力部は
依然としてアナログ信号を処理しており，システム全体
から見ると，同一システム内にデジタル回路とアナログ
回路とが混在している。従って，アナログ信号（特に，
微小電圧および電流）を確実に処理し，そして処理され
た信号をシステムの制御部へ導入することが重要な課題
となってくる。
このような課題を解決するものとして，ホトMOSリレ
ーが実用化されている。ホトMSOリレーは，入出力部の
間が電気的には完全に絶縁されているが，光学的には結
合されている固体リレー装置の一種である。このホトMO
Sリレーの入力側に電流を流すと，発光素子（例えば，
発光ダイオード）が発光し，この光出力を光電変換素子
（例えば，高電圧出力型の小型太陽電池）が受け取り，
光起電力を発生する。この光起電力をパワーMOS FETに
ゲート電圧として印加し，このパワーMOS FETをオン・
オフ状態にすることにより，出力側の負荷を制御するこ
とができる。
ーが実用化されている。ホトMSOリレーは，入出力部の
間が電気的には完全に絶縁されているが，光学的には結
合されている固体リレー装置の一種である。このホトMO
Sリレーの入力側に電流を流すと，発光素子（例えば，
発光ダイオード）が発光し，この光出力を光電変換素子
（例えば，高電圧出力型の小型太陽電池）が受け取り，
光起電力を発生する。この光起電力をパワーMOS FETに
ゲート電圧として印加し，このパワーMOS FETをオン・
オフ状態にすることにより，出力側の負荷を制御するこ
とができる。
しかしながら，従来のホトMOSリレーは，同一パッケ
ージ内に，発光素子と対向するように光電変換素子が配
設され，さらにこの光電変換素子の起電力により駆動す
るパワーMOS FETが組み込まれていた。
ージ内に，発光素子と対向するように光電変換素子が配
設され，さらにこの光電変換素子の起電力により駆動す
るパワーMOS FETが組み込まれていた。
従って，同一パッケージ内に３個以上の独立したチッ
プを実装する必要があるため，装置の構造が複雑であ
り，製造コストが高くなると共に，装置自体の信頼性が
低下するという問題点があった。しかも，上記のパワー
MOS FETおよび光電変換素子は，別個の基板を用いて個
々に作製されているので，基板上に両素子の共通利用部
分を設けたり，共通の製造工程を採用することができ
ず，製造コストが高くなるという問題点があった。
プを実装する必要があるため，装置の構造が複雑であ
り，製造コストが高くなると共に，装置自体の信頼性が
低下するという問題点があった。しかも，上記のパワー
MOS FETおよび光電変換素子は，別個の基板を用いて個
々に作製されているので，基板上に両素子の共通利用部
分を設けたり，共通の製造工程を採用することができ
ず，製造コストが高くなるという問題点があった。
このような問題点を解決するために，パワーMOS FET
と光電変換素子とを同一基板上に形成することが提案さ
れている。例えば，特開昭62−106660号は,MOS FETなど
が形成された半導体基板上に，絶縁膜を介して光電変換
素子が形成された半導体装置を開示している。該光電変
換素子は該絶縁膜上に形成されたアモルファスSiまたは
Si単結晶により形成されている。
と光電変換素子とを同一基板上に形成することが提案さ
れている。例えば，特開昭62−106660号は,MOS FETなど
が形成された半導体基板上に，絶縁膜を介して光電変換
素子が形成された半導体装置を開示している。該光電変
換素子は該絶縁膜上に形成されたアモルファスSiまたは
Si単結晶により形成されている。
（発明が解決しようとする課題） しかしながら，光電変換素子にアモルファスSiを用い
る場合には，例えば放電プラズマ法により絶縁膜上に形
成された所定パターンの下部電極にアモルファスSiを堆
積するとき，同一基板上のMOS FETはダメージを受け，
スレッシュホールド電圧が変化することになる。この変
化値を回復させるために高温で熱処理する必要があり，
その際アモルファス膜が破壊されるため，回復が困難で
ある。従って，同一基板上に形成されているMOS FETの
素子特性が設計値よりずれる恐れがある。また，アモル
ファス太陽電池を形成するとき，アモルファス膜上下に
電極が必要であって工程が複雑になり，コスト高となる
可能性がある。さらにアモルファスSiを用いた光電変換
素子は長時間の使用により光電変換特性が劣化する可能
性があり信頼性に欠ける。
る場合には，例えば放電プラズマ法により絶縁膜上に形
成された所定パターンの下部電極にアモルファスSiを堆
積するとき，同一基板上のMOS FETはダメージを受け，
スレッシュホールド電圧が変化することになる。この変
化値を回復させるために高温で熱処理する必要があり，
その際アモルファス膜が破壊されるため，回復が困難で
ある。従って，同一基板上に形成されているMOS FETの
素子特性が設計値よりずれる恐れがある。また，アモル
ファス太陽電池を形成するとき，アモルファス膜上下に
電極が必要であって工程が複雑になり，コスト高となる
可能性がある。さらにアモルファスSiを用いた光電変換
素子は長時間の使用により光電変換特性が劣化する可能
性があり信頼性に欠ける。
他方，光電変換素子にSi単結晶を用いる場合には，例
えば，まず絶縁膜上にSiの多結晶薄膜またはアモルファ
ス薄膜を形成しておいて，次いで該Si薄膜にレーザを照
射して溶融させ，そして冷却して単結晶化する方法が採
用されている。しかし，このような方法では，作製工程
が複雑で生産性が悪く，かつ素子の歩留りが低いため，
製造コストが高くなるなどの問題点がある。
えば，まず絶縁膜上にSiの多結晶薄膜またはアモルファ
ス薄膜を形成しておいて，次いで該Si薄膜にレーザを照
射して溶融させ，そして冷却して単結晶化する方法が採
用されている。しかし，このような方法では，作製工程
が複雑で生産性が悪く，かつ素子の歩留りが低いため，
製造コストが高くなるなどの問題点がある。
本発明は上記従来の問題点を解決するものであり，そ
の目的とするところは，製造コストが低減され，そして
信頼性が向上した光駆動型半導体装置の製造方法を提供
することにある。
の目的とするところは，製造コストが低減され，そして
信頼性が向上した光駆動型半導体装置の製造方法を提供
することにある。
（課題を解決するための手段） 本発明の光駆動型半導体装置の製造方法は、同一基板
上に縦型MOSFETと該縦型MOSFET駆動用の太陽電池とを形
成する光駆動型半導体装置の製造方法であって、上記縦
型MOSFETのチャンネル部としての第１導電型ウェルと上
記太陽電池の接合部としての第１導電型拡散層とを同時
に形成する工程と、上記縦型MOSFETのソースコンタクト
部としての第２導電型拡散層と上記太陽電池の接合部と
しての第２導電型拡散層とを同時に形成する工程と、を
有することを特徴とする。
上に縦型MOSFETと該縦型MOSFET駆動用の太陽電池とを形
成する光駆動型半導体装置の製造方法であって、上記縦
型MOSFETのチャンネル部としての第１導電型ウェルと上
記太陽電池の接合部としての第１導電型拡散層とを同時
に形成する工程と、上記縦型MOSFETのソースコンタクト
部としての第２導電型拡散層と上記太陽電池の接合部と
しての第２導電型拡散層とを同時に形成する工程と、を
有することを特徴とする。
上記の縦型MOS FETおよび太陽電池は，基板上に平面
的に形成される。この場合，太陽電池は基板上に形成さ
れた絶縁膜を介して作製される。
的に形成される。この場合，太陽電池は基板上に形成さ
れた絶縁膜を介して作製される。
上記の太陽電池は、複数個の太陽電池素子から構成さ
れ、例えば，上記絶縁膜上に気相成長法により多結晶ま
たは単結晶からなるSi層を形成し，選択エッチング技術
により該Si層を複数個の島状領域に分割し，そしてこれ
ら島状領域の各々に太陽電池素子を組み込み，電極で接
続することにより太陽電池とされる。
れ、例えば，上記絶縁膜上に気相成長法により多結晶ま
たは単結晶からなるSi層を形成し，選択エッチング技術
により該Si層を複数個の島状領域に分割し，そしてこれ
ら島状領域の各々に太陽電池素子を組み込み，電極で接
続することにより太陽電池とされる。
通常，ホトMOSリレーなどに使用される太陽電池は，
発光素子（例えば，発光ダイオード）と数百μｍの間隔
で対向するように配設されている。この場合、該太陽電
池は、光強度が100mW/cm2であるような大きな光エネル
ギーで使用され、その変換効率が２〜３％程度であれ
ば，パワーMOS FETを容易に駆動することができる。
発光素子（例えば，発光ダイオード）と数百μｍの間隔
で対向するように配設されている。この場合、該太陽電
池は、光強度が100mW/cm2であるような大きな光エネル
ギーで使用され、その変換効率が２〜３％程度であれ
ば，パワーMOS FETを容易に駆動することができる。
本発明の光駆動型半導体装置は、必要に応じて，スイ
ッチング動作速度の向上を目的として、ディプレション
型MOS FETなどを含む周辺回路を設けてもよい。これはE
LO（Epitaxial Lateral Overgrowth）技術により上記の
絶縁膜上に単結晶部と，肥大化した結晶粒からなる多結
晶部とを形成し，該単結晶部にディプレション型MOS FE
Tなどの周辺回路を，そして該多結晶部に太陽電池素子
を組み込むことにより達成される。
ッチング動作速度の向上を目的として、ディプレション
型MOS FETなどを含む周辺回路を設けてもよい。これはE
LO（Epitaxial Lateral Overgrowth）技術により上記の
絶縁膜上に単結晶部と，肥大化した結晶粒からなる多結
晶部とを形成し，該単結晶部にディプレション型MOS FE
Tなどの周辺回路を，そして該多結晶部に太陽電池素子
を組み込むことにより達成される。
スイッチング動作速度を向上させるためには，例えば
基板の裏面にラッピング処理などを施して基板を薄型化
することにより，基板の厚さによる抵抗を下げてもよ
い。
基板の裏面にラッピング処理などを施して基板を薄型化
することにより，基板の厚さによる抵抗を下げてもよ
い。
（実施例） 以下に本発明を実施例について述べる。
実施例１ この実施例では，縦型MOS FETと太陽電池とがSi基板
上に平面的に形成された光駆動型半導体装置の製造につ
いて説明する。この光駆動型半導体装置の部分断面図を
第１図に示す。
上に平面的に形成された光駆動型半導体装置の製造につ
いて説明する。この光駆動型半導体装置の部分断面図を
第１図に示す。
まず,n+−Si（100）ウエハ１を基板とし，該基板上に
n-−Siエピタキシャル単結晶層２を形成した。このn-−
Siエピタキシャル単結晶層２は，約1,100〜1,300℃の温
度領域で,PH3などの所定のドーピングガスを流しなが
ら,SiCl4を水素還元することにより形成した。該単結晶
層２は，約900〜1,100℃の温度領域で,PH3などの所定の
ドーピングガスを流しながら,SiH4を熱分解することに
よっても形成し得る。n-−Siエピタキシャル単結晶層２
の層厚は約30μｍであり，その比抵抗は50〜55Ωであっ
た。
n-−Siエピタキシャル単結晶層２を形成した。このn-−
Siエピタキシャル単結晶層２は，約1,100〜1,300℃の温
度領域で,PH3などの所定のドーピングガスを流しなが
ら,SiCl4を水素還元することにより形成した。該単結晶
層２は，約900〜1,100℃の温度領域で,PH3などの所定の
ドーピングガスを流しながら,SiH4を熱分解することに
よっても形成し得る。n-−Siエピタキシャル単結晶層２
の層厚は約30μｍであり，その比抵抗は50〜55Ωであっ
た。
次いで，このn-−Siエピタキシャル単結晶層２上の全
面に，絶縁膜３を形成した後，ホトエッチング技術また
は選択エッチング技術により，太陽電池を組み込む領域
以外の絶縁膜３を除去した。この絶縁膜３は,SiO2また
はSi3N4などからなり，熱酸化法，低温CVD法，プラズマ
CVD法などにより形成することができる。
面に，絶縁膜３を形成した後，ホトエッチング技術また
は選択エッチング技術により，太陽電池を組み込む領域
以外の絶縁膜３を除去した。この絶縁膜３は,SiO2また
はSi3N4などからなり，熱酸化法，低温CVD法，プラズマ
CVD法などにより形成することができる。
さらに,n-−Siエピタキシャル単結晶層２および絶縁
膜３の上にSi層４を形成した。このSi層４は,n-−Siエ
ピタキシャル単結晶層２の上では,Siエピタキシャル単
結晶層からなり，絶縁膜３の上では，横方向気相成長に
よるSi単結晶と，該絶縁膜３上に発生した核から成長し
たSi結晶粒とからなる。このSi層４は,1,100〜1,300℃
の温度領域でSiCl4を水素還元するか，あるいは900〜1,
100℃の温度領域でSiH4を熱分解することにより形成し
た。Si層４がこのように高温で形成されるため，絶縁膜
３上への横方向気相成長によるSi単結晶部分は大きく，
また該絶縁膜３上に形成される核が少ないため,Si結晶
粒は肥大化したものが得られた。Si層４の層厚は，後に
絶縁膜３上の領域に形成される太陽電池の変換効率を考
慮して,3〜20μｍとした。また,Si層４の比抵抗は,n-−
Siエピタキシャル単結晶層２と同様に50〜55Ωであっ
た。
膜３の上にSi層４を形成した。このSi層４は,n-−Siエ
ピタキシャル単結晶層２の上では,Siエピタキシャル単
結晶層からなり，絶縁膜３の上では，横方向気相成長に
よるSi単結晶と，該絶縁膜３上に発生した核から成長し
たSi結晶粒とからなる。このSi層４は,1,100〜1,300℃
の温度領域でSiCl4を水素還元するか，あるいは900〜1,
100℃の温度領域でSiH4を熱分解することにより形成し
た。Si層４がこのように高温で形成されるため，絶縁膜
３上への横方向気相成長によるSi単結晶部分は大きく，
また該絶縁膜３上に形成される核が少ないため,Si結晶
粒は肥大化したものが得られた。Si層４の層厚は，後に
絶縁膜３上の領域に形成される太陽電池の変換効率を考
慮して,3〜20μｍとした。また,Si層４の比抵抗は,n-−
Siエピタキシャル単結晶層２と同様に50〜55Ωであっ
た。
次いで，全面にマスクとなるSiO2膜を形成した後，選
択エッチング技術により該SiO2膜の所定パターンを形成
した。この場合，マスクとなるSiO2膜は熱酸化法,CVD法
などにより形成することができる。また，選択エッチン
グ技術としては，例えばホトエッチングが用いられる。
択エッチング技術により該SiO2膜の所定パターンを形成
した。この場合，マスクとなるSiO2膜は熱酸化法,CVD法
などにより形成することができる。また，選択エッチン
グ技術としては，例えばホトエッチングが用いられる。
こうしてSiO2膜でマスクされたSi層４に，イオン注入
技術によりホウ素を所定条件で打ち込んだ後，ドライブ
イン処理を施し，縦型MOS FETのチャンネル部を構成す
るｐ−Siウェル5,高耐圧化のためのｐ−Siガードリング
５′，および太陽電池素子におけるPN接合のためのｐ−
Si拡散層５″を形成した。ドライブイン処理の際には,
1,100℃程度の温度にて酸素中で長時間の熱処理を行う
ため,p−Siウェル5,p−Siガードリング５′，およびｐ
−Si拡散層５″上にも．数千ÅのSiO2膜が形成される。
これらのSiO2膜およびマスクとして用いたSiO2膜は，ホ
トエッチング技術または選択エッチング技術により，縦
型MOS FETのチャンネル領域となる部分，ソースコンタ
クト領域となる部分，および太陽電池素子のｎ−Si拡散
層を形成する部分を開口し，第２図に示すような所定パ
ターンのSiO2膜６とした。
技術によりホウ素を所定条件で打ち込んだ後，ドライブ
イン処理を施し，縦型MOS FETのチャンネル部を構成す
るｐ−Siウェル5,高耐圧化のためのｐ−Siガードリング
５′，および太陽電池素子におけるPN接合のためのｐ−
Si拡散層５″を形成した。ドライブイン処理の際には,
1,100℃程度の温度にて酸素中で長時間の熱処理を行う
ため,p−Siウェル5,p−Siガードリング５′，およびｐ
−Si拡散層５″上にも．数千ÅのSiO2膜が形成される。
これらのSiO2膜およびマスクとして用いたSiO2膜は，ホ
トエッチング技術または選択エッチング技術により，縦
型MOS FETのチャンネル領域となる部分，ソースコンタ
クト領域となる部分，および太陽電池素子のｎ−Si拡散
層を形成する部分を開口し，第２図に示すような所定パ
ターンのSiO2膜６とした。
次いで，約1,100ÅのSiO2膜を熱酸化法により形成
し，そして該SiO2膜上にポリSi膜をSiH4熱分解法により
形成した。これらSiO2膜およびポリSi膜の不必要部分を
ホトエッチング技術または選択エッチング技術（例え
ば，反応性イオンエッチング）で除去することにより,S
iO2ゲート絶縁膜７およびポリSi膜８からなる縦型MOS F
ETのゲート部を作製した。
し，そして該SiO2膜上にポリSi膜をSiH4熱分解法により
形成した。これらSiO2膜およびポリSi膜の不必要部分を
ホトエッチング技術または選択エッチング技術（例え
ば，反応性イオンエッチング）で除去することにより,S
iO2ゲート絶縁膜７およびポリSi膜８からなる縦型MOS F
ETのゲート部を作製した。
そして，第２図に示すように，イオン注入技術または
熱拡散法により，縦型MOS FETのソースコンタクト領域
と，太陽電池素子の受光面となる部分とに，それぞれn+
−Si拡散層９および９′を形成した後，ホトエッチング
技術または選択エッチング技術により，不必要となった
縦型MOS FET部分のSiO2膜６と，熱拡散法を用いた場合
にn+−Si拡散層９および９′上に形成されたSiO2膜とを
除去した。
熱拡散法により，縦型MOS FETのソースコンタクト領域
と，太陽電池素子の受光面となる部分とに，それぞれn+
−Si拡散層９および９′を形成した後，ホトエッチング
技術または選択エッチング技術により，不必要となった
縦型MOS FET部分のSiO2膜６と，熱拡散法を用いた場合
にn+−Si拡散層９および９′上に形成されたSiO2膜とを
除去した。
次いで，ホトエッチング技術または選択エッチング技
術により，不必要となる所定パターンのSiO2膜6,p−Si
拡散層５″，およびSi層４を順次除去し，太陽電池素子
を組み込む各島状領域を分離した後,SiO2などからなる
絶縁膜10を全面に形成した。該絶縁膜10は，低温CVD
法，プラズマCVD法などにより形成することができる。
術により，不必要となる所定パターンのSiO2膜6,p−Si
拡散層５″，およびSi層４を順次除去し，太陽電池素子
を組み込む各島状領域を分離した後,SiO2などからなる
絶縁膜10を全面に形成した。該絶縁膜10は，低温CVD
法，プラズマCVD法などにより形成することができる。
ホトエッチング技術または選択エッチング技術によ
り，縦型MOS FETのソース領域における電極コンタクト
部となるn+−Si拡散層9,p−Si拡散層５の所定領域，お
よびｐ−Siガードリング５′の所定領域を開口した後,A
l蒸着膜で全面を被覆した。このAl蒸着膜は，スパッタ
リング，電子ビーム蒸着などにより形成することができ
る。このAl蒸着膜の不必要部分をホトエッチング技術ま
たは選択エッチング技術で除去することにより所定パタ
ーンのAl配線11を形成した後，絶縁膜12で全面を被覆し
た。該絶縁膜12は,SiO2またはSi3N4などからなり，低温
CVD法，プラズマCVD法などにより形成することができ
る。
り，縦型MOS FETのソース領域における電極コンタクト
部となるn+−Si拡散層9,p−Si拡散層５の所定領域，お
よびｐ−Siガードリング５′の所定領域を開口した後,A
l蒸着膜で全面を被覆した。このAl蒸着膜は，スパッタ
リング，電子ビーム蒸着などにより形成することができ
る。このAl蒸着膜の不必要部分をホトエッチング技術ま
たは選択エッチング技術で除去することにより所定パタ
ーンのAl配線11を形成した後，絶縁膜12で全面を被覆し
た。該絶縁膜12は,SiO2またはSi3N4などからなり，低温
CVD法，プラズマCVD法などにより形成することができ
る。
次いで，上記のAl配線11を形成した場合と同様にし
て，各太陽電池素子の電極コンタクト部およびAl配線11
の所定電極部（図示していない）を開口した後，所定パ
ターンのAl配線13を形成することにより各太陽電池素子
を接続した。これら太陽電池素子は互いに直列に接続さ
れ，高電圧出力型太陽電池を構成している。また,Al配
線13は,p−Siガードリング部におけるAl配線11を乗り越
え，該所定電極部を通じてAl配線11と太陽電池素子とを
接続している。
て，各太陽電池素子の電極コンタクト部およびAl配線11
の所定電極部（図示していない）を開口した後，所定パ
ターンのAl配線13を形成することにより各太陽電池素子
を接続した。これら太陽電池素子は互いに直列に接続さ
れ，高電圧出力型太陽電池を構成している。また,Al配
線13は,p−Siガードリング部におけるAl配線11を乗り越
え，該所定電極部を通じてAl配線11と太陽電池素子とを
接続している。
このようにして，第１図に示すような，縦型MOS FET
と高電圧出力型太陽電池とが基板状に平面的に形成され
た光駆動型半導体装置が得られた。本実施例では，縦型
MOS FETと各太陽電池素子とを同一基板上に同時に作製
しているため,p−Si拡散層やｎ−Si拡散層などを同一工
程で一度に処理することができ，製造工程が簡略化され
た。
と高電圧出力型太陽電池とが基板状に平面的に形成され
た光駆動型半導体装置が得られた。本実施例では，縦型
MOS FETと各太陽電池素子とを同一基板上に同時に作製
しているため,p−Si拡散層やｎ−Si拡散層などを同一工
程で一度に処理することができ，製造工程が簡略化され
た。
なお，本実施例の光駆動型半導体装置には，スイッチ
ング動作速度を向上させるための周辺回路は組み込まれ
ていないが，次の述べる実施例２と同様に，ディプレシ
ョン型MOS FETなどを含む周辺回路を組み込むことがで
きる。
ング動作速度を向上させるための周辺回路は組み込まれ
ていないが，次の述べる実施例２と同様に，ディプレシ
ョン型MOS FETなどを含む周辺回路を組み込むことがで
きる。
実施例２ 本実施例では，まずSi基板上に縦型MOS FETを作製し
た後，外縦型MOS FET上に絶縁膜を介して高電圧出力型
太陽電池を作製した高駆動型半導体装置の製造について
説明する。この高駆動型半導体装置の部分断面図を第３
図に示す。
た後，外縦型MOS FET上に絶縁膜を介して高電圧出力型
太陽電池を作製した高駆動型半導体装置の製造について
説明する。この高駆動型半導体装置の部分断面図を第３
図に示す。
まず,n+−Si（100）ウェハ13を基板とし，実施例１と
同様にして，該基板上にn-−Siエピタキシャル単結晶層
14を形成した後,p−Siウェル15,p−Siガードリング16,
表面保護絶縁膜17,SiO2ゲート絶縁膜18,ポリSi膜19,保
護絶縁膜20,および縦型MOS FETのソース領域におけるn+
−Si拡散層21を形成した。該表面保護絶縁膜17および保
護絶縁膜20は,SiOまたはSi3N4などからなる。
同様にして，該基板上にn-−Siエピタキシャル単結晶層
14を形成した後,p−Siウェル15,p−Siガードリング16,
表面保護絶縁膜17,SiO2ゲート絶縁膜18,ポリSi膜19,保
護絶縁膜20,および縦型MOS FETのソース領域におけるn+
−Si拡散層21を形成した。該表面保護絶縁膜17および保
護絶縁膜20は,SiOまたはSi3N4などからなる。
次いで，耐熱性導電膜で全面を被覆し，ホトエッチン
グ技術または選択エッチング技術により所定パターンの
耐熱性配線22を形成した。この耐熱性導電膜は,W,Mo,WS
i2,MoSi2などからなり，スパッタリング，電子ビーム蒸
着，低温CVD法などにより形成することができる。
グ技術または選択エッチング技術により所定パターンの
耐熱性配線22を形成した。この耐熱性導電膜は,W,Mo,WS
i2,MoSi2などからなり，スパッタリング，電子ビーム蒸
着，低温CVD法などにより形成することができる。
このように形成された耐熱性配線22上に絶縁膜23を形
成した後，ホトエッチング技術または選択エッチング技
術により表面保護絶縁膜17,保護絶縁膜20,絶縁膜23を順
次除去し，所定パターンのシード部24を形成した。該絶
縁膜23は,SiO2またはSi3N4などからなり，低温CVD法，
プラズマCVD法などにより形成することができる。
成した後，ホトエッチング技術または選択エッチング技
術により表面保護絶縁膜17,保護絶縁膜20,絶縁膜23を順
次除去し，所定パターンのシード部24を形成した。該絶
縁膜23は,SiO2またはSi3N4などからなり，低温CVD法，
プラズマCVD法などにより形成することができる。
この絶縁膜23およびシード部24の上にｐ−Si層25を形
成した。このｐ−Si層25は，シード部24,および該シー
ド部24付近の絶縁膜23上では,Siエピタキシャル単結晶
層からなり，該シード部24から離れた絶縁膜23上では，
該絶縁膜23上に発生した核から大きく成長したSi多結晶
粒からなる。このｐ−Si層25は,900〜1,100℃の温度領
域におけるSiH4の熱分解を利用したELO技術により形成
した。
成した。このｐ−Si層25は，シード部24,および該シー
ド部24付近の絶縁膜23上では,Siエピタキシャル単結晶
層からなり，該シード部24から離れた絶縁膜23上では，
該絶縁膜23上に発生した核から大きく成長したSi多結晶
粒からなる。このｐ−Si層25は,900〜1,100℃の温度領
域におけるSiH4の熱分解を利用したELO技術により形成
した。
次いで,p−Si層25上に低温CVD法などによりSiO2など
からなる絶縁膜26を全面に形成した後，ホトエッチング
技術または選択エッチング技術により，シード部24から
離れた絶縁膜23上に形成されたSi多結晶層における太陽
電池素子の受光面となる部分と，シード部24付近の絶縁
膜23上に形成されたSiエピタキシャル単結晶層における
ディプレション型MOS FETとなる部分との絶縁膜26を除
去した。そして，実施例１と同様にして,SiO2ゲート絶
縁膜27およびポリSi膜28,縦型MOS FETのドレイン領域お
よびソース領域におけるn+−Si拡散層29,ならびに太陽
電池素子におけるPN接合のためのn+−Si拡散層29′を形
成した後，低温CVD法などにより,SiO2などからなる保護
絶縁膜30を全面に形成した。この段階の部分断面図を第
４図に示す。
からなる絶縁膜26を全面に形成した後，ホトエッチング
技術または選択エッチング技術により，シード部24から
離れた絶縁膜23上に形成されたSi多結晶層における太陽
電池素子の受光面となる部分と，シード部24付近の絶縁
膜23上に形成されたSiエピタキシャル単結晶層における
ディプレション型MOS FETとなる部分との絶縁膜26を除
去した。そして，実施例１と同様にして,SiO2ゲート絶
縁膜27およびポリSi膜28,縦型MOS FETのドレイン領域お
よびソース領域におけるn+−Si拡散層29,ならびに太陽
電池素子におけるPN接合のためのn+−Si拡散層29′を形
成した後，低温CVD法などにより,SiO2などからなる保護
絶縁膜30を全面に形成した。この段階の部分断面図を第
４図に示す。
次いで，ホトエッチング技術または選択エッチング技
術により，不必要となる所定パターンの保護絶縁膜30,
絶縁膜26,およびｐ−Si層25を順次除去し，太陽電池素
子と，ディプレション型MOS FETを組み込んだ周辺回路
部とを分離した後，低温CVD法などにより保護絶縁膜31
を全面に形成した。
術により，不必要となる所定パターンの保護絶縁膜30,
絶縁膜26,およびｐ−Si層25を順次除去し，太陽電池素
子と，ディプレション型MOS FETを組み込んだ周辺回路
部とを分離した後，低温CVD法などにより保護絶縁膜31
を全面に形成した。
ホトエッチング技術または選択エッチング技術によ
り，太陽電池素子およびディプレション型MOS FETにお
ける保護絶縁膜30および31の所定領域，ならびに縦型MO
S FETとのコンタクト領域となる耐熱性配線22の所定領
域を開口した後，実施例１と同様にして,Al配線32を形
成した。
り，太陽電池素子およびディプレション型MOS FETにお
ける保護絶縁膜30および31の所定領域，ならびに縦型MO
S FETとのコンタクト領域となる耐熱性配線22の所定領
域を開口した後，実施例１と同様にして,Al配線32を形
成した。
このようにして，第３図に示すような，縦型MOS FET
上に絶縁膜を介して,Si多結晶からなる高電圧出力型太
陽電池を作製した高駆動型半導体装置が得られた。本実
施例の光駆動型半導体装置には,Si単結晶のシード部を
設けてELO技術を利用することにより上記絶縁膜上に形
成されたSiエピタキシャル単結晶層上に，ディプレショ
ン型MOS FETからなる周辺回路が設けられている。この
ような周辺回路を設けることにより，該光駆動型半導体
装置のスイッチング動作速度が向上した。なお，周辺回
路を設けない場合には，上記のシード部を形成すること
なく，上記絶縁膜上にSi多結晶層のみを形成して太陽電
池素子を作製することもできる。
上に絶縁膜を介して,Si多結晶からなる高電圧出力型太
陽電池を作製した高駆動型半導体装置が得られた。本実
施例の光駆動型半導体装置には,Si単結晶のシード部を
設けてELO技術を利用することにより上記絶縁膜上に形
成されたSiエピタキシャル単結晶層上に，ディプレショ
ン型MOS FETからなる周辺回路が設けられている。この
ような周辺回路を設けることにより，該光駆動型半導体
装置のスイッチング動作速度が向上した。なお，周辺回
路を設けない場合には，上記のシード部を形成すること
なく，上記絶縁膜上にSi多結晶層のみを形成して太陽電
池素子を作製することもできる。
（発明の効果） 本発明によれば，このように，同一基板上に縦型MOS
FETと，太陽電池とを有する光駆動型半導体装置が得ら
れる。このような光駆動型半導体装置は，発光素子のご
く近傍で対向するように配設して用いられるため,Si多
結晶を用いた太陽電池であっても，充分な光電変換効率
が得られる。
FETと，太陽電池とを有する光駆動型半導体装置が得ら
れる。このような光駆動型半導体装置は，発光素子のご
く近傍で対向するように配設して用いられるため,Si多
結晶を用いた太陽電池であっても，充分な光電変換効率
が得られる。
しかも，同一基板上に縦型MOS FETと太陽電池とが一
体化されているため、製造段階において、縦型MOSFETの
ウェルや拡散層と太陽電池の接合部の各拡散層とを同時
に形成できる。従って，従来のように両素子を別個に作
製する場合に比べて，製造コストが低減される。
体化されているため、製造段階において、縦型MOSFETの
ウェルや拡散層と太陽電池の接合部の各拡散層とを同時
に形成できる。従って，従来のように両素子を別個に作
製する場合に比べて，製造コストが低減される。
また，本発明の光駆動型半導体装置を用いてホトMOS
リレーを作製する場合，該ホトMOSリレーのパッケージ
内に実装するチップ数が減少する。従って，ホトMOSリ
レーの製造コストが低減されると共に，その構造が簡単
なために信頼性が向上する。
リレーを作製する場合，該ホトMOSリレーのパッケージ
内に実装するチップ数が減少する。従って，ホトMOSリ
レーの製造コストが低減されると共に，その構造が簡単
なために信頼性が向上する。
さらに，本発明によれば，必要に応じて，ディプレシ
ョン型MOS FETなどを含む周辺回路が同一基板上に組み
込まれた光駆動型半導体装置が得られる。このような光
駆動型半導体装置は，そのスイッチング動作速度が大き
く，ホトMOSリレーの性能向上に寄与する。
ョン型MOS FETなどを含む周辺回路が同一基板上に組み
込まれた光駆動型半導体装置が得られる。このような光
駆動型半導体装置は，そのスイッチング動作速度が大き
く，ホトMOSリレーの性能向上に寄与する。
第１図は本発明の一実施例である光駆動型半導体装置の
部分断面図，第２図は該光駆動型半導体装置の製造途中
における部分断面図，第３図は本発明の他の実施例であ
る光駆動型半導体装置の部分断面図，第４図は該光駆動
型半導体装置の製造途中における部分断面図である。 1,13……n+−Si（100）ウエハ,2,14……n-−Siエピタキ
シャル単結晶層,5,15……ｐ−Siウェル,7,18,27……SiO
2ゲート絶縁膜,8,19,28……ポリSi膜,9,21……縦型MOS
FETのソース領域におけるn+−Si拡散層,5′,16……ｐ−
Siガードリング,5″……太陽電池素子のｐ−Si拡散層,
9′……太陽電池素子のn+−Si拡散層,25……ｐ−Si層,2
9……ディプレション型MOS FETのドレイン領域およびソ
ース領域におけるn+−Si拡散層,29′……太陽電池素子
のn+−Si拡散層。
部分断面図，第２図は該光駆動型半導体装置の製造途中
における部分断面図，第３図は本発明の他の実施例であ
る光駆動型半導体装置の部分断面図，第４図は該光駆動
型半導体装置の製造途中における部分断面図である。 1,13……n+−Si（100）ウエハ,2,14……n-−Siエピタキ
シャル単結晶層,5,15……ｐ−Siウェル,7,18,27……SiO
2ゲート絶縁膜,8,19,28……ポリSi膜,9,21……縦型MOS
FETのソース領域におけるn+−Si拡散層,5′,16……ｐ−
Siガードリング,5″……太陽電池素子のｐ−Si拡散層,
9′……太陽電池素子のn+−Si拡散層,25……ｐ−Si層,2
9……ディプレション型MOS FETのドレイン領域およびソ
ース領域におけるn+−Si拡散層,29′……太陽電池素子
のn+−Si拡散層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 稔 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 鬼追 一雅 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 土居 司 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭59−61081（ＪＰ，Ａ) 特開 昭61−120466（ＪＰ，Ａ) 特開 昭59−25280（ＪＰ，Ａ) 特開 昭56−10971（ＪＰ，Ａ) 特開 昭58−90724（ＪＰ，Ａ) 特開 昭49−11085（ＪＰ，Ａ) 特開 昭60−35554（ＪＰ，Ａ) 特開 昭62−106660（ＪＰ，Ａ) 特開 平２−20119（ＪＰ，Ａ) 特開 平２−7478（ＪＰ，Ａ) 特公 昭49−21838（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】同一基板上に縦型MOSFETと該縦型MOSFET駆
動用の太陽電池とを形成する光駆動型半導体装置の製造
方法であって、 上記縦型MOSFETのチャンネル部としての第１導電型ウェ
ルと上記太陽電池の接合部としての第１導電型拡散層と
を同時に形成する工程と、 上記縦型MOSFETのソースコンタクト部としての第２導電
型拡散層と上記太陽電池の接合部としての第２導電型拡
散層とを同時に形成する工程と、を有することを特徴と
する光駆動型半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634388A JP2857397B2 (ja) | 1988-08-05 | 1988-08-05 | 光駆動型半導体装置の製造方法 |
| DE68924209T DE68924209T2 (de) | 1988-07-04 | 1989-07-04 | Optisch gesteuerte Halbleiteranordnung. |
| EP89306812A EP0350284B1 (en) | 1988-07-04 | 1989-07-04 | An optically driven semiconductor device |
| US07/672,764 US5144395A (en) | 1988-07-04 | 1991-03-19 | Optically driven semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634388A JP2857397B2 (ja) | 1988-08-05 | 1988-08-05 | 光駆動型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0244779A JPH0244779A (ja) | 1990-02-14 |
| JP2857397B2 true JP2857397B2 (ja) | 1999-02-17 |
Family
ID=16356255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19634388A Expired - Fee Related JP2857397B2 (ja) | 1988-07-04 | 1988-08-05 | 光駆動型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2857397B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2460542A1 (fr) * | 1979-06-29 | 1981-01-23 | Thomson Csf | Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor |
| JPS5890724A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 積層半導体装置の製造方法 |
| JPS5925280A (ja) * | 1982-07-31 | 1984-02-09 | Matsushita Electric Works Ltd | 光入力ｍｏｓトランジスタ |
| JPS61120466A (ja) * | 1984-11-16 | 1986-06-07 | Fujitsu Ltd | 半導体光検出素子 |
-
1988
- 1988-08-05 JP JP19634388A patent/JP2857397B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244779A (ja) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746960A (en) | Vertical depletion-mode j-MOSFET | |
| JP2923700B2 (ja) | 半導体装置およびその作製方法 | |
| US5155051A (en) | Method of manufacturing photovoltaic device | |
| US4819037A (en) | Semiconductor device | |
| JP2002527889A (ja) | バイパスダイオードを備えた太陽電池及び太陽電池の製造方法 | |
| JPS59167066A (ja) | 縦形ｍｏｓｆｅｔ | |
| JPH02135786A (ja) | 太陽電池セル | |
| JPH04271174A (ja) | 光電変換装置 | |
| EP0180457B1 (en) | Semiconductor integrated circuit device and method for producing same | |
| JP2857397B2 (ja) | 光駆動型半導体装置の製造方法 | |
| US5144395A (en) | Optically driven semiconductor device | |
| US5600152A (en) | Photoelectric conversion device and its manufacturing method | |
| JPH0325949B2 (ja) | ||
| JPS5910593B2 (ja) | 光起電力装置の製造方法 | |
| JPH08340122A (ja) | 薄膜半導体装置 | |
| JPH09148617A (ja) | 光半導体装置 | |
| JP3336274B2 (ja) | 半導体装置の作製方法 | |
| JPH07335936A (ja) | 光電変換装置 | |
| JP3608410B2 (ja) | 光起電力装置 | |
| JP3276168B2 (ja) | 薄膜ｓｏｉ基板の製法 | |
| JP2001230429A (ja) | 太陽電池の製造方法及び太陽電池 | |
| JPH05267668A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH01273362A (ja) | Ｍｉｓ素子制御用太陽電池 | |
| JP2000340829A (ja) | 光駆動型半導体装置およびその製造方法 | |
| JPH08111423A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |