JP2947233B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2947233B2 JP2947233B2 JP19734797A JP19734797A JP2947233B2 JP 2947233 B2 JP2947233 B2 JP 2947233B2 JP 19734797 A JP19734797 A JP 19734797A JP 19734797 A JP19734797 A JP 19734797A JP 2947233 B2 JP2947233 B2 JP 2947233B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel electrode
- tft
- display device
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【0001】
【発明の属する技術分野】本発明はTFTを用いた表示
装置の構造に関する。
装置の構造に関する。
【0002】
【従来の技術】従来のTFTを用いた液晶表示装置の例
としては、「ジャパン・ディスプレイ89ダイジェスト
p418ー421松枝他」等がある。図2はTFTを用
いた液晶表示装置の回路図の例である。X1、X2は信
号線、Y1、Y2、Y3、Y4は走査線であり、信号線
X1と走査線Y1、Y2、Y3の交点にはTFT11、
12、13がある。これらのTFT11、12、13は
走査線Y1、Y2、Y3に与えられる選択パルスのタイ
ミングに応じてオン・オフする。信号線X1に与えられ
る画像信号は、これらのTFT11、12、13を介し
て、液晶容量17、18、19と保持容量14、15、
16に書き込まれる。
としては、「ジャパン・ディスプレイ89ダイジェスト
p418ー421松枝他」等がある。図2はTFTを用
いた液晶表示装置の回路図の例である。X1、X2は信
号線、Y1、Y2、Y3、Y4は走査線であり、信号線
X1と走査線Y1、Y2、Y3の交点にはTFT11、
12、13がある。これらのTFT11、12、13は
走査線Y1、Y2、Y3に与えられる選択パルスのタイ
ミングに応じてオン・オフする。信号線X1に与えられ
る画像信号は、これらのTFT11、12、13を介し
て、液晶容量17、18、19と保持容量14、15、
16に書き込まれる。
【0003】図3は液晶表示装置の画素部分の平画図の
例である。信号線21と走査線22の交点にはTFT2
4が配置される。半導体薄膜23はTFT24のソース
・ドレイン及びチャネルを構成する。25はTFT24
のソース部と信号線21を接続するコンタクトホールで
あり、26はTFT24のドレイン部と画素電極29を
接続するコンタクトホールである。TFT24のドレイ
ン部と共通電極27との間には保持容量28が形成され
る。透過型表示装置の場合には開口部30に示す部分が
画像表示に有効な領域となる。
例である。信号線21と走査線22の交点にはTFT2
4が配置される。半導体薄膜23はTFT24のソース
・ドレイン及びチャネルを構成する。25はTFT24
のソース部と信号線21を接続するコンタクトホールで
あり、26はTFT24のドレイン部と画素電極29を
接続するコンタクトホールである。TFT24のドレイ
ン部と共通電極27との間には保持容量28が形成され
る。透過型表示装置の場合には開口部30に示す部分が
画像表示に有効な領域となる。
【0004】
【発明が解決しようとする課題】しかし、前述の従来技
術においては以下に述べるような課題がある。
術においては以下に述べるような課題がある。
【0005】一般に、高精細な画像を得るためには画素
を高密度化する必要があるが、画素ピッチが減少すると
液晶の容量も減少し、高画質を維持するためには十分な
保持容量を作り込まなければならない。また、TFTの
サイズを縮小するのにも製造上の限界がある。従って、
画素ピッチが減少すると、保持容量やTFTによって占
有される領域の割合が増大し、画像表示に有効な領域の
割合すなわち開口率が減少する。開口率の減少は、画面
が暗くなるのみならず、遮光層のパターンが画面に太い
格子をかぶせたように目立つために、著しい画質の低下
を招くという問題を生じさせる。
を高密度化する必要があるが、画素ピッチが減少すると
液晶の容量も減少し、高画質を維持するためには十分な
保持容量を作り込まなければならない。また、TFTの
サイズを縮小するのにも製造上の限界がある。従って、
画素ピッチが減少すると、保持容量やTFTによって占
有される領域の割合が増大し、画像表示に有効な領域の
割合すなわち開口率が減少する。開口率の減少は、画面
が暗くなるのみならず、遮光層のパターンが画面に太い
格子をかぶせたように目立つために、著しい画質の低下
を招くという問題を生じさせる。
【0006】本発明の液晶表示装置はこの様な課題を解
決するものであり、その目的とするところは、画素ピッ
チが減少しても高い開口率を維持できる液晶表示装置を
実現することにある。
決するものであり、その目的とするところは、画素ピッ
チが減少しても高い開口率を維持できる液晶表示装置を
実現することにある。
【0007】
【課題を解決するための手段】本発明の液晶表示装置
は、基板上に複数の信号線と、該複数の信号線に交差す
る走査線と、該各信号線と走査線に接続された薄膜トラ
ンジスタと、該薄膜トランジスタに接続された画素電極
及び保持容量とを有する表示装置において、第1画素電
極と該第1画素電極に対して次段の第2画素電極との間
に該第1の画素電極に接続される第1の走査線と該第2
の画素電極に接続される第2の走査線とが配置されてな
り、該第2の画素電極と該第2の画素電極に対して次段
の第3の画素電極との間に該第2の画素電極と該第3の
画素電極に接続される保持容量の一方の電極となる共通
電極が配置されてなり、該薄膜トランジスタは、ゲート
電極、ゲート絶縁膜、チャネルとなるシリコン薄膜、ソ
ース・ドレイン電極が順次積層されてなり、該ゲート電
極と該共通電極とは同一材料で配置されてなり、該ソー
ス・ドレイン電極と該保持容量の他方の電極とは同一材
料で配置されてなり、該画素電極は、該ドレイン電極及
び該他方の電極に接続されるように配置されてなり、該
走査線は、隣接する2本を対として2本ずつ同時に選択
され、且つフィールド毎に該対となる走査線の組み合わ
せが変えられることを特徴とする。
は、基板上に複数の信号線と、該複数の信号線に交差す
る走査線と、該各信号線と走査線に接続された薄膜トラ
ンジスタと、該薄膜トランジスタに接続された画素電極
及び保持容量とを有する表示装置において、第1画素電
極と該第1画素電極に対して次段の第2画素電極との間
に該第1の画素電極に接続される第1の走査線と該第2
の画素電極に接続される第2の走査線とが配置されてな
り、該第2の画素電極と該第2の画素電極に対して次段
の第3の画素電極との間に該第2の画素電極と該第3の
画素電極に接続される保持容量の一方の電極となる共通
電極が配置されてなり、該薄膜トランジスタは、ゲート
電極、ゲート絶縁膜、チャネルとなるシリコン薄膜、ソ
ース・ドレイン電極が順次積層されてなり、該ゲート電
極と該共通電極とは同一材料で配置されてなり、該ソー
ス・ドレイン電極と該保持容量の他方の電極とは同一材
料で配置されてなり、該画素電極は、該ドレイン電極及
び該他方の電極に接続されるように配置されてなり、該
走査線は、隣接する2本を対として2本ずつ同時に選択
され、且つフィールド毎に該対となる走査線の組み合わ
せが変えられることを特徴とする。
【0008】
【作用】本発明の上記の構成によれば、各画素に十分な
保侍容量を作り込みながら、保持容量を電気的に接続す
る共通電極の数を従来の半分にし、信号線とTFTのソ
ース電極接続部の数も従来の半分にすることができる。
従って、画素ピッチが減少しても高い開口率を維持でき
る。
保侍容量を作り込みながら、保持容量を電気的に接続す
る共通電極の数を従来の半分にし、信号線とTFTのソ
ース電極接続部の数も従来の半分にすることができる。
従って、画素ピッチが減少しても高い開口率を維持でき
る。
【0009】
【発明の実施の形態】本実施例を以下図面に基づいて説
明する。図1は本発明の液晶表示装置の回路図の例であ
る。X1、X2は信号線、Y1、Y2、Y3、Y4は走
査線であり、信号線X1と走査線Y1、Y2、Y3の交
点にはそれぞれTFT1、2、3が配置される。これら
のTFT1、2、3は走査線Y1、Y2、Y3に与えら
れる選択パルスのタイミングに応じてオン・オフする。
信号線X1に与えられる画像信号は、これらのTFT
1、2、3を介して、液晶容量7、8、9と保持容量
4、5、6に書き込まれる。本発明においては、保持容
量を電気的に接続する共通電極10が、走査線2本に対
し1本の割合で配置される。例えば、保持容量4と5が
同じ電極配線上に形成されるため、従来の様に別々の電
極配線上に形成する場合と比較して少ない占有面積に十
分な容量を作り込むことができる。また、上下2画素分
の2個のTFTが並んで配置されるため、2つのTFT
のソースと信号線の接続部も共用できる。例えばTFT
2及び3と信号線X1との接続は1カ所ですむ。従っ
て、TFTの占有面積も少なくなる。
明する。図1は本発明の液晶表示装置の回路図の例であ
る。X1、X2は信号線、Y1、Y2、Y3、Y4は走
査線であり、信号線X1と走査線Y1、Y2、Y3の交
点にはそれぞれTFT1、2、3が配置される。これら
のTFT1、2、3は走査線Y1、Y2、Y3に与えら
れる選択パルスのタイミングに応じてオン・オフする。
信号線X1に与えられる画像信号は、これらのTFT
1、2、3を介して、液晶容量7、8、9と保持容量
4、5、6に書き込まれる。本発明においては、保持容
量を電気的に接続する共通電極10が、走査線2本に対
し1本の割合で配置される。例えば、保持容量4と5が
同じ電極配線上に形成されるため、従来の様に別々の電
極配線上に形成する場合と比較して少ない占有面積に十
分な容量を作り込むことができる。また、上下2画素分
の2個のTFTが並んで配置されるため、2つのTFT
のソースと信号線の接続部も共用できる。例えばTFT
2及び3と信号線X1との接続は1カ所ですむ。従っ
て、TFTの占有面積も少なくなる。
【0010】図1においては、共通電極10は奇数行目
とその次の偶数行目の2本の走査線の間に配置されてい
るが、1行分ずらして偶数行目とその次の奇数行目の2
本の走査線の間に配置することも可能である。
とその次の偶数行目の2本の走査線の間に配置されてい
るが、1行分ずらして偶数行目とその次の奇数行目の2
本の走査線の間に配置することも可能である。
【0011】図4は液晶表示装置の画素部分の参考例の
平面図の例である。信号線31と走査線32の交点には
TFT34が配置されている。半導体薄膜33はTFT
34のソース・ドレイン及びチャネル部を形成する。3
5は上下2画素分のTFTのソース部と信号線31を接
続するためのコンタクトホールである。36はTFT3
4のドレイン部と画素電極39を接続するためのコンタ
クトホールである。TFT34のドレイン部と共通電極
37との間には保持容量38が形成される。共通電極3
7にはこの電極の両側に位置する2つの画素の保持容量
が配置される。透過型表示装置の場合には開口部40に
示す部分が画像表示に有効な頒域となる。開口部40以
外の領域は画質を悪化させるため、通常は遮光層で覆い
光が透過しないようにする。
平面図の例である。信号線31と走査線32の交点には
TFT34が配置されている。半導体薄膜33はTFT
34のソース・ドレイン及びチャネル部を形成する。3
5は上下2画素分のTFTのソース部と信号線31を接
続するためのコンタクトホールである。36はTFT3
4のドレイン部と画素電極39を接続するためのコンタ
クトホールである。TFT34のドレイン部と共通電極
37との間には保持容量38が形成される。共通電極3
7にはこの電極の両側に位置する2つの画素の保持容量
が配置される。透過型表示装置の場合には開口部40に
示す部分が画像表示に有効な頒域となる。開口部40以
外の領域は画質を悪化させるため、通常は遮光層で覆い
光が透過しないようにする。
【0012】本参考例においては、画素電極間の本来画
像表示に不要な領域に共通電極37が配置されるため、
高い開口率を得ることができる。図4における開口部4
0の面積は、図3における開口部30のそれに比べて約
30%多い。すなわち、同じ画素ピッチで同じ素子を作
り込みながら画面を30%明るくでき、しかも開口部の
形状が横長の長方形から正方形に近くなるため遮光部の
格子が目立ちにくくなり、画質か飛躍的に向上する。さ
らに、傾斜した配線パターンも併用すると、開口部の形
状は理想的な円形に近付けることも可能である。
像表示に不要な領域に共通電極37が配置されるため、
高い開口率を得ることができる。図4における開口部4
0の面積は、図3における開口部30のそれに比べて約
30%多い。すなわち、同じ画素ピッチで同じ素子を作
り込みながら画面を30%明るくでき、しかも開口部の
形状が横長の長方形から正方形に近くなるため遮光部の
格子が目立ちにくくなり、画質か飛躍的に向上する。さ
らに、傾斜した配線パターンも併用すると、開口部の形
状は理想的な円形に近付けることも可能である。
【0013】本発明のもう一つの特徴として、駆動方式
の自由度が高いことがあげられる。周知のように、NT
SCやハイビジョンの信号はインタレースされた2つの
フィールドから成り立っている。これらの信号を液晶表
示装置で表示する場合、走査線2本ずつを対にして同じ
タイミングで選択し同じデータを書き込み、フィールド
ごとに対となる走査線の組み合わせを変える駆動方法が
よく用いられる。この方法は、メモリーなどの複雑な周
辺回路が不要で、動画の場合の画素の応答を向上し、フ
リッカーを防止できる実用的な方法である。しかし、図
3の様な従来の液晶表示装置の構造では画素電極と前段
の走査線が隣接しているため、走査線2本を同時に選択
すると、画素電極と走査線の容量分割により生するオフ
セット電圧がこの2本の走査線間で異なり、画面上で走
査線1本ごとに明るさが異なるという問題を生じてい
た。一方、図4に示す本発明の液晶表示装置において
は、画素電極と前段の走査線が隣接していないため、こ
の駆動方法を用いてもそのような問題は無く均一な画面
が得られる。もちろん、通常の順次走査も可能で、目的
に応じて駆動方式を変えることができる。
の自由度が高いことがあげられる。周知のように、NT
SCやハイビジョンの信号はインタレースされた2つの
フィールドから成り立っている。これらの信号を液晶表
示装置で表示する場合、走査線2本ずつを対にして同じ
タイミングで選択し同じデータを書き込み、フィールド
ごとに対となる走査線の組み合わせを変える駆動方法が
よく用いられる。この方法は、メモリーなどの複雑な周
辺回路が不要で、動画の場合の画素の応答を向上し、フ
リッカーを防止できる実用的な方法である。しかし、図
3の様な従来の液晶表示装置の構造では画素電極と前段
の走査線が隣接しているため、走査線2本を同時に選択
すると、画素電極と走査線の容量分割により生するオフ
セット電圧がこの2本の走査線間で異なり、画面上で走
査線1本ごとに明るさが異なるという問題を生じてい
た。一方、図4に示す本発明の液晶表示装置において
は、画素電極と前段の走査線が隣接していないため、こ
の駆動方法を用いてもそのような問題は無く均一な画面
が得られる。もちろん、通常の順次走査も可能で、目的
に応じて駆動方式を変えることができる。
【0014】なお、R(赤)、G(緑)、B(青)の三
原色のカラーフィルタを用いる場合、上述の2本の走査
線を同時に選択する駆動法では、縦ストライプのカラー
フィルタ配置にする必要がある。もちろん通常の順次走
査の駆動法では、モザイク型やトライアングル型のカラ
ーフィルタ配置が使える。
原色のカラーフィルタを用いる場合、上述の2本の走査
線を同時に選択する駆動法では、縦ストライプのカラー
フィルタ配置にする必要がある。もちろん通常の順次走
査の駆動法では、モザイク型やトライアングル型のカラ
ーフィルタ配置が使える。
【0015】図5は、図4及び図3に対応する液晶表示
装置の断面図の例である。一般にTFTを用いた液晶表
示装置は、2つの絶縁基板すなわちTFT基板41と対
向基板42との間に液晶43を狭持して成る。TFT基
坂41上にはTFT部44と保持容量部45とから成る
素子が配置される。本図の様なTFTの構成をコプレー
ナ型といい、TFTのソース部47、ドレイン部49、
チャネル部48は同一の半導体薄膜から成る。ソース部
47及びドレイン部49にはゲート電極46をマスクと
してゲート絶縁膜50上から不純物が注入されるため、
セルフアラインメント型のTFTと成る。ゲート電極4
6と同じ膜から成る共通電極51とドレイン部49の間
のMOS容量は保持容量として使われる。このMOS容
量の形成方法には2つある。1つはこの部分の半導体薄
膜にソース・ドレイン形成前にあらかじめ不純物を注入
しておく方法で、この場合共通電極51の電位は任意に
選べる。もう一つは特に不純物を注入しない方法で、こ
の場合共通電極51の下の半導体薄膜はチャネル部48
と同じになるため、MOS容量として使うためにはチャ
ネル部に反転層を形成させるようなバイアスを共通電極
51に与える必要がある。信号線53及び画素電極52
はそれぞれTFTのソース部47及びドレイン部49と
コンタクトホールを介して接続される。本図の構成では
画素電極52と共通電極51の間にも層間絶縁膜54を
介して保持容量が形成される。一般には、ゲート絶縁膜
には熱酸化膜のような緻密で欠陥の少ない膜を用い、T
FTの良好な伝達特性を得るために膜厚を薄くしてあ
る。このため、前述のMOS容量は、層間絶縁膜を用い
た容量に対して何倍もの容量を作り込むことがてき、欠
陥も少ない。本図において、TFTのドレイン部49と
画素電極52のコンタクトホールを共通電極51の右側
に配置すると、MOS容量だけが保持容量となる。
装置の断面図の例である。一般にTFTを用いた液晶表
示装置は、2つの絶縁基板すなわちTFT基板41と対
向基板42との間に液晶43を狭持して成る。TFT基
坂41上にはTFT部44と保持容量部45とから成る
素子が配置される。本図の様なTFTの構成をコプレー
ナ型といい、TFTのソース部47、ドレイン部49、
チャネル部48は同一の半導体薄膜から成る。ソース部
47及びドレイン部49にはゲート電極46をマスクと
してゲート絶縁膜50上から不純物が注入されるため、
セルフアラインメント型のTFTと成る。ゲート電極4
6と同じ膜から成る共通電極51とドレイン部49の間
のMOS容量は保持容量として使われる。このMOS容
量の形成方法には2つある。1つはこの部分の半導体薄
膜にソース・ドレイン形成前にあらかじめ不純物を注入
しておく方法で、この場合共通電極51の電位は任意に
選べる。もう一つは特に不純物を注入しない方法で、こ
の場合共通電極51の下の半導体薄膜はチャネル部48
と同じになるため、MOS容量として使うためにはチャ
ネル部に反転層を形成させるようなバイアスを共通電極
51に与える必要がある。信号線53及び画素電極52
はそれぞれTFTのソース部47及びドレイン部49と
コンタクトホールを介して接続される。本図の構成では
画素電極52と共通電極51の間にも層間絶縁膜54を
介して保持容量が形成される。一般には、ゲート絶縁膜
には熱酸化膜のような緻密で欠陥の少ない膜を用い、T
FTの良好な伝達特性を得るために膜厚を薄くしてあ
る。このため、前述のMOS容量は、層間絶縁膜を用い
た容量に対して何倍もの容量を作り込むことがてき、欠
陥も少ない。本図において、TFTのドレイン部49と
画素電極52のコンタクトホールを共通電極51の右側
に配置すると、MOS容量だけが保持容量となる。
【0016】パッシベーション膜55は薄膜素子部を保
護する働きと液晶に印加される直流電圧をカットする働
きがある。対向基板42上に設けられた遮光層56はT
FTの光リーク電流を抑制する働きと、画素表示に有効
でない部分を覆うことでコントラスト比の大きい高画質
の映像を得る働きがある。開口部58は画像表示に有効
な領域である。透明導電膜から成る対向電極57は液晶
の接する全面を覆っており、液晶43は画素電極52と
対向電極57との間の電界で駆動される。透過型表示装
置として用いる場合には画素電極52は透明導電膜で形
成され、反射型表示装置として用いる場合には画素電極
52は金属薄膜で形成される。
護する働きと液晶に印加される直流電圧をカットする働
きがある。対向基板42上に設けられた遮光層56はT
FTの光リーク電流を抑制する働きと、画素表示に有効
でない部分を覆うことでコントラスト比の大きい高画質
の映像を得る働きがある。開口部58は画像表示に有効
な領域である。透明導電膜から成る対向電極57は液晶
の接する全面を覆っており、液晶43は画素電極52と
対向電極57との間の電界で駆動される。透過型表示装
置として用いる場合には画素電極52は透明導電膜で形
成され、反射型表示装置として用いる場合には画素電極
52は金属薄膜で形成される。
【0017】図6は本発明の実施例の液晶表示装置の画
素部分の平面図である。信号線61と走査線62の交点
にはTFTが配置されている。本図においてはTFTの
ソース65及びドレイン66とチャネル64は異なる薄
膜で形成されている。共通電極67にはこの電極の両側
に位置する2つの画素の保持容量68が配置される。画
素電極69にはTFTのドレイン66と保持容量68の
双方が接続されている。透過型表示装置の場合には開口
部70に示す部分が画像表示に有効な領域となる。開口
部70以外の領域は画質を悪化させるため、通常は遮光
層で覆い光が透過しないようにする。
素部分の平面図である。信号線61と走査線62の交点
にはTFTが配置されている。本図においてはTFTの
ソース65及びドレイン66とチャネル64は異なる薄
膜で形成されている。共通電極67にはこの電極の両側
に位置する2つの画素の保持容量68が配置される。画
素電極69にはTFTのドレイン66と保持容量68の
双方が接続されている。透過型表示装置の場合には開口
部70に示す部分が画像表示に有効な領域となる。開口
部70以外の領域は画質を悪化させるため、通常は遮光
層で覆い光が透過しないようにする。
【0018】図7は、図5に対応する液晶表示装置の断
面図の例である。本実施例の液晶表示装置も、2つの絶
縁基板すなわちTFT基板71と対向基板72との間に
液晶73を狭持して成る。TFT基板71上にはTFT
部74と保持容量部75とから成る素子が配置される。
本図の様なTFTの構成を逆スタガ型といい、TFTの
ゲート電極76、ゲート絶縁膜80、チャネルを形成す
る半導体薄膜78、ソース・ドレイン部を形成する不純
物半導体薄膜88が順次堆積された構造となっている。
不純物半導体薄膜88上にはソース電極77、ドレイン
電極79が形成され、ソース電極77は信号線の分岐し
たものであり、ドレイン電極79は画素電極82と接続
されている。他のTFTの構造としては本図のTFTを
上下ひっくり返したスタガ型ど呼ばれるものもある。保
持容量部75はTFTのドレイン部と同じ構造で共通電
極81上に配置され、画素電極82に接続されている。
他の構成としては、画素電極82をゲート絶縁膜80を
介して共通電極81上に重ねて保持容量とすることもで
きる。パッシベーション膜84は薄膜素子部を保護する
働きと液晶に印加される直流電圧をカットする働きがあ
る。対向基板72上に設けられた遮光層86はTFTの
光リーク電流を抑制する働きと、画像表示に有効でない
部分を覆うことでコントラスト比の大きい高画質の映像
を得る働きがある。開口部77は画像表示に有効な領域
である。透明導電膜から成る対向電極86は液晶の接す
る全面を覆っており、液晶73は画素電極82と対向電
極86との間の電界で駆動される。
面図の例である。本実施例の液晶表示装置も、2つの絶
縁基板すなわちTFT基板71と対向基板72との間に
液晶73を狭持して成る。TFT基板71上にはTFT
部74と保持容量部75とから成る素子が配置される。
本図の様なTFTの構成を逆スタガ型といい、TFTの
ゲート電極76、ゲート絶縁膜80、チャネルを形成す
る半導体薄膜78、ソース・ドレイン部を形成する不純
物半導体薄膜88が順次堆積された構造となっている。
不純物半導体薄膜88上にはソース電極77、ドレイン
電極79が形成され、ソース電極77は信号線の分岐し
たものであり、ドレイン電極79は画素電極82と接続
されている。他のTFTの構造としては本図のTFTを
上下ひっくり返したスタガ型ど呼ばれるものもある。保
持容量部75はTFTのドレイン部と同じ構造で共通電
極81上に配置され、画素電極82に接続されている。
他の構成としては、画素電極82をゲート絶縁膜80を
介して共通電極81上に重ねて保持容量とすることもで
きる。パッシベーション膜84は薄膜素子部を保護する
働きと液晶に印加される直流電圧をカットする働きがあ
る。対向基板72上に設けられた遮光層86はTFTの
光リーク電流を抑制する働きと、画像表示に有効でない
部分を覆うことでコントラスト比の大きい高画質の映像
を得る働きがある。開口部77は画像表示に有効な領域
である。透明導電膜から成る対向電極86は液晶の接す
る全面を覆っており、液晶73は画素電極82と対向電
極86との間の電界で駆動される。
【0019】
【発明の効果】以上述べたように本発明の表示装置は、
以下に述べる如き効果を有することができる。 1)画素ピッチが減少しても高い開口率を維持できるた
め、高精細で明るい画像表示が可能となる。また同じ画
素数を実現するのに液晶表示装置の寸法を小さくできる
ため、低コスト化が可能となる。 2)電荷保持容量が薄膜トランジスタと同時に形成さ
れ、しかも薄膜トランジスタは逆スタガー型であるた
め、画素電極とドレイン電極、画素電極と保持容量の他
方の電極との電気的接続のための開口部を必要としない
構造である。従って、安易な構造で薄膜トランジスタと
保持容量とを形成することが可能である。 3)画素電極と前段の走査線が隣接して配置されていな
い構成である。従って、走査線が隣接する2本を対とし
て2本ずつ同時に選択され、且つフィールド毎に該対と
なる走査線の組み合わせが変えられる構成としても、画
素電極と走査線の容量分割により生ずるオフセット電圧
の不具合がなく、2ラインペア駆動が可能となる。
以下に述べる如き効果を有することができる。 1)画素ピッチが減少しても高い開口率を維持できるた
め、高精細で明るい画像表示が可能となる。また同じ画
素数を実現するのに液晶表示装置の寸法を小さくできる
ため、低コスト化が可能となる。 2)電荷保持容量が薄膜トランジスタと同時に形成さ
れ、しかも薄膜トランジスタは逆スタガー型であるた
め、画素電極とドレイン電極、画素電極と保持容量の他
方の電極との電気的接続のための開口部を必要としない
構造である。従って、安易な構造で薄膜トランジスタと
保持容量とを形成することが可能である。 3)画素電極と前段の走査線が隣接して配置されていな
い構成である。従って、走査線が隣接する2本を対とし
て2本ずつ同時に選択され、且つフィールド毎に該対と
なる走査線の組み合わせが変えられる構成としても、画
素電極と走査線の容量分割により生ずるオフセット電圧
の不具合がなく、2ラインペア駆動が可能となる。
【図1】本発明の液晶表示装置の回路図。
【図2】従来の液晶表示装置の回路図。
【図3】従来の液晶表示装置の画素部分の平面図。
【図4】本発明の参考例の液晶表示装置の画素部分の平
面図。
面図。
【図5】本発明の参考例の液晶表示装置の断面図。
【図6】本発明の実施例の液晶表示装置の画素部分の平
面図。
面図。
【図7】本発明の実施例の液晶表示装置の断面図。
1、2、3、11、12、13...TFT 4、5、6、14、15、16...保持容量 7、8、9、17、18、19...液晶容量 27、37、51、67、81...共通電極 30、40、58、70、77...開口部
Claims (1)
- 【請求項1】基板上に複数の信号線と、該複数の信号線
に交差する走査線と、該各信号線と走査線に接続された
薄膜トランジスタと、該薄膜トランジスタに接続された
画素電極及び保持容量とを有する表示装置において、 第1画素電極と該第1画素電極に対して次段の第2画素
電極との間に該第1の画素電極に接続される第1の走査
線と該第2の画素電極に接続される第2の走査線とが配
置されてなり、 該第2の画素電極と該第2の画素電極に対して次段の第
3の画素電極との間に該第2の画素電極と該第3の画素
電極に接続される保持容量の一方の電極となる共通電極
が配置されてなり、 該薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チ
ャネルとなるシリコン薄膜、ソース・ドレイン電極が順
次積層されてなり、該ゲート電極と該共通電極とは同一
材料で配置されてなり、該ソース・ドレイン電極と該保
持容量の他方の電極とは同一材料で配置されてなり、該
画素電極は、該ドレイン電極及び該他方の電極に接続さ
れるように配置されてなり、 該走査線は、隣接する2本を対として2本ずつ同時に選
択され、且つフィールド毎に該対となる走査線の組み合
わせが変えられることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19734797A JP2947233B2 (ja) | 1997-07-23 | 1997-07-23 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19734797A JP2947233B2 (ja) | 1997-07-23 | 1997-07-23 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32503789A Division JP2714993B2 (ja) | 1989-12-15 | 1989-12-15 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1096943A JPH1096943A (ja) | 1998-04-14 |
JP2947233B2 true JP2947233B2 (ja) | 1999-09-13 |
Family
ID=16372978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19734797A Expired - Fee Related JP2947233B2 (ja) | 1997-07-23 | 1997-07-23 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2947233B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100910554B1 (ko) * | 2002-07-12 | 2009-08-03 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 |
TWI406069B (zh) * | 2007-04-30 | 2013-08-21 | Chunghwa Picture Tubes Ltd | 畫素結構及其驅動方法 |
TWI483050B (zh) * | 2011-03-31 | 2015-05-01 | Innolux Corp | 畫素陣列基板、液晶顯示裝置與畫素陣列基板的修補方法 |
-
1997
- 1997-07-23 JP JP19734797A patent/JP2947233B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1096943A (ja) | 1998-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2714993B2 (ja) | 液晶表示装置 | |
JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR100308821B1 (ko) | 액정표시장치 | |
US5446562A (en) | Liquid crystal display device with transparent conductive film between pixel electrodes and signal or scanning lines | |
US6172729B1 (en) | Liquid crystal display device of delta arrangement having pixel openings with sides oblique to scan lines | |
CN101236974A (zh) | 阵列基板和具有其的显示设备 | |
US6064454A (en) | Color filter panel of an LCD device | |
EP0389031A1 (en) | Colour display device | |
JPS58140781A (ja) | 画像表示装置 | |
JP3256810B2 (ja) | 液晶表示装置 | |
JP3050175B2 (ja) | 表示装置 | |
JP2794583B2 (ja) | 液晶表示装置 | |
JP4356135B2 (ja) | カラー表示装置 | |
EP0554061B1 (en) | Liquid crystal display | |
JP2947233B2 (ja) | 表示装置 | |
JP3251490B2 (ja) | 液晶表示装置 | |
JP4014826B2 (ja) | アクティブマトリクス基板及びカラー液晶表示装置 | |
JP2828981B2 (ja) | 液晶ディスプレイパネル | |
JP3969163B2 (ja) | 反射型液晶表示装置 | |
CN115516370A (zh) | 阵列基板及显示装置 | |
JP3316335B2 (ja) | 液晶表示装置 | |
JPS6197626A (ja) | 液晶マトリツクスパネル | |
JP2003330037A (ja) | 液晶表示装置 | |
JP3016007B2 (ja) | 液晶表示装置 | |
JPS613119A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |
|
LAPS | Cancellation because of no payment of annual fees |