JPS6197626A - 液晶マトリツクスパネル - Google Patents
液晶マトリツクスパネルInfo
- Publication number
- JPS6197626A JPS6197626A JP59219039A JP21903984A JPS6197626A JP S6197626 A JPS6197626 A JP S6197626A JP 59219039 A JP59219039 A JP 59219039A JP 21903984 A JP21903984 A JP 21903984A JP S6197626 A JPS6197626 A JP S6197626A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- lines
- liquid crystal
- display
- driven
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液晶ディプレイに用いられる、薄膜トランジ
スタ等のスイッチング素子を有する液晶マトリックスパ
ネルに関する。
スタ等のスイッチング素子を有する液晶マトリックスパ
ネルに関する。
（従来技術とその問題点）
檀々のフラットパネルディスプレイのなかで、スイッチ
ング素子を各画素に設けたアクティブマトリックス形液
晶ディスプレイは、大容量表示。
ング素子を各画素に設けたアクティブマトリックス形液
晶ディスプレイは、大容量表示。
カラー表示、低消費電力、大面積表示などが可能なため
、その開発が盛んである。アクティブマトリックス形液
晶ディスプレイとしては、例えば第３回ディスプレイリ
サーチ国際会議（ジャパンディスプレイ’８３）＋２）
予稿集第３５６〜３５９頁記載のコンパクトＴＶなどが
知られている。
、その開発が盛んである。アクティブマトリックス形液
晶ディスプレイとしては、例えば第３回ディスプレイリ
サーチ国際会議（ジャパンディスプレイ’８３）＋２）
予稿集第３５６〜３５９頁記載のコンパクトＴＶなどが
知られている。
第５図は従来の液晶マトリックスパネルの一例の構成を
示す説明図である。
示す説明図である。
通常、液晶マトリックスパネルは、スイッチング素子が
設けられたアクティブマトリックス基板と対向電極基板
及びこれら２枚の基板間に充填された液晶Ｎ！によって
構成きれる。
設けられたアクティブマトリックス基板と対向電極基板
及びこれら２枚の基板間に充填された液晶Ｎ！によって
構成きれる。
第５図において、斜線で示した１画素５５に対応するも
のは、１対の表示電極５１（対向電極は図示省略）と、
１個のスイッチング素子５２及び１本の信号線５３と１
本の走査線５４とを含んで構成されていた。従って本従
来例は、第５図に示したような画素配置になシ、斜線や
曲線を表示した場合、左上シ斜線の画素５５の斜め隣ル
の画素は右上シ斜線の画素でめシ、画素間が連続して見
えず階段状に見えてしまうものであった。又、スイッチ
ング素子不良、信号線及び走査線の断線が直接画素欠陥
として表われてしまうものであった。
のは、１対の表示電極５１（対向電極は図示省略）と、
１個のスイッチング素子５２及び１本の信号線５３と１
本の走査線５４とを含んで構成されていた。従って本従
来例は、第５図に示したような画素配置になシ、斜線や
曲線を表示した場合、左上シ斜線の画素５５の斜め隣ル
の画素は右上シ斜線の画素でめシ、画素間が連続して見
えず階段状に見えてしまうものであった。又、スイッチ
ング素子不良、信号線及び走査線の断線が直接画素欠陥
として表われてしまうものであった。
我々はこれらの問題の内、スイッチング素子不良による
画素欠陥を低減する目的で、例えば、第６図のように２
個以上のスイッチング素子群６２を走査線６４と信号線
６３の交差する点に集積して設け、仮に１個のスイッチ
ング素子が不良でも１画素全体６５が欠陥として表われ
ない構成を先に提案した（特廊ＢＲ５８−２０５２３３
）。しかし１画素分を４個の表示電極６１で等分割し、
隣合う画素は信号線もしくは走査線のいずれかを共通線
とするため、画素配列は第６図のような単純なマトリッ
クス配置であった。従って、この場合も斜線や曲線を表
示すると、画素間が連続して見えず階段状に見えてしま
うものであった。
画素欠陥を低減する目的で、例えば、第６図のように２
個以上のスイッチング素子群６２を走査線６４と信号線
６３の交差する点に集積して設け、仮に１個のスイッチ
ング素子が不良でも１画素全体６５が欠陥として表われ
ない構成を先に提案した（特廊ＢＲ５８−２０５２３３
）。しかし１画素分を４個の表示電極６１で等分割し、
隣合う画素は信号線もしくは走査線のいずれかを共通線
とするため、画素配列は第６図のような単純なマトリッ
クス配置であった。従って、この場合も斜線や曲線を表
示すると、画素間が連続して見えず階段状に見えてしま
うものであった。
このように、斜線や曲線を表示すると画素間が連続して
見えず階段状に見えるということは、特に最近急速に発
展しつつあるグラフィックやキヤシクター表示を行う液
晶ディスプレイにおいて特に問題となシその解決が望ま
れていた◇更に、ＴＶ表示など大容量表示化にともなっ
て、必然的に画素数が多く、かつそのスイッチング素子
数も多く数十刃側設けられるようになってきた。
見えず階段状に見えるということは、特に最近急速に発
展しつつあるグラフィックやキヤシクター表示を行う液
晶ディスプレイにおいて特に問題となシその解決が望ま
れていた◇更に、ＴＶ表示など大容量表示化にともなっ
て、必然的に画素数が多く、かつそのスイッチング素子
数も多く数十刃側設けられるようになってきた。
しかし、この多くの画素を無欠陥で製作することは極め
て困難であると言う問題点もあった。
て困難であると言う問題点もあった。
（発明の目的）
本発明の目的は、上記問題点を解消することによプ、欠
陥画素を救済でき、かつ斜線や曲線も美しく表示可能な
液晶〜トリ・り＝パネルを提供す ′るこ
とにある。
陥画素を救済でき、かつ斜線や曲線も美しく表示可能な
液晶〜トリ・り＝パネルを提供す ′るこ
とにある。
（発明の構成）
本発明の液晶マトリックスパネルは、マトリックス状に
配置された走査線、信号線およびスイッチング素子によ
って各画素を独立に駆動する液晶マトリックスパネルに
おいて、前記各画素の縦方向及び横方向の少くとも１方
向が２分割された表示電極群をなし、前記各画素は２分
割された縦方向もしくは横方向に１／２画素ずらして配
置され、前記表示電極群に各々独立に前記スイッチング
素子を有し、一画素分が同時に駆動されるよう前記各画
素は前記走査線及び前記信号線と前記スイッチング素子
を介して接続されていることから構成される。
配置された走査線、信号線およびスイッチング素子によ
って各画素を独立に駆動する液晶マトリックスパネルに
おいて、前記各画素の縦方向及び横方向の少くとも１方
向が２分割された表示電極群をなし、前記各画素は２分
割された縦方向もしくは横方向に１／２画素ずらして配
置され、前記表示電極群に各々独立に前記スイッチング
素子を有し、一画素分が同時に駆動されるよう前記各画
素は前記走査線及び前記信号線と前記スイッチング素子
を介して接続されていることから構成される。
（構成の詳細な説明）
本発明の液晶マトリックスパネルは、上記構成によ）、
斜め隣シの画素はすべての側で１／２画索ずつＩ［なっ
て構成されるため、斜線や曲線を表示した場合でも画素
間が１／２画素重な多連続して見えるため美しい表示が
得られる◇又、一画素を複数のスイッチング素子を介し
て駆動するため、１画素全体の欠陥を減らすことができ
る。
斜め隣シの画素はすべての側で１／２画索ずつＩ［なっ
て構成されるため、斜線や曲線を表示した場合でも画素
間が１／２画素重な多連続して見えるため美しい表示が
得られる◇又、一画素を複数のスイッチング素子を介し
て駆動するため、１画素全体の欠陥を減らすことができ
る。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の構成を示す説明図であ
る。
る。
本実施例は、１画素１９ｔ４分割し、４対の表示電極１
１（対向電極は図示省略）と、４個のスイッチング素子
１２と、２本の信号線１３と１本の走査線１４とを含ん
で構成される。信号線１３は表示領域外で１画素分の共
通信号線１７とすることができる。本実施例では縦も横
も２分割であるが、画素は縦に１／２画素ずつずらした
配列とし、４個のスイッチング素子１２は当該画素の信
号線と走査線の交差する領域に配置される。スイッチン
グ素子１２としてはアモルファスシリコン薄膜トランジ
スタを周知の方法で形成したが、ポリシリ；ン薄膜媛ど
の他の半導体溝膜を用いたトランジスタやダイオードも
しくはＭＩＭ素子などのスイッチング素子を作シ込む仁
とが可能である。
１（対向電極は図示省略）と、４個のスイッチング素子
１２と、２本の信号線１３と１本の走査線１４とを含ん
で構成される。信号線１３は表示領域外で１画素分の共
通信号線１７とすることができる。本実施例では縦も横
も２分割であるが、画素は縦に１／２画素ずつずらした
配列とし、４個のスイッチング素子１２は当該画素の信
号線と走査線の交差する領域に配置される。スイッチン
グ素子１２としてはアモルファスシリコン薄膜トランジ
スタを周知の方法で形成したが、ポリシリ；ン薄膜媛ど
の他の半導体溝膜を用いたトランジスタやダイオードも
しくはＭＩＭ素子などのスイッチング素子を作シ込む仁
とが可能である。
第２図は本発明の第２の実施例の構成を示す説明図であ
る。
る。
本実施例は第１図に示した第１の実施例と同様に１画素
２９を４分割したもので、第１の実施例が、各画素を１
／２ずつ縦にずらしたのに対し横にずらした場合を示す
。本実施例においては、４対の表示電極２１（対向電極
は図面省略）は、１本の信号線２３と２本の走査線２６
とが各々交差する領域に設けられた、４個のスイッチン
グ素子２２を介して接続される。
２９を４分割したもので、第１の実施例が、各画素を１
／２ずつ縦にずらしたのに対し横にずらした場合を示す
。本実施例においては、４対の表示電極２１（対向電極
は図面省略）は、１本の信号線２３と２本の走査線２６
とが各々交差する領域に設けられた、４個のスイッチン
グ素子２２を介して接続される。
第１図における右上シの斜線で示した画素唸、共通信号
線１７と走査線１８によシ駆動され、左上りの斜線で示
した斜め隣シの画素は隣シＯ共通信号線１５と隣シの走
査線１６とによシ駆動される。又、第２図の右上シ斜線
で示した画素は信号線２４と共通走査線２８とによシ駆
動され、左上シ斜線で示した斜め隣シの画素は隣シの信
号線２５と隣シの共通走査線２７とＫよシ駆動される。
線１７と走査線１８によシ駆動され、左上りの斜線で示
した斜め隣シの画素は隣シＯ共通信号線１５と隣シの走
査線１６とによシ駆動される。又、第２図の右上シ斜線
で示した画素は信号線２４と共通走査線２８とによシ駆
動され、左上シ斜線で示した斜め隣シの画素は隣シの信
号線２５と隣シの共通走査線２７とＫよシ駆動される。
第１図、第２図の場合ともに１／２画素ずつ連なる表示
が得られ、斜線や曲線が美しく表示できる。又、１画素
が４個のスイッチング素子や２本の信号線もしくは走査
線よ）駆動するため、１画素全体が表示不良となる画素
欠陥の発生確率を、スイッチング素子の不良発生率の素
子数乗分の１に大幅に低減できる。
が得られ、斜線や曲線が美しく表示できる。又、１画素
が４個のスイッチング素子や２本の信号線もしくは走査
線よ）駆動するため、１画素全体が表示不良となる画素
欠陥の発生確率を、スイッチング素子の不良発生率の素
子数乗分の１に大幅に低減できる。
第３図は本発明の第３の実施例の構成を示す説 ゛
四回である。
四回である。
本実施例においては、１画素３８を２分割し、２対の表
示電極３１（対向電極は図示省略）と、２個のスイッチ
ング素子３２と、１本の信号線３３と、１本の走査線３
６とを含んで構成される。
示電極３１（対向電極は図示省略）と、２個のスイッチ
ング素子３２と、１本の信号線３３と、１本の走査線３
６とを含んで構成される。
第３図において、右上シ斜線で示した画素は信号線３４
と走査線３７とで駆動され、その画素の斜め隣シの左上
シ斜線で示した画素は隣υの信号線３５と隣ルの走査線
３６とで駆動される。
と走査線３７とで駆動され、その画素の斜め隣シの左上
シ斜線で示した画素は隣υの信号線３５と隣ルの走査線
３６とで駆動される。
本実施例においても、上記第１．第２の実施例と同様の
効果が得られる。
効果が得られる。
なお、本実施例では、縦に２分割したが横に走査線で２
分割し、１／２画素ずつずらして配置した場合も同様の
効果が得られる。
分割し、１／２画素ずつずらして配置した場合も同様の
効果が得られる。
第４図は本発明の第４の実施例の構成金示す説明図であ
る。
る。
本実施例は、信号線と走査線を各１本で構成したもので
、第４図に示すよりな１画素４８を４分割したものでお
る。１画素を４対の表示電極４１（対向電極は図示省略
）と、４個のスイッチング素子４２と、信号線４３と、
走査線４５とを含んで構成される、信号線４３と走査ｌ
ｆＭ４５はそれぞれ画素の中央を２分するように配置す
るので、画素を１／２画素ずつずらして配置できる。第
４図の右上シ斜線で示した画素は、信号線４３と走査線
４７とで駆動され、その画素の斜め＊ｂの左上シ斜線で
示した画素は隣シの信号線４４と隣夛の走査線４６とで
駆動される。
、第４図に示すよりな１画素４８を４分割したものでお
る。１画素を４対の表示電極４１（対向電極は図示省略
）と、４個のスイッチング素子４２と、信号線４３と、
走査線４５とを含んで構成される、信号線４３と走査ｌ
ｆＭ４５はそれぞれ画素の中央を２分するように配置す
るので、画素を１／２画素ずつずらして配置できる。第
４図の右上シ斜線で示した画素は、信号線４３と走査線
４７とで駆動され、その画素の斜め＊ｂの左上シ斜線で
示した画素は隣シの信号線４４と隣夛の走査線４６とで
駆動される。
すなわち、本実施例の場合も１／２画素ずつ連らなる表
示が得られるので、上記実施例と同様の効果が得られる
。
示が得られるので、上記実施例と同様の効果が得られる
。
（発明の効果）
以上、詳細説明したとおり、本発明の液晶マトリックス
パネルは、１画素を２分割又は４分割して、画素配置を
１／２画素ずらすため、斜線や曲線でも１／２画素ずつ
連なって表示されより自然に近く表示できる。この結果
、画素を微細化するため信号線と走査線数を単純に増加
させずに済み、液晶駆動回路との接続も容易になる。又
、１画素を複数のスイッチング素子を介して駆動するた
め、１画素全体の欠隔は著しく減少できる。更に、スイ
ッチング素子に例えば薄膜トランジスタを用いた場合、
分割数に応じた分だけトランジスタのチャネル幅の短縮
が可能で、トランジスタの小形化によシ、液晶表示の開
口率の減少は発生せず、むしろ、トランジスタの不良発
生率を低下させる効果も得られる。
パネルは、１画素を２分割又は４分割して、画素配置を
１／２画素ずらすため、斜線や曲線でも１／２画素ずつ
連なって表示されより自然に近く表示できる。この結果
、画素を微細化するため信号線と走査線数を単純に増加
させずに済み、液晶駆動回路との接続も容易になる。又
、１画素を複数のスイッチング素子を介して駆動するた
め、１画素全体の欠隔は著しく減少できる。更に、スイ
ッチング素子に例えば薄膜トランジスタを用いた場合、
分割数に応じた分だけトランジスタのチャネル幅の短縮
が可能で、トランジスタの小形化によシ、液晶表示の開
口率の減少は発生せず、むしろ、トランジスタの不良発
生率を低下させる効果も得られる。
第１図ないし第４図はそれぞれ本発明の第１ないし第４
の実施例の構成を示す説明図、第５図及び第６図はそれ
ぞれ従来例の構成を示す説明図である。
の実施例の構成を示す説明図、第５図及び第６図はそれ
ぞれ従来例の構成を示す説明図である。
Claims (1)
- マトリックス状に配置された走査線、信号線及びスイッ
チング素子によって各画素を独立に駆動する液晶マトリ
ックスパネルにおいて、前記各画素の縦方向及び横方向
の少くとも１方向が２分割された表示電極群をなし、前
記各画素は２分割された縦方向もしくは横方向に１／２
画素ずらして配置され、前記表示電極群に各々独立に前
記スイッチング素子を有し、一画素分が同時に駆動され
るよう前記各画素は前記走査線及び前記信号線と前記ス
イッチング素子を介して接続されていることを特徴とす
る液晶マトリックスパネル。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219039A JPS6197626A (ja) | 1984-10-18 | 1984-10-18 | 液晶マトリツクスパネル |
| US06/780,214 US4995703A (en) | 1984-09-26 | 1985-09-26 | Active matrix liquid crystal color display panel having split pixel electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219039A JPS6197626A (ja) | 1984-10-18 | 1984-10-18 | 液晶マトリツクスパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6197626A true JPS6197626A (ja) | 1986-05-16 |
| JPH0561617B2 JPH0561617B2 (ja) | 1993-09-06 |
Family
ID=16729296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219039A Granted JPS6197626A (ja) | 1984-09-26 | 1984-10-18 | 液晶マトリツクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197626A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63186216A (ja) * | 1987-01-28 | 1988-08-01 | Nec Corp | アクテイブマトリツクス液晶表示器 |
| JPH02110433A (ja) * | 1988-06-14 | 1990-04-23 | Sharp Corp | 絵素表示装置 |
| JP2009098311A (ja) * | 2007-10-15 | 2009-05-07 | Nec Lcd Technologies Ltd | 表示装置とその駆動方法、端末装置及び表示パネル |
| EP2218927A1 (de) * | 2009-02-16 | 2010-08-18 | Robert Bosch Gmbh | Linearbewegungsvorrichtung mit überstehendem Wälzflächenteil |
| JP2016164678A (ja) * | 2016-04-21 | 2016-09-08 | Ｎｌｔテクノロジー株式会社 | 表示装置 |
| WO2016141695A1 (zh) * | 2015-03-06 | 2016-09-15 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、其驱动方法及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55143582A (en) * | 1979-04-26 | 1980-11-08 | Suwa Seikosha Kk | Liquid crystal unit |
| JPS5855968A (ja) * | 1981-09-29 | 1983-04-02 | シチズン時計株式会社 | 液晶表示パネル |
| JPS5872183A (ja) * | 1981-10-26 | 1983-04-30 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPS599636A (ja) * | 1982-07-07 | 1984-01-19 | Seiko Epson Corp | 液晶表示体 |
-
1984
- 1984-10-18 JP JP59219039A patent/JPS6197626A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55143582A (en) * | 1979-04-26 | 1980-11-08 | Suwa Seikosha Kk | Liquid crystal unit |
| JPS5855968A (ja) * | 1981-09-29 | 1983-04-02 | シチズン時計株式会社 | 液晶表示パネル |
| JPS5872183A (ja) * | 1981-10-26 | 1983-04-30 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPS599636A (ja) * | 1982-07-07 | 1984-01-19 | Seiko Epson Corp | 液晶表示体 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63186216A (ja) * | 1987-01-28 | 1988-08-01 | Nec Corp | アクテイブマトリツクス液晶表示器 |
| JPH02110433A (ja) * | 1988-06-14 | 1990-04-23 | Sharp Corp | 絵素表示装置 |
| JP2009098311A (ja) * | 2007-10-15 | 2009-05-07 | Nec Lcd Technologies Ltd | 表示装置とその駆動方法、端末装置及び表示パネル |
| US8964157B2 (en) | 2007-10-15 | 2015-02-24 | Nlt Technologies, Ltd. | Display device |
| US9104079B2 (en) | 2007-10-15 | 2015-08-11 | Nlt Technologies, Ltd. | Display device and terminal device |
| US9244319B2 (en) | 2007-10-15 | 2016-01-26 | Nlt Technnologies, Ltd. | Display device and terminal device |
| EP2218927A1 (de) * | 2009-02-16 | 2010-08-18 | Robert Bosch Gmbh | Linearbewegungsvorrichtung mit überstehendem Wälzflächenteil |
| WO2016141695A1 (zh) * | 2015-03-06 | 2016-09-15 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、其驱动方法及显示装置 |
| JP2016164678A (ja) * | 2016-04-21 | 2016-09-08 | Ｎｌｔテクノロジー株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0561617B2 (ja) | 1993-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2714993B2 (ja) | 液晶表示装置 | |
| KR100244889B1 (ko) | 표시장치 및 그 구동방법 | |
| US8045083B2 (en) | Liquid crystal display | |
| US7701520B2 (en) | Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction | |
| JPH08179341A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2004101863A (ja) | 液晶表示装置 | |
| JP3525018B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| TW200302369A (en) | Liquid crystal display device | |
| CN110333632B (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN116250032A (zh) | 显示面板和显示装置 | |
| JP3305259B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
| CN107145018B (zh) | 像素排列单元、像素排列结构和显示面板 | |
| JPH0333724A (ja) | 液晶表示装置 | |
| JPH0643316A (ja) | トライアッド即ち三角配置の色フィルタを有するカラーマトリックススクリーン | |
| JP2794583B2 (ja) | 液晶表示装置 | |
| JPS6197626A (ja) | 液晶マトリツクスパネル | |
| JPS6097322A (ja) | 液晶マトリクスパネル | |
| CN114518674B (zh) | 阵列基板及其控制方法、显示装置 | |
| JPH0973064A (ja) | 液晶表示装置 | |
| JP3969163B2 (ja) | 反射型液晶表示装置 | |
| JPH1068973A (ja) | 表示装置 | |
| JPH05119347A (ja) | 液晶表示装置 | |
| JP2947233B2 (ja) | 表示装置 | |
| JPS61173290A (ja) | カラ−液晶マトリクスパネル |