JPH0561617B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、液晶デイプレイに用いられる、薄膜
トランジスタ等のスイツチング素子を有する液晶
マトリツクスパネルに関する。

（従来技術とその問題点） 種々のフラツトパネルデイスプレイのなかで、
スイツチング素子を各画素に設けたアクテイブマ
トリツクス形液晶デイスプレイは、大容量表示、
カラー表示、低消費電力、大面積表示などが可能
なため、その開発が盛んである。アクテイブマト
リツクス形液晶デイスプレイとしては、例えば第
３回デイスプレイリサーチ国際会議（ジヤパンデ
イスプレイ′83）の予稿集第356〜359頁記載のコ
ンパクトTVなどが知られている。

第５図は従来の液晶マトリツクスパネルの一例
の構成を示す説明図である。

通常、液晶マトリツクスパネルは、スイツチン
グ素子が設けられたアクテイブマトリツクス基板
と対向電極基板及びこれら２枚の基板間に充填さ
れた液晶層によつて構成される。

第５図において、斜線で示した１画素５５に対
応するものは、１対の表示電極５１（対向電極は
図示省略）と、１個のスイツチング素子５２及び
１本の信号線５３と１本の走査線５４とを含んで
構成されていた。従つて本従来例は、第５図に示
したような画素配置になり、斜線や曲線を表示し
た場合、左上り斜線の画素５５の斜め隣りの画素
は右上り斜線の画素であり、画素間が連続して見
えず段階状に見えてしまうものであつた。又、ス
イツチング素子不良、信号線及び走査線の断線が
直接画素欠陥として表われてしまうものであつ
た。

我々はこれらの問題の内、スイツチング素子不
良による画素欠陥を低減する目的で、例えば、第
６図のように２個以上のスイツチング素子群６２
を走査線６４と信号線６３の交差する点に集積し
て設け、仮に１個のスイツチング素子が不良でも
１画素全体６５が欠陥として表われない構成を先
に提案した（特願昭58−205233）。しかし１画素
分を４個の表示電極６１で等分割し、隣合う画素
は信号線もしくは走査線のいずれかを共通線とす
るため、画素配列は第６図のような単純なマトリ
ツクス配置であつた。従つて、この場合も斜線や
曲線を表示すると、画素間が連続して見えず段階
状に見えてしまうものであつた。

このように、斜線や曲線を表示すると画素間が
連続して見えず段階状に見えるということは、特
に最近急速に発展しつつあるグラフイツクやキヤ
ラクター表示を行う液晶デイスプレイにおいて特
に問題となりその解決が望まれていた。

又、前記分割された表示電極６１は共通の信号
線６３、走査線６４により駆動されるため画素全
体が欠陥となる問題もあつた。

更に、TV表示など大容量表示化にともなつ
て、必然的に画素数が多く、かつそのスイツチン
グ素子数も多く数十万個設けられるようになつて
きた。しかし、この多くの画素を無欠陥で製作す
ることは極めて困難であると言う問題点もあつ
た。

ところで、斜線や曲線を良く表示する例とし
て、例えば特開昭59−9636号で示された方法もあ
るが、欠陥画素の軽減や減少の効果は少なく、逆
に信号線シヨートによる欠陥画素の増大を招くこ
とや信号線に走査タイミングを合せたスイツチ回
路を各々設けなければならない問題もあつた。

（発明の目的） 本発明の目的は、上記問題点を解消することに
より、欠陥画素の欠陥軽減と減少ができ、かつ斜
線や曲線も美しく表示可能な液晶マトリツクスパ
ネルを提供することにある。

（発明の構成） 本発明の液晶マトリツクスパネルは、マトリツ
クス状に配置された走査線、信号線およびスイツ
チング素子によつて各画素を独立に駆動する液晶
マトリツクスパネルにおいて、前記各画素の１画
素分の表示電極を全て縦方向もしくは／および横
方向に２分割された表示電極群をなし、この分割
表示電極群は縦方向もしくは横方向に1/2画素ず
らして配置され、前記分割表示電極の間隙には単
線の信号線もしくは走査線が配置され、前記分割
表示電極群に各々独立に前記スイツチング素子を
有し、１画素分が同時に駆動されるよう前記分割
表示電極群は前記走査線および前記信号線とに前
記スイツチング素子を介して接続されていること
から構成される。

（構成の詳細な説明） 本発明の液晶マトリツクスパネルは、上記構成
により、斜め隣りの画素はすべての側で1/2画素
ずつ重なつて構成されるため、斜線や曲線を表示
した場合でも画素間が1/2画素重なり連続して見
えるため美しい表示が得られる。又、一画素を複
数のスイツチング素子を介して駆動するため、１
画素全体の〜欠陥を減らすことができる。又、分
割表示電極群を駆動する信号線および走査線が分
割表示電極間隙に単線で配置されるため、信号線
シヨートによる欠陥を減らすこともできる。

（実施例） 以下、本発明の実施例について図面を参照して
説明する。

第１図は本発明の第１の実施例の構成を示す説
明図である。

本実施例は、１画素１９を４分割し、４対の表
示電極１１（対向電極は図示省略）と、４個のス
イツチング素子１２と、２本の信号線１３と１本
の走査線１４とを含んで構成される。信号線１３
は表示領域外で１画素分の共通信号線１７とする
ことができる。本実施例では縦も横も２分割であ
るが、画素は縦に1/2画素ずつずらした配列とし、
４個のスイツチング素子１２は当該画素の信号線
と走査線の交差する領域に配置される。スイツチ
ング素子１２としてはアモルフアスシリコン薄膜
トランジスタを周知の方法で形成したが、ポリシ
リコン薄膜などの他の半導体薄膜を用いたトラン
ジスタやダイオードもしくはMIM素子などのス
イツチング素子を作り込むことが可能である。

第２図は本発明の第２の実施例の構成を示す説
明図である。

本実施例は第１図に示した第１の実施例と同様
に１画素２９を４分割したもので、第１の実施例
が、各画素を1/2ずつ縦にずらしたのに対し横に
ずらした場合を示す。本実施例においては、４対
の表示電極２１（対向電極は図面省略）は、１本
の信号線２３と２本の走査線２６とが各々交差す
る領域に設けられた、４個のスイツチンク素子２
２を介して接続される。

第１図における右上りの斜線で示した画素は、
共通信号線１７と走査線１８により駆動され、左
上りの斜線で示した斜め隣りの画素は隣りの共通
信号線１５と隣りの走査線１６とにより駆動され
る。又、第２図の右上り斜線で示した画素は信号
線２４と共通走査線２８とにより駆動され、左上
り斜線で示した斜め隣りの画素は隣りの信号線２
５と隣りの共通走査線２７とにより駆動される。

第１図、第２図の場合ともに1/2画素ずつ連な
る表示が得られ、斜線や曲線が美しく表示でき
る。又、１画素が４個のスイツチング素子や２本
の信号線もしくは走査線より駆動するため、１画
素全体が表示不良となる画素欠陥の発生確率を、
スイツチング素子の不良発生率の素子数乗分の１
に大幅に低減できる。

第３図は本発明の第３の実施例の構成を示す説
明図である。

本実施例においては、１画素３８を２分割し、
２対の表示電極３１（対向電極は図示省略）と、
２個のスイツチング素子３２と、１本の信号線３
３と、１本の走査線３６とを含んで構成される。

第３図において、右上り斜線で示した画素は信
号線３４と走査線３７とで駆動され、その画素の
斜め隣りの左上り斜線で示した画素は隣りの信号
線３５と隣りの走査線３６とで駆動される。

本実施例においても、上記第１、第２の実施例
と同様の効果が得られる。

なお、本実施例では、縦に２分割したが横に走
査線で２分割し、1/2画素ずつずらして配置した
場合も同様の効果が得られる。

第４図は本発明の第４の実施例の構成を示す説
明図である。

本実施例は、信号線と走査線を各１本で構成し
たもので、第４図に示すような１画素４８を４分
割したものである。１画素を４体の表示電極４１
（対向電極は図示省略）と、４個のスイツチング
素子４２と、信号線４３と、走査線４５とを含ん
で構成される、信号線４３と走査線４５はそれぞ
れ画素の中央を２分するように配置するので、画
素を1/2画素ずつずらして配置できる。第４図の
右上り斜線で示した画素は、信号線４３と走査線
４７とで駆動され、その画素の斜め隣りの左上り
斜線で示した画素は隣りの信号線４４と隣りの走
査線４６とで駆動される。

すなわち、本実施例の場合も1/2画素ずつ連ら
なる表示が得られるので、上記実施例と同様の効
果が得られる。

（発明の効果） 以上、詳細説明したとおり、本発明の液晶マト
リツクスパネルは、１画素を２分割又は４分割し
て、画素配置を1/2画素ずらすため、斜線や曲線
でも1/2画素ずつ連なつて表示されより自然に近
く表示できる。この結果、画素を微細化するため
信号線と走査線数を単純に増加させずに済み、液
晶駆動回路との接続も容易になる。なお、信号線
と走査線を分割された表示電極の間隙に単線で配
置したため、シヨートによる欠陥を著しく減少で
きる。又、１画素を複数のスイツチング素子を介
して駆動するため、１画素全体の欠陥は著しく減
少できる。更に、スイツチング素子に例えば薄膜
トランジスタを用いた場合、分割数に応じた分だ
けトランジスタのチヤネル幅の短縮が可能で、ト
ランジスタの小形化により、液晶表示の開口率の
減少は発生せず、むしろ、トランジスタの不良発
生率を低下させる効果も得られる。

【図面の簡単な説明】

第１図ないし第４図はそれぞれ本発明の第１な
いし第４の実施例の構成を示す説明図、第５図及
び第６図はそれぞれ従来例の構成を示す説明図で
ある。 １１，１２，３１，４１……表示電極、１２，
２２，３２，４２……スイツチング素子、１３，
２３〜２５，３３〜３５，４３〜４４……信号
線、１５，１７……共通信号線、１４，１６，１
８，２６，３６，３７，４５〜４７……走査線、
２７，２８……共通走査線、１９，２９，３８，
４８……一画素。

Claims (1)

【特許請求の範囲】
1. １ マトリツクス状に配置された走査線、信号線
   及びスイツチング素子によつて各画素を独立に駆
   動する液晶マトリツクスパネルにおいて、前記各
   画素の１画素分の表示電極を全て縦方向もしく
   は／および横方向に２分割された表示電極群とな
   し、該分割表示電極群は縦方向もしくは横方向に
   １／２画素ずらして配置され、前記分割表示電極の
   間隙には単線の信号線もしくは走査線が配置さ
   れ、前記分割表示電極群に各々独立に前記スイツ
   チング素子を有し、１画素分が同時に駆動される
   よう前記分割表示電極群は前記走査線及び前記信
   号線とに前記スイツチング素子を介して接続され
   ていることを特徴とする液晶マトリツクスパネ
   ル。