JPH08304851A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08304851A JPH08304851A JP11306595A JP11306595A JPH08304851A JP H08304851 A JPH08304851 A JP H08304851A JP 11306595 A JP11306595 A JP 11306595A JP 11306595 A JP11306595 A JP 11306595A JP H08304851 A JPH08304851 A JP H08304851A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- pixel
- liquid crystal
- gate signal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
板のうち一方の透明基板の液晶側の面に、画素電極と対
向電極とが備えられ、これら画素電極と対向電極の間に
透明基板面と平行に発生させる電界によって前記液晶層
の光透過率を変化させる画素を構成するとともに、x方
向に延在するゲート信号線からのゲート信号の供給によ
ってオンする薄膜トランジスタを介してy方向に延在す
る映像信号線からの映像信号が前記画素電極に供給され
る液晶表示装置において、前記薄膜トランジスタはその
ゲート電極が前記ゲート信号線の一部を構成していると
ともに、前記画素電極に接続される端子以外の他の端子
に接続される映像信号線からの配線層は前記ゲート信号
線との重畳を回避させて形成されている。
Description
に、いわゆる横電界方式と称される液晶表示装置に関す
る。
て互いに対向配置される透明基板のうち一方の透明基板
の液晶側の面に、画素電極と対向電極とが備えられ、こ
れら画素電極と対向電極の間に透明基板面と平行に発生
させる電界によって前記液晶層の光透過率を変化させる
画素を構成するようになっている。
の表示面の垂直方向に対して大きな角度を有する方向か
ら該表示面を観察しても表示品質が阻害されることのな
い効果、換言すれば、視野角が著しく広いという効果を
有するものとして知られるようになってきた。
向に延在するゲート信号線からのゲート信号の供給によ
ってオンする薄膜トランジスタを介してy方向に延在す
る映像信号線からの映像信号が前記画素電極に供給され
るように構成されている。
はゲート信号線の一部を用いて構成するのが通常であ
り、薄膜トランジスタはゲート信号線上に重畳された状
態で形成されている。そして、映像信号線から薄膜トラ
ンジスタのドレイン電極に接続される配線層は、極力短
い距離で形成しようとする結果、ゲート信号線に重畳さ
れて形成されていた(特公平2−913号公報参照)。
うに構成された液晶表示装置は、そのゲート信号線とこ
のゲート信号線に重畳された前記配線層との間に発生す
る寄生容量によって弊害がもたらされることが指摘され
るに至った。
び薄膜トランジスタを介して画素電極に供給される映像
信号に波形歪みが生じてしまい、この波形歪みは前記映
像信号線に映像信号を供給する映像信号駆動回路から遠
のく画素に対して順次顕著になる。
に印加される電圧に差が生じることから、表示面におけ
る輝度むらを生じさせていた。
れたものであり、その目的は、表示面における輝度むら
の発生を防止させた液晶表示装置を提供することにあ
る。
率を低減させることなく輝度むらの発生を防止させた液
晶表示装置を提供することにある。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
れる透明基板のうち一方の透明基板の液晶側の面に、画
素電極と対向電極とが備えられ、これら画素電極と対向
電極の間に透明基板面と平行に発生させる電界によって
前記液晶層の光透過率を変化させる画素を構成するとと
もに、x方向に延在するゲート信号線からのゲート信号
の供給によってオンする薄膜トランジスタを介してy方
向に延在する映像信号線からの映像信号が前記画素電極
に供給される液晶表示装置において、前記薄膜トランジ
スタはそのゲート電極が前記ゲート信号線の一部を構成
しているとともに、前記画素電極に接続される端子以外
の他の端子に接続される映像信号線からの配線層は前記
ゲート信号線との重畳を回避させて形成されていること
を特徴とするものである。
並設される第1画素群と、この第1画素群と隣接される
第2画素群との間にそれぞれの画素群を担当するゲート
信号線が互いに隣接して配置されているとともに、y方
向に延在して配置される映像信号線からの前記配線層は
この映像信号線を境にして一方の側は第1画素群側の画
素の薄膜トランジスタの端子に、かつ、他方の側は第2
画素群側の画素の薄膜トランジスタの端子に接続されて
いることを特徴とするものである。
薄膜トランジスタのドレイン電極に接続される配線層
は、ゲート信号線との重畳を回避させて形成されている
ことから、この間に発生する寄生容量は大幅に減少する
ことになる。
び薄膜トランジスタを介して画素電極に供給される映像
信号に波形歪みが生じ難くくなり、このことは、前記映
像信号線に映像信号を供給する映像信号駆動回路から遠
のく画素に対しても同様となる。
に印加される電圧の差が小さくなり、表示面における輝
度むらの発生を防止することができるようになる。
線との重畳を回避させた前記配線層は、行方向に並設さ
れた画素群との間に全て存在させるようなことはなく、
2行毎に存在させればよいことになる。しかも、該配線
層は映像信号線の走行方向に対して左右側にそれぞれ延
在させる構成としている。
特に余分なスペースをとる必要がなく、その分画素の開
口率を向上させることができるようになる。
例を示す概略全体構成図である。
透明基板8と上側透明基板9とが対向配置されている。
側の面には、図中x方向に延在しかつy方向に並設され
て形成されるゲート信号線7が形成されている。また、
y方向に延在しかつx方向に並設されて形成されるドレ
イン(映像)信号線6が形成され、各ゲート信号線7お
よびドレイン信号線6で囲まれる領域は画素領域を構成
している。
対向電極が配置されるようになっており、これら各対向
電極はx方向に並設された画素領域どおしのものを共通
接続させる共通配線5を介して共通バスライン4に引き
出されるようになっている。
た各画素領域の集合によって形成される表示面、すなわ
ち液晶層を介した各透明基板8、9の周辺には、ゲート
駆動回路1、ドレイン駆動回路2、および共通電圧駆動
回路3が配置されている。
線7に順次ゲート信号を供給するようになっているとと
もに、その供給のタイミングに合わせてドレイン駆動回
路2からは前記各ドレイン信号線6に映像信号を供給す
るようになっている。
ン4を介して対向電極に接続されている前記共通配線5
に一定の電圧を印加するようになっている。
動回路2は、映像信号源11からの映像信号およびタイ
ミング信号等をタイミングコントローラ10を介して得
られる信号によって駆動されるようになっている。
実施例を示す説明図である。
ゲート信号線17(図2では符号7で示したもの)と、
ドレイン信号線15(図2では符号6で示したもの)お
よび共通配線16(図2では符号5で示したもの)とで
囲まれた領域によって一画素領域が構成されている。
号線17からのゲート信号の供給によってオンするスイ
ッチング素子(薄膜トランジスタTFT)24が備えら
れている。
されたスイッチング素子24を介して画素電極25に供
給されるようになっている。
電極27が配置され、この対向電極27には前記共通配
線16を介して一定の電圧が印加されるようになってい
る。
の間に配置されている液晶層は前記各電極間に発生する
電界によって光の透過率を変化させるようになってい
る。
対向電極27は同一の透明基板の液晶層側の面に形成さ
れていることから、液晶層内に発生する電界は基板と並
行な方向となる。いわゆる横電界方式と称される所以で
ある。
には特別に蓄積容量21が形成されており、この蓄積容
量21によってたとえばスイッチング素子24がオフし
た後の映像情報を長く蓄積する等の効果を奏するように
している。
15の交差部には交差容量18、共通配線16とドレイ
ン信号線15の交差部には交差容量19が形成され、ま
た、スイッチング素子24には寄生容量Cgs23、C
gd24が形成されるようになっている。
による液晶表示装置の一画素における平面図と、この平
面図のA−A線における断面図である。なお、隣接する
他の画素においても同様の構成となっている。
晶層が当接される側の面には、ゲート信号線31(図3
では符号17で示したもの)および共通配線36(図3
では符号16で示したもの)がそれぞれ図中x方向に延
在されて形成されている。また、この共通配線36は、
前記ゲート信号線31および後述するドレイン信号線3
3とともに形成される一画素領域内に延在する対向電極
32(図3では符号27で示している)と一体に形成さ
れている。
えば3個形成され、そのうちの両側に位置する2個は後
述するドレイン信号線33のそれぞれに隣接して配置さ
れている。
6、対向電極32は、それぞれ同一の材料で形成され、
たとえば、アルミニュウム38と、このアルミニュウム
38の表面を陽極化成して形成される酸化アルミニュウ
ム39とで形成されている。
部(図中丸印内)には薄膜トランジスタTFT(図3で
は符号24で示したもの)が形成されている。
線36、対向電極32が形成された下側透明基板8に前
記前記ゲート信号線31、共通配線36、対向電極32
をも覆って窒化シリコン膜40が形成されている。
ンジスタの形成領域(図中丸印)において、ゲート信号
線31の表面に形成された酸化アルミニュウム39とと
もにゲート絶縁膜の機能を有するものとなっている。
部分の窒化シリコン膜31上には半導体層44が形成さ
れている。この半導体層44としては、たとえば水素化
アモルファスシリコン層からなっている。しかし、この
材料に限定されることはなく、ポリシリコン層等であっ
てもよいことはいうまでもない。
いに離間されて形成されたソース電極29およびドレイ
ン電極28がN型水素化アモルファスシリコン層からな
るオーミック層45a、45bを介して形成されてい
る。
電極28は、ドレイン信号線33(図3では符号15で
示したもの)、および画素電極37(図3では符号25
で示したもの)と同材料(および同工程)で形成され、
たとえば、クロム層41およびアルミニュウム層42の
順次積層体から形成されている。
れて形成され、一画素領域を画する一対のドレイン信号
線33のうち一方(図中右側)のドレイン信号線33の
一部は、前記ゲート信号線31と隣接しかつ並行に分岐
された配線層54を介して、前記薄膜トランジスタのド
レイン電極28と接続されている。
4、ドレイン電極28は同工程で形成されるようになっ
ている。
をゲート信号線31上に重畳させることなく、特に該ゲ
ート信号線31を回避させて形成していることに特徴を
有する。
電極28とゲート信号線31との間の寄生容量を大幅に
低減させることができるようになる。このことは、該寄
生容量とドレイン信号線33のうち特にドレイン駆動回
路2から遠のくに従って大きくなるドレイン信号線33
の抵抗値との積で決定される波形の歪みの差を小さくす
ることができるようになる。したがって、ドレイン駆動
回路2から遠のくに従って液晶層間に印加される電圧が
小さなるのを防止できることから、表示面における輝度
むらをなくすことができるようになる。
の一部に重畳させて形成した共通電極部(図中楕円で囲
まれた部分)から、前記対向電極32のそれぞれの間を
該対向電極32と並行に延在させた2個の電極から構成
されている。
画素電極37とでそれぞれ挟まれる4個の領域におい
て、それら各電極間に発生する電界(基板に対して並行
な電界)によって光の透過率が変化する液晶層を有する
実質的画素領域を備えたものとなる。
成された各対向電極の共通電極部(図中楕円で囲まれた
部分)において、前記共通配線36の表面に形成された
酸化アルミニュウム層39とその上層に形成されている
窒化シリコン膜40とを誘電体層とする蓄積容量35
(図3では符号21で示したもの)が形成されたものと
なっている。
像信号線から薄膜トランジスタのドレイン電極に接続さ
れる配線層が、ゲート信号線との重畳を回避させて形成
されていることから、この間に発生する寄生容量を大幅
に減少させることができる。
び薄膜トランジスタを介して画素電極に供給される映像
信号に波形歪みが生じ難くくなり、このことは、前記映
像信号線に映像信号を供給する映像信号駆動回路から遠
のく画素に対しても同様となる。
に印加される電圧の差が小さくなり、表示面における輝
度むらの発生を防止することができるようになる。
装置の他の実施例を示す構成図である。
1に示した構成と同様となっているが、隣接する他の画
素との関係で若干構成が異なっている。
200におけるゲート信号線31と3行目の画素群30
0におけるゲート信号線31とは互いに平行にかつ隣接
されて形成されている。
の薄膜トランジスタTFTは該画素群200の担当する
ゲート信号線31上に重畳されて形成され、3行目の画
素群300の各画素の薄膜トランジスタTFTは該画素
群300の担当するゲート信号線31上に重畳されて形
成されている。
00における各画素と3行目の画素群300における各
画素の配線パターンは、ゲート信号線31に対してほぼ
対称となっている。
00における各画素と1行目の画素群100における各
画素の配線パターンは、各画素群の担当する共通配線層
36に対してほぼ対称となるが、それぞれの共通配線層
36は一体となって形成されている。
薄膜トランジスタTFTのドレイン電極へ接続される配
線層54は、該映像信号線33を境にして一方の側にお
いて2行目の画素群200の画素側へ、また他方の側に
おいて3行目の画素群300の画素側へそれぞれ延在さ
れて形成されている。
に示したと同様に、ゲート信号線31との重畳を避けて
形成され、本実施例の場合においては、2行目の画素群
200を担当するゲート信号線31と3行目の画素群3
00を担当するゲート信号線31との間においてそれら
の信号線と平行に形成されている。
ば、ゲート信号線との重畳を回避させた前記配線層は、
行方向に並設された画素群との間に全て存在させるよう
なことはなく、2行毎に存在させればよいことになる。
しかも、該配線層は映像信号線の走行方向に対して左右
側にそれぞれ延在させた構成としている。
特に余分なスペースをとる必要がなく、その分画素の開
口率を向上させることができる効果を奏する。
のままのパターンでマトリックス状に配置させた場合と
比較することによって容易に判明できる。
に示すように画素を構成した場合の全体画素配列と映像
信号供給タイミングの一実施例を示す説明図である。
ラー液晶表示装置を示し、各ドットは同行に隣接するR
(0,0)、G(0,0)、B(0,0)、R(0,
1)、G(0,1)、B(0,1)、…、R(n,
m)、G(n,m)、B(n,m)の3画素から構成さ
れている。この場合、R(n,m)は赤色を、G(n,
m)は緑色を、またB(n,m)は青色を発するように
なっている。
+2}列のマトリックスを構成し、各ドレイン線からは
図中奇数行において左側の画素に、図中偶数行において
右側の画素にそれぞれ映像信号が供給されるようになっ
ている。
(n,m)からなる1ドットの映像情報は映像信号源6
3から同時にドレイン駆動回路62に取り込まれ、それ
ぞれドレイン信号線3(n−1)+1、3(n−1)+
2、3nに同時に供給されるようになっている。
図であり、図中CLK2はゲート信号供給のタイミング
を示すとともに、CLK1は各ドットへの映像信号供給
のタイミングを示している。
ように、奇数行の画素列と偶数行の画素列とは1列分ず
れた配置になっているが、このことは表示上特に問題と
なることはない。
ぞれ図4に示すように画素を構成した場合の全体画素配
列と映像信号供給タイミングの他の実施例を示す説明図
である。
配列においてその奇数行の画素列と偶数行の画素列とは
全くずれていない配置になっている。そして、この場合
においても、k列目の偶数行の画素はk列目のドレイン
信号線によって駆動され、k列目の奇数行の画素は(k
+1)列目のドレイン信号線によって駆動されることに
相違はない。
j)R(k,j)G(k,j)の情報が同時にかつ順次
に供給されるようになっている。このため、0列j行の
1ドット情報を取り込む際にはダミーデータBd(0,
j)66、R(0,j)、G(0.j)を同時に取り込
み、n列j行の1ドット情報を取り込む際にはB(n−
1,j)66、R(n,j)、G(n.j)を同時に取
り込む。そして最後の列においては、B(n,j)、ダ
ミーデータRd(n,j)67、ダミーデータGd
(n.j)68を同時に取り込む。
供給するには、同図に示すように、映像信号源からの情
報のうち対応する情報を遅延回路69によって遅延させ
るとともに、ダミーデータを追加させるように構成する
ことによって容易に実現できるようになる。
本発明による液晶表示装置によれば、表示面における輝
度むらの発生を防止させることができる。
らの発生を防止させたることができる。
部構成図である。
体構成図である。
価回路の一実施例を示す説明図である。
要部構成図である。
例を示す説明図である。
施例を示す説明図である。
極、54…配線層、TFT…薄膜トランジスタ。
Claims (2)
- 【請求項1】 液晶層を介して互いに対向配置される透
明基板のうち一方の透明基板の液晶側の面に、画素電極
と対向電極とが備えられ、これら画素電極と対向電極の
間に透明基板面と平行に発生させる電界によって前記液
晶層の光透過率を変化させる画素を構成するとともに、
x方向に延在するゲート信号線からのゲート信号の供給
によってオンする薄膜トランジスタを介してy方向に延
在する映像信号線からの映像信号が前記画素電極に供給
される液晶表示装置において、 前記薄膜トランジスタはそのゲート電極が前記ゲート信
号線の一部を構成しているとともに、前記画素電極に接
続される端子以外の他の端子に接続される映像信号線か
らの配線層は前記ゲート信号線との重畳を回避させて形
成されていることを特徴とする液晶表示装置。 - 【請求項2】 x方向に並設される第1画素群と、この
第1画素群と隣接される第2画素群との間にそれぞれの
画素群を担当するゲート信号線が互いに隣接して配置さ
れているとともに、y方向に延在して配置される映像信
号線からの前記配線層はこの映像信号線を境にして一方
の側は第1画素群側の画素の薄膜トランジスタの端子
に、かつ、他方の側は第2画素群側の画素の薄膜トラン
ジスタの端子に接続されていることを特徴とする請求項
1記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11306595A JP3316335B2 (ja) | 1995-05-11 | 1995-05-11 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11306595A JP3316335B2 (ja) | 1995-05-11 | 1995-05-11 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08304851A true JPH08304851A (ja) | 1996-11-22 |
JP3316335B2 JP3316335B2 (ja) | 2002-08-19 |
Family
ID=14602620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11306595A Expired - Lifetime JP3316335B2 (ja) | 1995-05-11 | 1995-05-11 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3316335B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956111A (en) * | 1995-03-17 | 1999-09-21 | Hitachi, Ltd. | Liquid crystal display device with parallel field having particular spacing and width |
KR19990083510A (ko) * | 1998-04-27 | 1999-11-25 | 가나이 쓰도무 | 액티브매트릭스형액정표시장치 |
US6975374B2 (en) | 1999-06-18 | 2005-12-13 | Hitachi, Ltd. | Lateral electric-field liquid crystal display device suitable for improvement of aperture ratio |
KR100529571B1 (ko) * | 1998-06-05 | 2006-03-23 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |
CN104570523A (zh) * | 2015-01-16 | 2015-04-29 | 昆山龙腾光电有限公司 | 一种阵列基板、阵列基板的形成方法及液晶显示装置 |
-
1995
- 1995-05-11 JP JP11306595A patent/JP3316335B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956111A (en) * | 1995-03-17 | 1999-09-21 | Hitachi, Ltd. | Liquid crystal display device with parallel field having particular spacing and width |
US7612853B2 (en) | 1996-12-18 | 2009-11-03 | Hitachi, Ltd. | Active matrix liquid crystal display device |
US8027005B2 (en) | 1996-12-18 | 2011-09-27 | Hitachi, Ltd. | Liquid crystal display having a pixel region with a source electrode of at least a high-melting-point metal layer |
US8233126B2 (en) | 1996-12-18 | 2012-07-31 | Hitachi Displays, Ltd. | Liquid crystal display device with semiconductor layer of TFT and pixel electrode at different levels |
US8358394B2 (en) | 1996-12-18 | 2013-01-22 | Hitachi Displays, Ltd. | Liquid crystal display |
US8730443B2 (en) | 1996-12-18 | 2014-05-20 | Japan Display Inc. | Liquid crystal display device |
KR19990083510A (ko) * | 1998-04-27 | 1999-11-25 | 가나이 쓰도무 | 액티브매트릭스형액정표시장치 |
KR100529571B1 (ko) * | 1998-06-05 | 2006-03-23 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |
US6975374B2 (en) | 1999-06-18 | 2005-12-13 | Hitachi, Ltd. | Lateral electric-field liquid crystal display device suitable for improvement of aperture ratio |
CN104570523A (zh) * | 2015-01-16 | 2015-04-29 | 昆山龙腾光电有限公司 | 一种阵列基板、阵列基板的形成方法及液晶显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3316335B2 (ja) | 2002-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
USRE40771E1 (en) | Liquid crystal display device and method of driving the same | |
US7852437B2 (en) | Display device | |
KR20050113907A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
JPH03185428A (ja) | 液晶表示装置 | |
US20080013009A1 (en) | Color Liquid Crystal Display Device | |
JPH02282785A (ja) | カラーディスプレイ装置 | |
JP5299407B2 (ja) | 液晶表示装置 | |
JP3251490B2 (ja) | 液晶表示装置 | |
JP3316335B2 (ja) | 液晶表示装置 | |
JP4014826B2 (ja) | アクティブマトリクス基板及びカラー液晶表示装置 | |
JP3298109B2 (ja) | アクティブマトリクス基板及びカラー液晶表示装置 | |
JP3549299B2 (ja) | 液晶表示装置 | |
JPH0614154B2 (ja) | 液晶マトリクスパネル | |
JPH11352520A (ja) | アクティブ駆動装置 | |
JPH06118447A (ja) | 液晶パネル | |
JP4356135B2 (ja) | カラー表示装置 | |
JP3050175B2 (ja) | 表示装置 | |
JP3969163B2 (ja) | 反射型液晶表示装置 | |
KR100579190B1 (ko) | 액정표시장치 | |
JP3405432B2 (ja) | 液晶表示装置 | |
JP2000338462A (ja) | 液晶表示装置 | |
JP2947233B2 (ja) | 表示装置 | |
KR100560788B1 (ko) | 액정표시장치 | |
KR20050059647A (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |