JP3298109B2 - アクティブマトリクス基板及びカラー液晶表示装置 - Google Patents

アクティブマトリクス基板及びカラー液晶表示装置

Info

Publication number
JP3298109B2
JP3298109B2 JP52171795A JP52171795A JP3298109B2 JP 3298109 B2 JP3298109 B2 JP 3298109B2 JP 52171795 A JP52171795 A JP 52171795A JP 52171795 A JP52171795 A JP 52171795A JP 3298109 B2 JP3298109 B2 JP 3298109B2
Authority
JP
Japan
Prior art keywords
electrode
pixel
source line
gate
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52171795A
Other languages
English (en)
Inventor
睦 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3298109B2 publication Critical patent/JP3298109B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、液晶表示装置に用いるアクティブマトリ
クス基板の素子構造、特に保持容量コンデンサの構造に
関するものである。また、そのアクティブマトリクス基
板を用いたカラー液晶表示装置の構造に関するものであ
る。
〔背景技術〕
アクティブマトリクス基板を用いたカラー液晶表示装
置の基本的な構造を図１に示す。図１において、基板10
の表面には、Ｘ方向に延びたゲート線G0、G1、G2・・・
と、Ｙ方向に延びたソース線S1、S2、S3・・・と、これ
らのソース線S1、S2、S3・・・とゲート線G1、G2、G3・
・・との交点に対応する位置に配置された複数の画素電
極12と、各画素電極に接続された薄膜トランジスタ（以
下、「TFT」という。）11とが形成されている。
そして、選択期間、すなわち、ゲート線G1、G2、G3・
・・からの信号によってTFT11がオン状態である期間、
には、対向基板20に形成された共通電極26、画素電極12
及びそれらの間隙に封入されている液晶30で構成された
液晶容量部CLCに、ソース線S1、S2、S3・・・から供給
される画像信号が書き込まれる。一方、非選択期間、す
なわち、TFT11がオフ状態である期間、には、選択期間
に液晶容量部CLCに書き込まれた画像信号が保持され
る。
ここで、品位の高い表示を行なうためには非選択期間
における保持特性が良好であることが求められる。それ
には、液晶容量部CLCに対して電気的に並列に保持容量
コンデンサCSを設けることが有効である。保持容量コン
デンサCSについては、前段のゲート線と画素電極12との
間に保持容量コンデンサCSを設ける構成、又は別途に形
成した保持容量線（図１には図示せず。）と画素電極12
との間に保持容量コンデンサCSを設ける構成などが提案
されている。
このようにして構成された保持容量コンデンサCS、画
素電極12、TFT11、その他の付随する配線などで画素領
域P11、P12、P13・・・が構成されている。なお、ここ
では、画素領域P11と画素領域P31との間には画素領域が
形成されていないが、その領域に青色用の画素領域が形
成されているものやダミーの画素領域が形成されている
ものもある。
対向基板20には、カラーフィルタ21が形成されてい
る。カラーフィルタ21は、一般的に、赤色フィルタＲ、
緑色フィルタＧ及び青色フィルタＢからなる。これらの
赤色フィルタＲ、緑色フィルタＧ及び青色フィルタＢ
は、それらを１単位として表示画面内に繰り返し配置さ
れている。カラーフィルタ21の配列には、ストライプ配
列、モザイク配列、又はデルタ配列がある。ここで、図
12にはデルタ配列の色配列パターンを示し、図13にはモ
ザイク配列の色配列パターンの一例について示す。この
ようなデルタ配列やモザイク配列では、各色要素が表示
画面内に均一に分散するため、ストライプ配列に比較し
て、なめらかな画像を表示できるという利点がある。
デルタ配列が用いられた液晶表示装置としては、特公
平３−64046号公報第３図Ａに開示されたものなどがあ
り、モザイク配列が用いられた液晶表示装置としては、
同公報第８図Ｃ〜Ｆに開示されたものなどがある。
この公報に記載された液晶表示装置のうちデルタ配列
が用いられたものは、図14に示すように、赤色フィルタ
Ｒ、緑色フィルタＧ、青色フィルタＢに対応する３つの
画素領域P21、P22、P23が、それらを１単位としてＸ方
向に周期的に配置されている。但し、偶数段目の画素列
における画素領域P21、P22、P23は、奇数段目の画素列
における画素領域P11、P12、P13、又は画素領域P31、P3
2、P33に対して前記１単位の1/2周期に相当する距離だ
けずらして配置されている。このため、奇数段目の画素
列と偶数段目の画素列との間では、画素領域P11、P12、
P13・・・の中心位置が1.5画素ピッチに相当する距離だ
け左右交互にずれた状態にある。
いずれの画素領域も、基本構成が同じであるため、画
素領域P21を例に説明する。画素領域P21において、TFT1
1のソース領域111は、ソース線S1に接続され、ゲート電
極113は、ゲート線G2に接続され、ドレイン領域112は、
画素電極12に接続されている。
また、画素領域P21には、TFT11のドレイン領域112及
び画素電極12に電気的に接続された第１の電極部C1と、
前段のゲート線G1からＹ方向に張り出した構造をもつ第
２の電極部C2とが形成されている。第１の電極部C1の材
料は、通常、ドープトシリコン膜が用いられている。第
１の電極部C1と、第２の電極部C2とは、後述するとお
り、誘電体膜を介して対向して配置されている。このよ
うにして、画素電極12と前段のゲート線G1との間に保持
容量コンデンサCSが形成されている。
また、各ソース線S1、S2、S3・・・は、Ｙ方向にクラ
ンク状に曲折しながら延びているとともに、複数の色信
号を同一のソース線に適切なタイミングで供給するため
の複雑な色切換回路を不要とするため、同一のソース線
に対しては、同じ色に対応する画素領域の画素電極12の
みがTFT11を介して接続されている。従って、同一のソ
ース線には、１段毎に同じ色に対応する画素領域がソー
ス線の両側に交互に配置されることになる。例えば、ソ
ース線S2の場合には、緑色に対応した画素領域P12、P2
2、P32・・・がソース線S2の両側に交互に配置されてい
る。また、必然的に、TFT11とソース線の位置関係も１
段毎に逆になっている。
その結果、ゲート線G1、G2、G3・・・に沿ってＸ方向
に並ぶ各画素領域P11、P12、P13・・・の間では、TFT1
1、画素電極12及び保持容量コンデンサCS（第１の電極
部C1及び第２の電極部C2）の相対的な形成位置は同一で
ある一方、ソース線S2に沿ってＹ方向に並ぶ画素領域P1
2、P22、P32・・・の間では、TFT11、画素電極12及び保
持容量コンデンサCSの相対的な形成位置は、一段毎に左
右対称の関係になっている。例えば、ゲート線G1に接続
する画素領域P11、P12、P13・・・と、ゲート線G2に接
続する画素領域P21、P22、P23・・・との間では、TFT1
1、画素電極12及び保持容量コンデンサCSの相対的な位
置関係が左右対称になっている。
このような構成のアクティブマトリクス基板の製造方
法を、図15を参照して簡単に説明する。図15（Ａ）、
（Ｂ）、（Ｃ）は、それぞれ図14のＩ−Ｉ′断面図、II
−II′断面図、III−III′断面図である。
図15（Ａ）において、まず、基板10の上に多結晶シリ
コン薄膜を形成した後、フォトリソグラフィ技術による
パターニングによって、TFT11の能動領域と、保持容量
コンデンサCSの第１の電極部C1とを構成する多結晶シリ
コン薄膜110を形成する。
次に、多結晶シリコン膜110の熱酸化により、ゲート
酸化膜114と、保持容量コンデンサCSの誘電体膜C3とを
形成する。次に、保持容量コンデンサCSを構成するため
の多結晶シリコン膜110に対してのみ、不純物を選択的
にドーピングし、保持容量コンデンサCSの第１の電極部
C1を形成する。
続いて、フォトリソグラフィ技術により、ゲート電極
113と、保持容量コンデンサCSの第２の電極部C2とを多
結晶のドープトシリコン膜により形成する。この状態
で、画素領域P21では、ゲート電極113とゲート線G2とが
電気的に接続され、第２の電極部C2と前段のゲート線G1
とが電気的に接続された状態にある。
次に、ゲート電極113をマスクとしてイオンを打ち込
むことにより、ソース領域111及びドレイン領域112を形
成する。次に、層間絶縁膜115を形成した後、それにス
ルーホールを形成する。
しかる後に、ソース領域111及びドレイン領域112に対
して、ソース端子118及びドレイン端子119をそれぞれ電
気的に接続する。ここで、ソース端子118は、ソース線S
1に電気的に接続され、ドレイン端子119は、画素電極12
に電気的に接続されている。
このようにして、画素領域P21にTFT11と保持容量コン
デンサCSとを形成するとともに、図15（Ｂ）、（Ｃ）に
示すように、画素領域P11、P12、P22にも、保持容量コ
ンデンサCSを形成する。
しかしながら、図14に示すパターンを用いた場合に
は、基板10の上にフォトリソグラフィ技術によって各構
成部分を形成していくとき、左右方向（Ｘ方向）にアラ
イメントのずれが発生すると、例えば、ソース線２に沿
ってＹ方向に並ぶ各画素領域P12、P22、P32・・・で
は、構造パラメータが一段毎に異なってしまう。
すなわち、図16において、TFT11及び保持容量コンデ
ンサCSの第１の電極部C1を形成するための下層側の多結
晶シリコン膜の形成パターンA1と、ゲート線G1、G2、G3
・・・、ゲート電極113及び保持容量コンデンサCSの第
２の電極部C2を形成するための上層側の多結晶シリコン
膜の形成パターンA2と、の重なり部分を保持容量コンデ
ンサCSの対向部分C0として斜線を付したとき、下層側の
多結晶シリコン膜の形成パターンA1と、上層側の多結晶
シリコン膜の形成パターンA2との間でアライメントが左
右にずれると、ゲート線G1、G3・・・により選択される
奇数段目の画素領域P11、P12・・・P31、P32・・・の保
持容量コンデンサCS（ODD）（これらの保持容量コンデ
ンサは、ゲート線G0、G2・・・に接続されている。）
と、ゲート線G2、（G4）・・・により選択される画素領
域P21、P22・・・の保持容量コンデンサCS（EVEN）（こ
れらの保持容量コンデンサは、ゲート線G1、G3・・・に
接続されている。）との間で、斜線を付した対向部分C0
の面積が変動する。
図16には、左右方向にアライメントのずれがない理想
的な場合が示されているため、保持容量コンデンサCS
（ODD）の容量値と保持容量コンデンサCS（EVEN）の容
量値は等しい。
しかしながら、左右方向にアライメントのずれがある
場合には、保持容量コンデンサCS（ODD）の容量値と保
持容量コンデンサCS（EVEN）の容量値とは異なる値をも
つ。例えば、下層側の多結晶シリコン薄膜の形成パター
ンA1が上層側の多結晶シリコン薄膜の形成パターンA2に
対して矢印Ｒの方向にずれた状態に形成されると、保持
容量コンデンサCS（ODD）の容量値は、大きくなるのに
対し、保持容量コンデンサCS（EVEN）の容量値は、小さ
くなる。
その結果、Ｎ型のTFTを用いた場合には、奇数段目の
ゲート線G1、G3・・・の最適LCコモン電圧は、偶数段目
のゲート線G2・・・の最適LCコモン電圧よりも高くな
り、最適LCコモン電圧に差が発生し、ゲート線単位でフ
リッカが発生するという問題が生ずる。
このような問題点を解消するために、本発明の目的
は、保持容量コンデンサを構成する各電極部の形成パタ
ーンを改良することにより、同一のソース線に対して各
画素領域の画素電極が１段毎に左右反対側から交互に接
続するような場合でも、フリッカーのないアクティブマ
トリクス基板を提供することにある。
また、本発明の別の目的は、このように構成したアク
ティブマトリクス基板を用いた高品質なカラー液晶表示
装置を提供することにある。
〔発明の開示〕
このような課題を解決するために、本発明の第１の形
態では、まず、アクティブマトリクス基板に対し、Ｘ方
向に延びた複数のゲート線と、Ｘ方向と直交するＹ方向
に延びた複数のソース線と、前記ゲート線と前記ソース
線との交点に対応して配置された複数の画素電極と、前
記ゲート線に電気的に接続されたゲート電極と前記ソー
ス線に電気的に接続されたソース領域と前記画素電極に
電気的に接続されたドレイン領域とを有し前記画素電極
に対応して配置された複数の薄膜トランジスタと、前記
画素電極に電気的に接続された第１の電極部と前段のゲ
ート線に電気的に接続された第２の電極部とを有し前記
画素電極に対応して配置された複数の保持容量コンデン
サとを設ける。
そして、同一のソース線に対して前記薄膜トランジス
タを介して電気的に接続された複数の画素電極のうちＹ
方向で隣接し合う画素電極同士については、前記同一の
ソース線を挟んで反対側に位置するように配置する一
方、隣接するゲート線に電気的に接続された保持容量コ
ンデンサ同士の間で、前記第２の電極部に対する前記第
１の電極部の相対的な形成位置を同一とすることに特徴
を有する。
本発明の第２の形態では、まず、アクティブマトリク
ス基板に対して、Ｘ方向に延びた複数のゲート線と、Ｘ
方向に延びた複数の保持容量線と、Ｘ方向と直交するＹ
方向に延びた複数のソース線と、前記ゲート線と前記ソ
ース線との交点に対応して配置された複数の画素電極
と、前記ゲート線に電気的に接続されたゲート電極と前
記ソース線に電気的に接続されたソース領域と前記画素
電極に電気的に接続されたドレイン領域とを有し前記画
素電極に対応して配置された複数の薄膜トランジスタ
と、前記画素電極に電気的に接続された第１の電極部と
前記保持容量線に電気的に接続された第２の電極部とを
有し前記画素電極に対応して配置された保持容量コンデ
ンサとを設ける。
そして、同一のソース線に対して前記薄膜トランジス
タを介して電気的に接続された複数の画素電極のうちＹ
方向で隣接し合う画素電極同士については、前記同一の
ソース線を挟んで反対側に位置するように配置する一
方、隣接する保持容量線に電気的に接続された保持容量
コンデンサ同士の間で、前記第２の電極部に対する前記
第１の電極部の相対的な形成位置を同一とすることを特
徴とする。
このように構成したアクティブマトリクス基板では、
Ｙ方向に隣接する保持容量コンデンサ同士の間で、前記
第２の電極部に対する前記第１の電極部の相対的な形成
位置が同一であるため、各構成部分をフォトリソグラフ
ィ技術を用いて形成するときに、アライメントのずれが
発生しても、それらの保持容量コンデンサ同士の間で、
第１の電極部と第２の電極部との対向面積に差が発生せ
ず、それらの保持容量コンデンサの容量値を均一にする
ことができる。
それ故、液晶表示装置にこのような構成のアクティブ
マトリクス基板を用いることによって、隣接する保持容
量コンデンサ間で保持容量値が相違することによるゲー
ト線単位でのフリッカーの発生を防止することができ
る。
本発明において、前記のアクティブマトリクス基板を
用いてデルタ配列のカラー液晶表示装置を構成する場合
には、まず、画素電極に対応して形成された赤色、緑
色、青色の３色のカラーフィルタが前記の３色を１単位
としてＸ方向に周期的に配列された第１のカラーフィル
タ列と、この第１のカラーフィルタ列にＹ方向で隣接し
前記の３色を１単位としてＸ方向に周期的に配列された
第２のカラーフィルタ列とを設ける。そして、第１のカ
ラーフィルタ列と第２のカラーフィルタ列とを前記の１
単位周期の1/2周期に相当する距離だけＸ方向に交互に
ずれた状態に配置するとともに、同一のソース線に対し
ては、同色のカラーフィルタに対応する画素電極のみを
接続する。
また、本発明において、前記のアクティブマトリクス
基板を用いてモザイク配列のカラー液晶表示装置を構成
する場合には、デルタ配列の場合とは異なり、第１のカ
ラーフィルタ列と第２のカラーフィルタ列とを前記の１
単位周期の1/3周期に相当する距離だけＸ方向に交互に
ずれた状態に配置するとともに、同一のソース線に対し
ては、同色のカラーフィルタに対応する画素電極のみを
接続する。
〔図面の簡単な説明〕
図１は、アクティブマトリクス基板を用いたカラー液
晶表示装置の基本的な構成を示す図である。
図２は、第１の実施例に係る液晶表示装置に用いたア
クティブマトリクス基板の各構成部分の形成パターンを
示す平面図である。
図３は、図２に示す形成パターンの模式図である。
図４（Ａ）は、図２のIV−IV′線における断面図、図
４（Ｂ）は図２のＶ−Ｖ′線における断面図、、図４
（Ｃ）は、図２のVI−VI′線における断面図である。
図５は、図２に示すアクティブマトリクス基板におい
て、基板表面に保持容量コンデンサの二つの電極部を形
成する各シリコン膜の形成パターンを模式的に示す平面
図である。
図６は、第２の実施例に係る液晶表示装置に用いたア
クティブマトリクス基板の各構成部分の形成パターンを
示す平面図である。
図７は、図６に示すアクティブマトリクス基板におい
て、基板表面に保持容量コンデンサの二つの電極部を形
成する各シリコン膜の形成パターンを模式的に示す平面
図である。
図８は、第３の実施例に係る液晶表示装置に用いたア
クティブマトリクス基板のTFTとして用いた逆スタガ型
のTFTの断面図である。
図９は、第３の実施例に係る液晶表示装置に用いたア
クティブマトリクス基板の各構成部分の形成パターンを
示す平面図である。
図10は、図９に示すアクティブマトリクス基板におい
て、基板表面に保持容量コンデンサの二つの電極部を形
成するタンタル膜及びITO膜の形成パターンを模式的に
示す平面図である。
図11は、第４の実施例に係る液晶表示装置に用いたア
クティブマトリクス基板の各構成部分の形成パターンを
示す平面図である。
図12は、デルタ配列の色配列パターンを示す図であ
る。
図13は、モザイク配列の色配列パターンの一例を示す
図である。
図14は、従来の液晶表示装置に用いたアクティブマト
リクス基板の各構成部分の形成パターンを示す平面図で
ある。
図15（Ａ）は、図14のＩ−Ｉ′線における断面図、図
15（Ｂ）は図14のII−II′線における断面図、図15
（Ｃ）は図14のIII−III′線における断面図である。
図16は、図14に示すアクティブマトリクス基板におい
て、基板表面に保持容量コンデンサの二つの電極部を形
成する各シリコン膜の形成パターンを模式的に示す平面
図である。
〔発明を実施するための最良の形態〕
第１の実施例 図１は、アクティブマトリクス基板を用いたカラー液
晶表示装置の基本的な構成を示す図である。図２は、本
実施例の液晶表示装置に用いたアクティブマトリクス基
板の各構成部分の形成パターンを示す平面図である。な
お、本実施例のアクティブマトリクス基板は、従来のア
クティブマトリクス基板と画素領域内における各構成部
分の形成パターンのみが相違し、その他の部分は同様で
あるので、共通する機能を有する構成部分については、
同じ符号を付してその詳細な説明を省略する。
図１において、本実施例のカラー液晶表示装置では、
アクティブマトリクス基板を構成する透明な基板10の表
面に、Ｘ方向に延びるゲート線G0、G1、G2・・・と、Ｙ
方向に延びるソース線S1、S2、S3・・・との交点に対応
して画素領域P11、P12、P13・・・が形成されている。
そして、各画素領域P11、P12、P13・・・において、ソ
ース線S1、S2、S3・・・に対してTFT11を介して透明な
画素電極12が接続されている。そして、ゲート線G1、G
2、G3・・・からの信号によってTFT11がオン状態である
期間（選択期間）には、液晶容量部CLCに、ソース線S
1、S2、S3・・・から供給される画像信号が書き込まれ
る。一方、TFT11がオフ状態である期間（非選択期間）
には、選択期間に液晶容量部CLCに書き込まれた画像信
号が保持される。
ここで、品位の高い表示を行なうためには非選択期間
における保持特性が良好であることが求められる。そこ
で、ゲート線G0、G1、G2・・・のうち前段のゲート線と
画素電極12との間には、保持容量コンデンサCSが構成さ
れている。ゲート線G0、G1、G2・・・のうち、ゲート線
G0には、TFT11のゲート電極が接続されていないので、
ゲート線G0は、実質的には専用の容量線である。
なお、基板10及び対向基板20の外側には、偏光板41、
42が配置されている。
対向基板20には、カラーフィルタ21が形成されてい
る。カラーフィルタ21は、一般的に、赤色フィルタＲ、
緑色フィルタＧ、青色フィルタＢからなる。各画素領域
P11、P12、P13・・・の画素電極12は、それぞれこれら
の３色のカラーフィルタ21に対応して配置されている。
本実施例のカラーフィルタ21の配列は、デルタ配列（図
12）である。すなわち、対向基板20では、赤色（Ｒ）、
緑色（Ｇ）、青色（Ｂ）の３色のカラーフィルタが、こ
れら３色を１単位としてＸ方向に周期的に配列された第
１のカラーフィルタ列F1（奇数段目のカラーフィルタ
列）と、このカラーフィルタ列にＹ方向で隣接し、前記
の３色を１単位としてＸ方向に周期的に配列された第２
のカラーフィルタ列F2（偶数段目のカラーフィルタ列）
とが形成され、第１のカラーフィルタ列F1と第２のカラ
ーフィルタ列F2とは、前記の１単位周期の1/2周期に相
当する距離だけＸ方向に交互にずれて配置されている。
このように構成したデルタ配列では、各色要素が画面内
で均一に分散しているので、なめらかな画像品質が要求
される映像表示用に特に適している。
このように構成したカラーフィルタの配列に対応し
て、アクティブマトリクス基板では、図２及び図３に示
すように、赤色フィルタＲ、緑色フィルタＧ、青色フィ
ルタＢに対応する３つの画素領域P11、P12、P13がそれ
らを１単位としてＸ方向に周期的に配置された第１の画
素列（奇数段目の画素列）が形成されている。また、第
１の画素列にＹ方向において隣合う第２の画素列（偶数
段目の画素列）では、同じ１単位に相当する画素領域P2
1、P22、P23が第１の画素列に対して1/2周期に相当する
距離だけＸ方向にずれるように配置されている。また、
第２の画素列にＹ方向において隣合う画素列（奇数段目
の画素列）において、同じ１単位に相当する画素領域P3
1、P32、P33は、画素領域P21、P22、P23に対して反対の
方向に1/2周期に相当する距離だけずれるように配置さ
れている。このため、画素領域P31、P32、P33を含む画
素列は、画素領域P11、P12、P13を含む画素列をＹ方向
にそのまま平衡移動した状態にある。従って、各画素領
域P11、P12、P13・・・の中心位置は、Ｙ方向において
1.5画素ピッチだけ一段毎に左右交互にずれた状態にあ
る。
各ソース線S1、S2、S3・・・は、クランク状に曲折し
ながらＹ方向に延びている。そして、同一のソース線に
対しては、同じ色に対応する画素のみが接続している。
従って、同一のソース線からは、赤色、緑色、青色のい
ずれか一色の表示を行なうための信号のみが供給すれば
よい構成になっている。なお、本実施例では、クランク
状に曲折しながらＹ方向に延びたソース線を用いたが、
その代わりに、曲線状に蛇行しながらＹ方向に延びたソ
ース線を用いてもよい。
いずれの画素領域も、基本的な構成が同じであるた
め、画素領域P21を例に説明する。図２からわかるよう
に、TFT11のゲート電極113はゲート線G2に接続され、ソ
ース領域111はソース線S1に接続され、ドレイン領域112
は画素電極12に接続されている。画素領域P21には、ド
レイン領域112と画素電極12とに電気的に接続された第
１の電極部C1が形成され、第１の電極部C1はドープドシ
リコン膜で形成されている。また、前段のゲート線G1か
らＹ方向に延びた第２の電極部C1が形成されている。
第１の電極部C1と第２の電極部C2とは、誘電体膜を介
して対向しており、前段のゲート線G2と画素電極12との
間に保持容量コンデンサCSが形成されている状態にあ
る。
このように構成したアクティブマトリクス基板では、
クランク状のソース線S1、S2、S3・・・に対して、画素
領域P11、P12、P13・・・のうち、デルタ配列された各
カラーフィルタ21の同じ色に対応する画素領域の画素電
極12のみが接続されている。このため、同一のソース線
S2には、Ｙ方向において、緑色（Ｇ）に対応する画素領
域P12、P22、P32・・・の画素電極12が左右反対側から
交互に接続されている。その他のソース線S1、S3・・・
でも同様である。
ここで、ゲート線G1に沿ってＸ方向に並ぶ各画素領域
P11、P12、P13・・・の間では、TFT11、画素電極12及び
保持容量コンデンサCS（第１の電極部C1及び第２の電極
部C2）の相対的な形成位置が同一である。また、ゲート
線G2に沿ってＸ方向に並ぶ各画素領域P21、P22、P23・
・・の間でも、TFT11、画素電極12及び保持容量コンデ
ンサCS（第１の電極部C1及び第２の電極部C2）の相対的
な形成位置が同一である。
これに対し、ソース線S2に沿ってＹ方向に並ぶ画素領
域P12、P22、P32・・・の間では、TFT11及び画素電極12
の相対的な形成位置が一段毎に左右反転するパターンに
なっている。すなわち、ゲート線G1に接続する奇数段目
の画素領域P11、P12、P13・・・と、ゲート線G2に接続
する偶数段目の画素領域P21、P22、P23・・・との間で
は、TFT11及び画素電極12の形成パターンが左右対称に
なっている。
しかしながら、保持容量コンデンサCSは、いずれの画
素領域においても同じ相対位置に形成されている。言い
換えると、画素領域における保持容量コンデンサCSの相
対位置は、Ｙ方向に隣接する保持容量コンデンサ同士の
間で同一である。
また、保持容量コンデンサCSの第１の電極部C1と、前
段のゲート線G0、G1、G2・・・から張り出す第２の電極
C2との間における相対的な位置関係は、各画素領域P1
2、P22、P32・・・の間でＸ方向及びＹ方向のいずれの
方法においても同一である。
例えば、ゲート線G1に接続する画素領域P12では、前
段のソース線S1が通る領域に保持容量コンデンサCSが形
成されている。同様に、ゲート線G3に接続する画素領域
P32でも、前段のソース線S1が通る領域に保持容量コン
デンサCSが形成されている。従って、ゲート線G1、G3に
接続するいずれの画素領域P11、P12・・・P31、P32・・
・でも、保持容量コンデンサCSの第１の電極部C1は、TF
T11のドレイン領域112との接続位置から画素電極12の左
側領域にまでそのまま延びており、この左側領域におい
て、前段のゲート線G0、G2から張り出す第２の電極部C2
に重なっている。
これに対して、ゲート線G2に接続する画素領域P22で
は、画素領域P22自身が接続するソース線S2が通る領域
に保持容量コンデンサCSが形成されている。従って、ゲ
ート線G2に接続するいずれの画素領域P21、P22・・・で
も、保持容量コンデンサCSの第１の電極部C1は、TFT11
のドレイン領域112との接続位置からソース領域111に向
かって一旦折り返し、ソース領域111付近からは、奇数
段目の画素領域P11、P12・・・P31、P32・・・と同様、
画素電極12の左側領域にまで延びている。そして、この
左側領域において、前段のゲート線G1から張り出す第２
の電極部C2に重なっている（図３）。
このような構成のアクティブマトリクス基板の製造方
法を、図４を参照して説明する。図４（Ａ）、（Ｂ）、
（Ｃ）は、それぞれ図２のIV−IV′断面図、Ｖ−Ｖ′断
面図、VI−VI′断面図である。
図４（Ａ）において、まず、フォトリソグラフィ技術
により、石英ガラスからなる基板10の上にTFT11の能動
領域と保持容量コンデンサCSの第１の電極部C1とを形成
するための多結晶シリコン薄膜110を形成する。
次に、多結晶シリコン膜110の熱酸化により、ゲート
酸化膜114と、保持容量コンデンサCSの絶縁膜C3とを形
成する。次に、保持容量コンデンサCSを形成するための
多結晶シリコン膜110に対してのみ、不純物を選択的に
ドーピングすることによって、保持容量コンデンサCSの
第１の電極部C1を形成する。
続いて、フォトリソグラフィ技術により、ゲート電極
113と、保持容量コンデンサCSの第２の電極部C2とを多
結晶のドープトシリコン薄膜から形成する。この状態
で、画素領域P21では、ゲート電極113がゲート線G2に電
気的に接続され、第２の電極部C2が前段のゲート線G1に
電気的に接続された状態にある。
次に、ゲート電極113をマスクとしてイオンを打ち込
んで、ソース領域111及びドレイン領域112を形成する。
次に、層間絶縁膜115を形成した後、それにスルーホー
ルを形成する。
しかる後に、ソース領域111及びドレイン領域112に対
してソース端子118及びドレイン端子119をそれぞれ電気
的に接続する。ここで、ソース端子118は、ソース線S1
に電気的に接続され、ドレイン端子119は、画素電極12
に電気的に接続される。
このようにして、画素領域P21にTFT11と保持容量コン
デンサCSとを形成するとともに、図４（Ｂ）、（Ｃ）に
示すように、画素領域P11、P12、P22にも、保持容量コ
ンデンサCSを形成する。
このような製造方法において、フォトリソグラフィ技
術によって基板10の上に各構成部分を形成していくと
き、左右方向（Ｘ方向）にパターンマスクのアライメン
トのずれが発生しても、本実施例では、各画素領域P1
1、P12、P13・・・において、構造パラメータが一段毎
に異なってしまうことがない。すなわち、図５におい
て、TFT11及び保持容量コンデンサCSの第１の電極部C1
を形成するための下層側の多結晶シリコン膜の形成パタ
ーンA3と、ゲート線G1、G2、G3・・・、ゲート電極113
及び保持容量コンデンサCSの第２の電極部C2を形成する
ための上層側の多結晶シリコン膜の形成パターンA4との
重なり部分を保持容量コンデンサCSの対向部分C0として
斜線を付して表したとき、多結晶シリコン膜の形成パタ
ーンA3と、多結晶シリコン膜の形成パターンA4との間で
アライメントがＸ方向にずれても、ゲート線G1、G3・・
に接続する画素領域P11、P12・・・P31、P32・・・（奇
数段目の画素領域）の保持容量コンデンサCS（ODD）
（これらの保持容量コンデンサは、ゲート線G0、G2、G3
・・・に接続されている。）と、ゲート線G2・・・に接
続する画素領域P21、P22・・・（偶数段目の画素領域）
の保持容量コンデンサCS（EVEN）（これらの保持容量コ
ンデンサは、ゲート線G1、G3、G5・・・に接続されてい
る。）との間で対向部分C0の面積が変動しない。
例えば、多結晶シリコン薄膜の形成パターンA3が多結
晶シリコン薄膜の形成パターンA4に対して矢印Ｒの方向
に少々ずれた状態に形成されても、奇数段目の画素領域
P11、P12・・・P31、P32・・・及び偶数段目の画素領域
P21、P22・・・の双方において、各保持容量コンデンサ
CSにおける第１の電極部C1と第２の電極部C2との対向部
分C0の面積が小さくなるだけである。逆に、多結晶シリ
コン薄膜の形成パターンA3が多結晶シリコン薄膜の形成
パターンA4に対して矢印Ｌの方向に少々ずれた状態に形
成されても、奇数段目の画素領域P11、P12・・・P31、P
32・・・及び偶数段目の画素領域P21、P22・・・の双方
において、各保持容量コンデンサCSにおける第１の電極
部C1と第２の電極部C2との対向部分C0の面積が大きくな
るだけである。
また、アライメントが多少上下方向（Ｙ方向）にずれ
ても、各保持容量コンデンサCSにおける第１の電極部C1
と第２の電極部C2との対向部分C0の面積は、変化しな
い。
このように、本実施例のアクティブマトリクス基板で
は、多結晶シリコン膜の形成パターンA3と、多結晶シリ
コン膜の形成パターンA4との間でアライメントが左右方
向（Ｘ方向）又は上下方向（Ｙ方向）にずれても、各画
素領域P11、P12・・・P21、P22・・・P31、P32・・・の
間で、各保持容量コンデンサCSの容量値が常に等しいの
で、奇数段目のゲート線G1、G3・・・の最適LCコモン電
圧と、偶数段目のゲート線G2、・・の最適LCコモン電圧
とは、常に同一である。それ故、全体的な最適LCコモン
電圧を設定できるので、ゲート線単位でのフリッカーを
防止することができる。
さらに、本実施例では、ソース線S1、S2、S3に沿って
Ｙ方向に並ぶ画素領域P11、P12、P13・・・の間におい
て、TFT11及び画素電極12の相対的な形成位置を一段毎
に左右反転させているだけで、保持容量コンデンサCSを
形成するための第１の電極部C1の形成位置及び形状が異
なるだけである。従って、第１の電極部C1と第２の電極
部C2との相対的な位置関係を最適化するだけで、第１の
電極部C1及び第２の電極部C2を形成する際のアライメン
トずれに起因するフリッカを防止している。それ故、各
構成部分の形成領域や大きさに制限がある場合にも適用
できるので、高精細及び高密度の液晶表示装置を実現す
る際に特に有利である。
また、奇数段目のゲート線G1、G3・・・に対応する画
素領域P11、P12・・・と、偶数段目のゲート線G2・・・
に対応する画素領域P21、P22・・・との間において、第
１の電極部C1以外の構成部分のパターンは、実質的に同
一である。それ故、対向基板20とアクティブマトリクス
基板とのアライメントずれ、又はアクティブマトリクス
基板上でのアライアメントずれが発生しても、奇数段目
のゲート線G1、G3・・・に対応する画素領域P11、P12・
・・と、偶数段目のゲート線G2・・・に対応する画素領
域P21、P22・・・との間では、開口率の差も軽減され、
それによる横ラインむらを防止することもできる。
第２の実施例 図６は、本実施例の液晶表示装置のアクィブマトリク
ス基板の各構成部分の形成パターンを示す平面図であ
る。なお、本実施例のアクティブマトリクス基板は、第
１の実施例に係るアクティブマトリクス基板と保持容量
コンデンサの部分のみが相違し、その他の部分は同様で
あるため、対応する機能を有する構成部分には同じ符号
を付してある。
第１の実施例では、各保持容量コンデンサCSの第２の
電極部C2を形成するのに、前段のゲート線を利用する構
造であったが、本実施例では、低電位の保持容量線CM
1、CM2、CM3・・・がゲート線G1、G2、G3・・・と並列
にＸ方向に延びた状態に形成され、保持容量コンデンサ
CSは、保持容量線CM1、CM2、CM3・・・を利用して第２
の電極部C2を構成している。
なお、本実施例の液晶表示装置でも、第１の実施例と
同様に、赤色、緑色、青色に対応する３つの各画素領域
P21、P22、P23が、それらを１単位としてＸ方向に周期
的に配置されている。また、Ｙ方向で隣接する画素列で
も、同じく１単位に相当する画素領域P11、P12、P13及
び画素領域P31、P32、P33が左右交互に1/2周期ずつずら
して配置されている。
ここで、各ソース線S1、S2、S3・・・は、クランク状
に形成されている。また、同一のソース線に対しては、
同じ色に対応する画素領域の画素電極のみが接続してい
る。従って、同一のソース線からは、赤色、緑色、青色
のいずれか一色の表示を行なうための信号のみが供給す
ればよい構成になっている。
また、いずれの画領域素も基本的な構成が同一である
ため、画素領域P21を例に説明すると、画素領域P21に
は、ドレイン領域112及び画素電極12に電気的に接続す
るドープドシリコン膜からなる第１の電極部C1が形成さ
れ、保持容量線CM2からは、Ｙ方向に延びる第２の電極
部C2が形成されている。第１の電極部C1と、第２の電極
部C2とは、誘電体膜を介して対向しており、画素領域P2
1では、画素電極12と保持容量線CM2との間に保持容量コ
ンデンサCSが構成されている。
このように構成したアクティブマトリクス基板では、
クランク状のソース線に対して、デルタ配列された各カ
ラーフィルタ21の同じ色に対応する画素領域P11、P12、
P13・・・の画素電極12のみが接続され、同一のソース
線S2に対しては、画素領域P12、P22、P32の画素電極12
が左右反対側から接続している。その他のソース線S1、
S3・・・でも同様である。
従って、第１の実施例と同様、Ｘ方向に並ぶ各画素領
域P11、P12、P13・・・の間では、TFT11、画素電極12及
び保持容量コンデンサCS（第１の電極部C1及び第２の電
極部C2）の相対的な形成位置が同一である一方、Ｙ方向
においては、画素領域P12、P22、P32・・・におけるTFT
11及び画素電極12の相対的な形成位置が一段毎に左右反
転している。
しかしながら、保持容量コンデンサCSは、いずれの画
素領域においても同じ相対位置に形成されている。言い
替えると、画素領域における保持容量コンデンサCSの相
対位置は、Ｙ方向に隣接する保持容量コンデンサ同士の
間で同一である。
また、保持容量コンデンサCSの第１の電極部C1と、保
持容量線CM1、CM2・・・から張り出す第２の電極部C2と
の間における相対的な位置関係は、Ｙ方向に隣接する保
持容量コンデンサ同士の間で同一である。すなわち、各
画素領域の間で同一である。
このような構成のアクティブマトリクス基板の製造方
法は、第１の実施例とほぼ同様であり、ゲート電極11
3、ゲート線G1、G2、G3・・・を形成するときに、保持
容量線CM1、CM2、CM3・・・とそれらから張り出す第２
の電極部C2とを同時に形成する点だけが相違する。
従って、図７において、TFT11及び保持容量コンデン
サCSの第１の電極部C1を形成するための下層側の多結晶
シリコン膜の形成パターンA3と、ゲート線G1、G2、G3・
・・、ゲート電極113、保持容量線CM1、CM2、CM3・・・
及び保持容量コンデンサCSの第２の電極部C2を形成する
ための上層側の多結晶シリコン膜の形成パターンA5との
重なり部分を保持容量コンデンサCSの対向部分C0として
斜線を付して表したとき、多結晶シリコン膜の形成パタ
ーンA3と、多結晶シリコン膜の形成パターンA5との間
で、アライメントが左右方向（Ｘ方向）にずれても、各
画素領域P11、P12・・・P21、P22・・・P31、P32・・・
の間で、斜線を付した対向部分C0の面積（保持容量コン
デンサCSの容量値）が常に等しくなる。それ故、本実施
例によれば、ゲート線単位でのフリッカーを防止するこ
とができるなど、第１の実施例と同様な効果を有する。
第３の実施例 第１及び第２の実施例では、いずれもスイッチング素
子として、コプラナ型のTFTを用いたが、本実施例で
は、これに代えて逆スタガ型のTFTを用いてある。
図８は、アモルファスシリコン膜を能動層に用いたTF
T及び保持容量コンデンサの断面図である。図８におい
て、ガラス製の基板10Aの表面側には、下地膜110Aの上
にタンタル膜からなるゲート電極113Aが形成され、その
表面には、ゲート絶縁膜としてのタンタル酸化物114Aが
形成されている。タンタル酸化物114Aの表面には、シリ
コン窒化物114Bが形成され、タンタル酸化物114Aとシリ
コン窒化物114Bとがゲート絶縁膜として機能するように
なっている。シリコン窒化物114Bの表面側には、チャネ
ルを形成するための真性のアモルファスシリコン膜117A
が形成されている。真性のアモルファスシリコン膜117A
の表面側には、高濃度のＮ型のアモルファスシリコン膜
116Aが形成されている。Ｎ型のアモルファスシリコン膜
116Aは、ゲート電極113Aと対峙する部分がエッチングさ
れ、ソース領域111Aとドレイン領域112Aとに分割されて
いる。ソース領域111Aには、モリブデン層118Aを介して
アルミニウム電極層118Bが形成されており、このアルミ
ニウム電極層118Bは、ソース線S1、S2、S3・・・に接続
されている。ドレイン領域112Aには、ITO膜からなる画
素電極12Aが接続されている。
画素電極12A（ITO膜）は、図９に示すように、画素領
域P11、P12、P13・・・の端部にまで形成されており、
そこで、画素電極12Aの端部は、保持容量コンデンサCS
の第１の電極部C1になっている。
第１の電極部C1の下層側には、ゲート絶縁膜と同時に
形成されたタンタル酸化物114Aとシリコン窒化物114Bと
からなる保持容量コンデンサCSの誘電体膜CSが形成され
ている。誘電体膜C3の下層側には、ゲート電極113Aと同
時に形成されたタンタル膜が形成されており、このタン
タル膜は、保持容量コンデンサCSの第２の電極部C2にな
っている。
その他の構成は、第１の実施例と略同様になっている
ため、その詳細な説明を省略する。本実施例でも、図９
に示すように、画素領域P11、P12、P13・・・は、デル
タ配列のカラーフィルタ21に対応して配置されている。
ここで、同一のソース線S1、S2、S3・・・に対しては、
同じ色に対応する画素領域P11、P12、P13・・・の画素
電極12Aのみが接続されている。このため、同一のソー
ス線S2には、緑色（Ｇ）に対応する画素領域P12、P22、
P32・・・がソース線S2の左右反対側から交互に接続し
ている。
この場合でも、第１の実施例と同様に、例えば、ソー
ス線S2に沿ってＹ方向に並ぶ画素領域P12、P22、P32・
・・では、保持容量コンデンサCSの形成位置が画素領域
内の同じ位置にある。すなわち、保持容量コンデンサCS
の第１の電極部C1は、画素電極12Aの端部で構成されて
いる点で実施例１と相違するが、この第１の電極部C1
と、前段のゲート線G0、G1、G2・・・から張り出す第２
の電極部C2との間における相対的な位置関係は、画素領
域P11、12、13・・・の間でＸ方向及びＹ方向のいずれ
の方向においても一致するように設定されている。それ
故、図10において、画素電極12A及び保持容量コンデン
サCSの第１の電極部C1を形成するためのITO膜の形成パ
ターンA7と、ゲート線G1、G2、G3・・・、ゲート電極11
3A及び保持容量コンデンサCSの第２の電極部C2を形成す
るためのタンタル膜の形成パターンA6との重なり部分を
保持容量コンデンサCSの対向部分C0として斜線を付して
表したとき、ITO膜の形成パターンA7とタンタル膜の形
成パターンA6を形成する際に、左右方向（Ｘ方向）にア
ライメントずれが発生しても、奇数段目のゲート線G1、
G3・・・に接続する画素領域P11、P12・・・P31、P32・
・・の保持容量コンデンサCSと、ゲート線G2・・・に接
続する画素領域P21、P22・・・の保持容量コンデンサCS
との間では、斜線を付した対向部分C0の面積（保持容量
コンデンサCSの容量値）は等しい。それ故、本実施例に
よれば、ゲート線単位でのフリッカーの発生を防止でき
るなど、第１の実施例と同様な効果を有する。
なお、本実施例では、第２の電極部C2を形成するにあ
たって、第１の実施例と同様、前段のゲート線G0、G1、
G2、G3・・・を用いたが、第２の実施例のように、専用
の保持容量線CM1、CM2、CM3・・・を形成し、それを用
いて、保持容量コンデンサCSを構成してもよい。
第４の実施例 第１ないし第３の実施例は、デルタ配列のカラーフィ
ルタを用いた液晶表示装置についての実施例であるが、
本実施例は、モザイク配列のカラーフィルタを用いた液
晶表示装置についての実施例である。なお、本実施例で
は、カラーフィルタがモザイク配列になっているため、
画素が格子状に配置されているが、その他の部分は、第
１の実施例と同様であるため、対応する部分には、同じ
符号を付してそれらの詳細な説明を省略する。
図11は、本実施例のアクティブマトリクス基板の各構
成部分のパターンを示した図である。透明な基板の表面
には、Ｘ方向に延びるゲート線G1、G2、G3・・・とＹ方
向に延びるソース線S1、S2、S3・・・との交点に対応し
て画素領域P11、P12、P13・・・が形成されている。こ
れらの画素領域P11、P12、P13・・・では、ソース線S
1、S2、S3・・・に対し、スイッチング素子としてのTFT
11を介して透明な画素電極12が接続されている。また、
液晶容量部CLCでの保持特性を向上するために、前段の
ゲート線G0、G1、G2、G3・・・と画素電極12との間に
は、保持容量コンデンサCSが形成されている。
このような構成は、第１ないし第３の実施例のよう
に、カラーフィルタ21がデルタ配列の場合と同じである
が、本実施例では、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフ
ィルタ21がモザイク配列で形成されているため、赤色
Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ21に対応するよう
に、画素領域P11、P12、P13・・・が配列されている。
図11では、各画素領域P11、P12、P13・・・に、それ
が対応するカラーフィルタの色の種類を（Ｒ）（Ｇ）
（Ｂ）で示してある。ここで、赤色、緑色、青色の３色
のカラーフィルタは、図13に示したように、これら３色
を１単位としてＸ方向に周期的に配列されている。ここ
で、第１のカラーフィルタ列F1（奇数段目のカラーフィ
ルタ列）と第２のカラーフィルタ列F2′（偶数段目のカ
ラーフィルタ列）とは、前記の１単位周期の1/3周期に
相当する距離だけＸ方向に交互にずれた状態にある。
このようなカラーフィルタの配列に対応して、ゲート
線G1に接続する画素領域P11、P12、P13・・・では、赤
色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ21に対応する３
つの画素領域P11、P12、P13を１単位としてＸ方向に垂
直的に繰り返し配置され、第１の画素列（奇数段目の画
素列）が形成されている。また、ゲート線G2に接続する
画素領域P21、P22、P23・・・からなる第２の画素列
（偶数段目の画素列）でも、赤色Ｒ、緑色Ｇ、青色Ｂに
対応する３つの画素領域P21、P22、P23を１単位として
Ｘ方向に直線的に繰り返し配置されている。ここで、第
１の画素列（奇数段目の画素列）と第２の画素列（偶数
段目の画素列）との間では、赤色Ｒ、緑色Ｇ、青色Ｂの
カラーフィルタ21に対応する３色の画素領域を１単位と
して周期的に配列したときの1/3周期に相当する距離だ
けＸ方向に、かつ交互にずれるように配置されている。
その結果、各画素領域P11、P12、P13・・・の中心位置
は、一段毎に１画素ピッチだけ左右交互にずれた状態に
ある。
このように構成したアクティブマトリクス基板では、
デルタ配列と相違して、各ソース線S1、S2、S3・・・の
うち、同一のソース線に対して同じ色に対応する画素領
域の画素電極のみが接続する場合でも、ソース線S1、S
2、S3・・・は、Ｙ方向に向かって各画素領域の間を直
線的に延びるように形成される。
ここで、同一のソース線、例えば、ソースS2には、画
素領域P12、P22、P32・・・の画素電極12が左右反対側
から交互に接続されるのは、第１ないし第３の実施例と
同様である。従って、Ｘ方向に並ぶ各画素領域P11、P1
2、P13・・・の間では、TFT11、画素電極12及び保持容
量コンデンサCS（第１の電極部C1及び第２の電極部C2）
の相対的な形成位置が同一であるが、ソース線S2に沿っ
てＹ方向に並ぶ画素領域P12、P22、P32・・・の間で
は、TFT11及び画素電極12の相対的な形成位置が一段毎
に左右に反転している。
しかしながら、保持容量コンデンサCSは、いずれの画
素領域においても同じ相対位置に形成されている。言い
替えると、画素領域における保持容量コンデンサCSの相
対位置は、Ｙ方向に隣接する保持容量コンデンサ同士の
間で同一である。
また、保持容量コンデンサCSの第１の電極部C1と、前
段のゲート線G0、G1、G2・・・から張り出す第２の電極
部C2との間における相対的な位置関係は、各画素領域P1
2、P22、P32・・・の間でＸ方向及びＹ方向のいずれの
方向においても同一である。
それ故、保持容量コンデンサCSの第１の電極部C1と、
第２の電極部C2とを形成する際に、左右方向（Ｘ方向）
又は上下方向（Ｙ方向）のアライメントずれが発生した
場合も、奇数段目のゲート線G1、G3・・・に対応する画
素領域P11、P12、P13・・・と、偶数段目のゲート線G2
・・・に対応する画素領域P21、P22、P23・・・との間
で保持容量コンデンサCSの容量値が等しいので、ゲート
線単位でのフリッカーの発生を防止できるなど、第１の
実施例と同様な効果を有する。
なお、第１の実施例と同様に、前段のゲート線G0、G
1、G2、G3・・・の一部を保持容量コンデンサCSの第２
の電極部C2に用いたが、第２の実施例のように、専用の
保持容量線CM1、CM2、CM3・・・を形成し、その一部を
保持容量コンデンサCSの第２の電極部C2に用いてもよ
い。
また、TFT11としては、コプラナ型のTFTに限らず、第
３の実施例のように、逆スタガ型のTFTを用いてもよ
い。
その他の実施例 本発明のアクティブマトリクス基板は、モノクロ液晶
表示装置に用いた場合にも、カラー液晶表示装置と場合
と同様に、アライメントずれに起因するフリッカを防止
することができる。
また、各実施例においては、透明なITO電極を用いた
が、アルミニウム電極等を画素電極として用いた反射型
の液晶表示装置にも同様に本発明を適用できる。
さらに、TFTに代えて、MIM（Metal−Insulator−Meta
l）構造のダイオードをスイッチング素子として用いた
アクティブマトリクス基板にも本発明を適用できる。す
なわち、Ｙ方向に隣接する保持容量コンデンサ同士で、
保持容量コンデンサの第１の電極部と第２の電極部との
相対的な形成位置を同一とすれば、実施例１ないし４と
同じ効果を有する。
〔産業上の利用可能性〕
以上のとおり、本発明においては、アクティブマトリ
クス基板の保持容量コンデンサを構成する第１の電極部
と第２の電極部の構造を、各画素領域間で平行移動すれ
ば重ね合わせることのできるパターン、すなわち、第１
の電極部と第２の電極部との相対的な位置関係を各画素
領域間で同一にしたことに特徴を有する。従って、本発
明によれば、第１の電極部及び第２の電極部を形成する
際にアライメントずれがあっても、保持容量コンデンサ
の容量値は等しくなる。それ故、奇数のゲート段と偶数
のゲート段との間で保持容量コンデンサの容量値の差を
なくすことができ、フリッカーを軽減することができ
る。
また、画素領域では、第１の電極部及び第２の電極部
の形成位置や占有面積が限られているが、本発明によれ
ば、第１の電極部と第２の電極部との相対的な位置関係
を最適化するだけで、第１の電極部及び第２の電極部を
形成する際のアライメントずれに起因するフリッカを防
止できる。それ故、高精細及び高密度の液晶表示装置を
実現する際には、特に有利である。
さらに、奇数のゲート段に対応する画素領域と偶数の
ゲート段に対応する画素領域との間では、第１の電極部
の形成パターンだけが相違し、その他の構成部分のパタ
ーンが実質的に等しい。それ故、カラーフィルタを備え
る対向基板とアクティブマトリクス基板とのアライメン
トずれ、又はアクティブマトリクス基板上でのアライメ
ントずれが発生しても、奇数のゲート段に接続する画素
領域と偶数のゲート段に接続する画素領域との間で開口
率の差もなくなり、横ラインむらを効果的に防止するこ
とができる。

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のゲート線と、前記ゲート線と交差す
    る方向に延びた複数のソース線と、前記ゲート線と前記
    ソース線との交点に対応して配置された複数の画素電極
    と、前記ゲート線に電気的に接続されたゲート電極と前
    記ソース線に電気的に接続されたソース領域と前記画素
    電極に電気的に接続されたドレイン領域とを有し前記画
    素電極に対応して配置された複数の薄膜トランジスタ
    と、前記画素電極に電気的に接続された第１の電極部と
    ゲート線から張り出して前記ソース線に沿って延設され
    た前記第１の電極部に誘電体膜を介して対向する第２の
    電極部とを有し前記画素電極に対応してソース線の通る
    領域に配置された複数の保持容量コンデンサとを備えた
    アクティブマトリクス基板であって、 奇数段と偶数段にある前記画素電極同士は、互いにゲー
    ト線の延在方向に半ピッチづつずれて配列されており、 同一のソース線に対して前記薄膜トランジスタを介して
    電気的に接続された複数の画素電極のうち前記ソース線
    の延在方向で隣接し合う画素電極同士は、前記同一のソ
    ース線を挟んで反対側に位置するように配置され、 前記ソース線の延在する方向に隣接する保持容量コンデ
    ンサ同士の間で、前記第２の電極部に対する前記第１の
    電極部の相対的な形成位置が同一であることを特徴とす
    るアクティブマトリクス基板。
  2. 【請求項２】複数のゲート線と、前記ゲート線の延在方
    向に延びた複数の保持容量線と、前記ゲート線と交差す
    る方向に延びた複数のソース線と、前記ゲート線と前記
    ソース線との交点に対応して配置された複数の画素電極
    と、前記ゲート線に電気的に接続されたゲート電極と前
    記ソース線に電気的に接続されたソース領域と前記画素
    電極に電気的に接続されたドレイン領域とを有し前記画
    素電極に対応して配置された複数の薄膜トランジスタ
    と、前記画素電極に電気的に接続された第１の電極部と
    前記保持容量線から張り出し前記ソース線に沿って延設
    された第１の電極部に誘電体膜を介して対向する第２の
    電極部とを有し前記画素電極に対応してソース線の通る
    領域に配置された複数の保持容量コンデンサとを備えた
    アクティブマトリクス基板であって、 奇数段と偶数段にある前記画素電極同士は、互いにゲー
    ト線の延在方向に半ピッチづつずれて配列されており、 同一のソース線に対して前記薄膜トランジスタを介して
    電気的に接続された複数の画素電極のうち前記ソース線
    の延在方向で隣接し合う画素電極同士は、前記同一のソ
    ース線を挟んで反対側に位置するように配置され、 前記ソース線の延在する方向に隣接する保持容量コンデ
    ンサ同士の間で、前記第２の電極部に対する前記第１の
    電極部の相対的な形成位置が同一であることを特徴とす
    るアクティブマトリクス基板。
  3. 【請求項３】請求の範囲第１項又は第２項に記載された
    アクティブマトリクス基板を用いたカラー液晶表示装置
    であって、 前記画素電極に対応して形成された赤色、緑色、青色の
    ３色のカラーフィルタが前記３色を１単位として前記ゲ
    ート線の延在方向に周期的に配列した第１のカラーフィ
    ルタ列と、前記第１のカラーフィルタ列に前記ソース線
    の延在方向で隣接し前記３色を１単位として前記ゲート
    線の延在方向に周期的に配列された第２のカラーフィル
    タ列とを有し、 前記第１のカラーフィルタ列と前記第２のカラーフィル
    タ列とは、前記１単位の周期の1/2周期に相当する距離
    だけ前記ゲート線の延在方向に交互にずれた状態に配置
    され、 同一のソース線に対しては、同色のカラーフィルタに対
    応する画素電極のみが前記薄膜トランジスタを介して接
    続されていることを特徴とするカラー液晶表示装置。
  4. 【請求項４】請求の範囲第１項又は第２項に記載された
    アクティブマトリクス基板を用いたカラー液晶表示装置
    であって、 前記画素電極に対応して形成された赤色、緑色、青色の
    ３色のカラーフィルタが前記３色を１単位として前記ゲ
    ート線の延在方向に周期的に配列した第１のカラーフィ
    ルタ列と、前記第１のカラーフィルタ列に前記ソース線
    の延在方向で隣接し前記３色を１単位として前記ゲート
    線の延在方向に周期的に配列された第２のカラーフィル
    タ列とを有し、 前記第１のカラーフィルタ列と前記第２のカラーフィル
    タ列とは、前記１単位の周期の1/2周期に相当する距離
    だけ前記ゲート線の延在方向に交互にずれた状態に配置
    され、 同一のソース線に対しては、同色のカラーフィルタに対
    応する画素電極のみが前記薄膜トランジスタを介して接
    続されていることを特徴とするカラー液晶表示装置。
  5. 【請求項５】複数のゲート線と、複数のソース線と、前
    記ゲート線と前記ソース線との交点に対応して配置され
    た複数の画素電極と、前記ゲート線に電気的に接続され
    たゲート電極と前記ソース線に電気的に接続されたソー
    ス領域と前記画素電極に電気的に接続されたドレイン領
    域とを形成した半導体層を有した複数の薄膜トランジス
    タとを備え、 奇数段と偶数段にある前記画素電極同士は、互いにゲー
    ト線の延在方向に半ピッチづつずれて配列されており、 同一のソース線に対して前記薄膜トランジスタを介して
    電気的に接続された複数の画素電極のうち前記ソース線
    の延在方向で隣接し合う画素電極同士は、前記同一のソ
    ース線を挟んで反対側に位置するように配置され、 前記半導体層から延出した第１容量電極と、前記ゲート
    線から各画素に対応して延出し前記第１容量電極に対向
    配置した第２容量電極とを有すると共に、奇数段と偶数
    段の前記第２容量電極は、前記第１容量電極に対して同
    一方向にずらして配置されており、 前記第２容量電極は、前記ソース線に沿って延設された
    ものであることを特徴とするアクティブマトリクス基
    板。
  6. 【請求項６】複数のゲート線と、複数のソース線と、前
    記ゲート線と前記ソース線との交点に対応して配置され
    た複数の画素電極と、前記ゲート線に電気的に接続され
    たゲート電極と前記ソース線に電気的に接続されたソー
    ス領域と前記画素電極に電気的に接続されたドレイン領
    域とを形成した半導体層を有した複数の薄膜トランジス
    タと、前記ゲート線に沿って配置された複数の容量線と
    を備え、 奇数段と偶数段にある前記画素電極同士は、互いにゲー
    ト線の延在方向に半ピッチづつずれて配列されており、 同一のソース線に対して前記薄膜トランジスタを介して
    電気的に接続された複数の画素電極のうち前記ソース線
    の延在方向で隣接し合う画素電極同士は、前記同一のソ
    ース線を挟んで反対側に位置するように配置され、 前記半導体層から延出した前記第１容量電極と、前記容
    量線から各画素に対応して延出し前記第１容量電極に対
    向配置した第２容量電極とを有すると共に、 奇数段と偶数段の前記第２容量電極は、前記第１容量電
    極に対して同一方向にずらして配置されており、 前記第２容量電極は、前記ソース線に沿って延設された
    ものであることを特徴とするアクティブマトリクス基
    板。
  7. 【請求項７】請求の範囲第５項又は第６項に記載された
    アクティブマトリクス基板において、 奇数段と偶数段の前記第２容量電極は、前記ソース線に
    交差する方向でかつ同一方向にずらして配置したことを
    特徴とするアクティブマトリクス基板。
JP52171795A 1994-02-17 1995-02-17 アクティブマトリクス基板及びカラー液晶表示装置 Expired - Lifetime JP3298109B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2048394 1994-02-17
JP6-20483 1994-02-17
PCT/JP1995/000231 WO1995022782A1 (fr) 1994-02-17 1995-02-17 Substrat matriciel actif et dispositif d'affichage couleur a cristaux liquides

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001221955A Division JP4014826B2 (ja) 1994-02-17 2001-07-23 アクティブマトリクス基板及びカラー液晶表示装置

Publications (1)

Publication Number Publication Date
JP3298109B2 true JP3298109B2 (ja) 2002-07-02

Family

ID=12028383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52171795A Expired - Lifetime JP3298109B2 (ja) 1994-02-17 1995-02-17 アクティブマトリクス基板及びカラー液晶表示装置

Country Status (3)

Country Link
JP (1) JP3298109B2 (ja)
KR (1) KR100350333B1 (ja)
WO (1) WO1995022782A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023315A (en) * 1995-07-04 2000-02-08 Sharp Kabushiki Kaisha Spatial light modulator and directional display
GB2309572A (en) 1996-01-26 1997-07-30 Sharp Kk Spatial light modulator display
KR100400221B1 (ko) * 1996-03-30 2003-12-24 삼성전자주식회사 3차원영상표시용액정표시장치
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
CN100451784C (zh) 2004-01-29 2009-01-14 夏普株式会社 显示装置
JP4633060B2 (ja) * 2004-10-05 2011-02-16 シャープ株式会社 電極基板及びそれを備えた表示装置
KR101303943B1 (ko) 2006-11-15 2013-09-05 삼성디스플레이 주식회사 액정표시장치 및 이의 제조방법
CN105425485A (zh) * 2015-12-10 2016-03-23 昆山龙腾光电有限公司 显示面板子像素排列结构及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435527A (en) * 1987-07-31 1989-02-06 Nippon Denki Home Electronics Manufacture of liquid crystal display device
JP2828981B2 (ja) * 1987-12-25 1998-11-25 株式会社日立製作所 液晶ディスプレイパネル
JPH0812359B2 (ja) * 1988-09-12 1996-02-07 シャープ株式会社 アクティブマトリクス基板
JPH03100626A (ja) * 1989-09-14 1991-04-25 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH07119918B2 (ja) * 1990-11-19 1995-12-20 三洋電機株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR960702117A (ko) 1996-03-28
KR100350333B1 (ko) 2003-06-09
WO1995022782A1 (fr) 1995-08-24

Similar Documents

Publication Publication Date Title
US5966189A (en) Active matrix substrate and color liquid crystal display
US9529237B2 (en) Display device and driving method thereof
JP3349935B2 (ja) アクティブマトリクス型液晶表示装置
KR100318004B1 (ko) 액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판
US5247289A (en) Liquid crystal display device with commonly connected capacitor electrodes
JP4508870B2 (ja) 液晶表示装置
KR100316491B1 (ko) 액티브매트릭스형 액정표시장치 및 그것에 사용하는 기판
JP3036512B2 (ja) 液晶表示装置
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
US6897930B2 (en) Display device
KR101230301B1 (ko) 액정 표시 장치 및 그 구동 방법
US8018399B2 (en) Pixel array
JP3298109B2 (ja) アクティブマトリクス基板及びカラー液晶表示装置
JP3305259B2 (ja) アクティブマトリクス型液晶表示装置およびそれに用いる基板
US6198516B1 (en) LCD having TFT formed at an intersection of data and capacitor lines
US8368828B2 (en) Liquid crystal display device and method of manufacturing the same
JP4014826B2 (ja) アクティブマトリクス基板及びカラー液晶表示装置
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
TWI406038B (zh) 應用具有極性延伸部之畫素之多域垂直配向液晶顯示器
JP4356135B2 (ja) カラー表示装置
JP3050175B2 (ja) 表示装置
JP3316335B2 (ja) 液晶表示装置
CN115516370A (zh) 阵列基板及显示装置
JP2005010794A (ja) 液晶表示装置及びアクティブマトリクス基板
JP2003330037A (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090419

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100419

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110419

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110419

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120419

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130419

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130419

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140419

Year of fee payment: 12

EXPY Cancellation because of completion of term