JPH04415A

JPH04415A - 液晶パネル

Info

Publication number: JPH04415A
Application number: JP2337780A
Authority: JP
Inventors: Kazuo Yudasaka; 一夫湯田坂
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-04-11
Filing date: 1990-11-30
Publication date: 1992-01-06
Anticipated expiration: 2017-05-27
Also published as: JP3286843B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌ顛Ｔｒ
ａｎｓｉｓｔｏｒ、以下、ＴＰＴという。）アレイによ
って構成される液晶表示パネル及びその製造方法に関し
、特に、その表示体の表示密度やコントラスト等の表示
性能の向上を達成するための技術に関する。

〔従来の技術〕

ＴＦＴアレイによるアクティブマトリクス液晶表示パネ
ルは、ＴＰＴの大きなＯＮ１０　Ｆ　Ｆ抵抗比に起因し
て走査線数の増大が可能かつ電荷蓄積用のコンデンサが
不要である点、及びＴＰＴアレイの大面積化、量産化が
容易である点が着目されたことから、従来から盛んに研
究開発が行われている。

この液晶表示パネルは、走査信号を伝達するゲート線と
画像信号を供給するデータ線がそれぞれ水平方向と垂直
方向に格子状に配置され、これらの格子によって区画さ
れた各画素領域内に、電位供給スイッチとして用いられ
るＴＰＴと、液晶に電位を付与する画素電極とが形成さ
れる。液晶はこの画素電極とこれに対向する共通電極と
の間に設置される。

ここに、ＴＰＴのゲート電極はゲート線に、ソースはデ
ータ線に、ドレインは画素電極に、それぞれ接続されて
おり、ゲート線から入力された走査信号に基づいてＴＰ
Ｔがオン状態になると、データ線から画像信号が導入さ
れて画素電極に所定の電位を付与し、共通電極との間に
電位差を生じさせて液晶を駆動する。

ところが、上記液晶パネルは近年益々高精細化されてき
ており、各画素領域の面積が微細化することによって画
素領域の表示容量が減少し、オフ抵抗の高いＴＰＴの微
量なリーク電流であってもそのゲート線における非選択
期間（１フイ一ルド期間）内に表示電圧の低下を引き起
こし、液晶パネルにおけるコントラスト等の表示性能の
劣化やＳ／Ｎ比の悪化を招来していた。

この問題は、電荷蓄積容量を各画素領域に形成すること
によって解決するものであるが、ＴＦＴアレイによる液
晶表示パネルにあっては、例えばシリコン基板の表面側
に形成した導電層と該基板の表面上に形成した絶縁膜及
び導電層とから簡単に電荷蓄積容量を作込むことのでき
るＭＯＳ−ＦＥＴアレイの場合とは異なり、ガラス基板
等の絶縁体上にＴＰＴ’を形成することから、容易に電
荷蓄積容量を形成することができない。このため、各画
素領域にＴＰＴと同一構造のＭＯ３構造を形成し、これ
に高バイアスを印加して真性シリコン層の表面を導電化
することによりＭＯ３容量を形成し、これを電荷蓄積容
量として用いていた。

〔発明が解決しようとする課題〕

しかしながら、上記液晶パネルにおいては、ＭＯ３容量
を形成するために常時２０Ｖ程度の高電圧を印加する必
要があり、この高電界の発生に起因して絶縁破壊等によ
る信転性の低下やリーク電流の増大を招き、折角形成し
た電荷蓄積容量の効果を減殺するという問題があった。

また、この電荷蓄積容量の形成は、特に透過型の表示体
として用いられるＴＦＴアレイ液晶表示にあっては、液
晶表示体の開口率（全パネル面積に対する光の透過可能
な面積の比）の低下をもたらし、表示性能の低下に直結
する。しかも、この開口率はＭＯ３容量の形成に必要な
高電圧供給ラインの形成によって更に低下することもあ
って、表示体の高精細化による各画素領域の面積縮小と
の挟間で、液晶表示パネルの開発上の大きな障害となっ
ていた。

そこで、本発明は上記問題点を解決するものであり、そ
の課題は、ＴＰＴの製造工程を利用しつつ、高電圧供給
が不要且つ小面積大容量の電荷蓄積容量を形成するとと
もにその多層構造化を図ることによって、開口率の保持
と信号保持特性の向上とを両立させ、高精細表示体の表
示性能を向上させることにある。

〔課題を解決するための手段〕

上記問題点を解決するために、データ線に導電接続する
ソース及びゲート線に導電接続するゲートを備えた薄膜
トランジスタと、薄膜トランジスタのドレインに導電接
続する画素電極と、ドレイン電位を付与された下部電極
、他電位を付与された上部電極、及びこれらの間に形成
された誘電絶縁膜を備えた電荷蓄積容量とからなる画素
領域を有する液晶表示パネルにおいて、本発明が講じた
手段は、上部電極には、そのゲート線に隣接する隣接ゲート線、
即ち、前段又は後段の走査線の電位を付与するものであ
る。

ここに、上部電極を隣接ゲート線自体とし、下部電極を
誘電絶縁膜を介して上部電極の直下に形成して、その下
部電極自身にドレイン電位を付与すべき接続部を設ける
場合があり、この接続部はドレイン又は画素電極に接続
される。

下部電極の接続部をドレインに接続する場合には、デー
タ線若しくはこれに隣接するデータ線の下方に形成する
ことが望ましい。

これらの手段において、下部電極を導電性多結晶シリコ
ン層で形成する場合があり、また、金属層で形成する場
合もある。

次に、液晶表示パネルの製造方法としては、薄膜トラン
ジスタの活性層及び下部電極を形成する工程と、次に、
薄膜トランジスタのゲート絶縁膜及び誘電絶縁膜を同時
に形成する工程と、更に、ゲートと上部電極を同時に形
成する工程と、この後、ゲートをマスクとして活性層を
導電化しソース及びドレインを形成する工、程と、を設
けるものである。ここに、薄膜トランジスタの活性層及
び下部電極を形成する工程は、活性層を真性多結晶シリ
コンで、下部電極を導電性多結晶シリコンでそれぞれ形
成する場合があり、この場合、真性多結晶シリコン層を
形成し、その後、真性多結晶シリコン層の一部を導電化
して下部電極を形成し、残りを活性層とすることが望ま
しい。また、活性層を真性多結晶シリコンで、下部電極
を金属層でそれぞれ形成する場合もある。

更に、上記手段においては、活性層と下部電極とを離間
させて形成し、ゲートをマスクとして活性層を導電化し
ソース及びドレインを形成した後に、ドレインの露出部
及び下部電極の露出部上に画素電極を導電接触状態に形
成するものである。

以上の各手段では、薄膜トランジスタのゲート絶縁膜及
び誘電絶縁膜を同時に形成する工程を熱酸化法によって
行うことが好ましい。

〔作用〕

かかる手段によれば、下部電極を備えた電荷蓄積容量を
形成するので、この下部電極に付与されるドレイン電位
に対し上部電極に任意の電位を付与して電荷蓄積を行う
ことが可能となる。ここで電荷蓄積容量の所属する画素
領域においてゲート電位にパルス信号が導入される選択
期間は、隣接画素領域にとっては非選択期間であり、隣
接ゲート線には基準電位が与えられている。従って、上
部電極に隣接ゲート線の電位を付与することによって、
上部電極と下部電極との間に電荷が蓄積され、当該画素
領域における非選択期間中の液晶印加電圧の保持特性を
向上させることができる。

この電荷蓄積容量の上部電極は隣接ゲート線によって電
位が付与されるので、何ら別個の電位供給ラインを設置
する必要がなく、液晶パネルの開口率の向上に寄与する
。

その上部電極を隣接ゲート線自体とし、この直下に誘電
絶縁膜及び下部電極を形成する場合には電荷蓄積容量の
形成面を新たに画素領域内に形成する必要がないので、
開口率の低下を防止することができる。但し、この場合
下部電極にＴＰＴのドレイン電位を付与するための接続
部を形成する必要が生じるが、この接続部をデータ線の
下方に形成することによって、接続部占有面積に基づく
開口率の低下を抑制できる。

更に、この接続部を画素電極に導電接続する場合には、
画素電極に対しドレイン電位が付与されていることから
、下部電極は間接的にＴＰＴのドレインと接続されるこ
ととなる。この場合画素電極は画素領域上の全面に形成
されるので、接続部の占有面積を殆どなくすことが可能
である。

次に、液晶表示パネルの製造方法としては、薄膜トラン
ジスタの活性層及び下部電極を形成した後に、薄膜トラ
ンジスタのゲート絶縁膜及び誘電絶縁膜を同時に形成す
ることによって、電荷蓄積容量の誘電絶縁膜をＴＰＴの
ゲート絶縁膜と同厚かつ同品質で形成できる。通常、ゲ
ート絶縁膜は層間絶縁膜等に比して極めて薄くしかも高
品質に形成する必要があるので、これと同時に形成する
と、誘電絶縁膜独自の形成工程が不要になるのは勿論、
膜厚が薄いことによって容量値が大きくなり、しかもそ
の高品質によりリーク電流を低減することができる。

本製造方法は上記の手段によって、ＴＦＴアレイからな
る液晶表示パネル内に最小限の製造工程で適切に電荷蓄
積容量を作り込むことを可能とするものであり、特に、
導電性多結晶シリコンでなる下部電極及び真性多結晶シ
リコンでなる活性層を予め離間させて形成し、これらの
露出部上に画素電極を導電接触状態に形成する場合には
、下部電極から活性層へ向かう導電型不純物の横拡散が
構造的に発生しえないので、ＴＰＴのチャネル領域への
不純物侵入によるオフ抵抗値の上昇を防止することがで
きる。この方法は、ゲート絶縁膜を熱酸化法で行う場合
にその加熱に基づく熱拡散を防止する意味で特に顕著な
効果を奏するものである。

（実施例〕次に、添付図面を参照して本発明の詳細な説明する。

第１図は本発明に係る液晶表示パネルの第１実施例の平
面図、第２図は第１図の■−■線に沿って切断した状態
を示す断面図、第３図は第１図の■−■線に沿って切断
した状態を示す断面図である。この実施例は、第１図に
示すように、垂直方向のデータ線４ａ、４ｂ、　　・・
・と水平方向に伸びたゲート線６ａ、６ｂ、　　・・・
とが格子状に配線され、両者の間に５０　ｔ１ｍＸ５５
μｍの寸法で各画素領域２ａａ、２ａｂ、　　・・・が
形成されている。

以下に画素領域２ａａを例にとってその内部構造を説明
する。この画素領域２ａａ内には、ゲート線６ａから引
き出されたゲート電極８、データ線４ａに接続されたソ
ース１０、及びドレイン１２からなるＴＰＴが形成され
ており、このドレイン１２に接続層１６を介して下部電
極１８が接続され、その上方に前段のゲート線６ｂが重
なって形成されている。また、これらの構造の上方には
画素領域２ａａのほぼ全面に亘ってＩＴＯからなる透明
電極２０が形成されており、この透明電極２０も開口部
を通してＴＰＴのドレイン１２に接続されている。

ＴＰＴの構造断面は、第２図に示すようになっており、
液晶パネル全体を支持する透明なガラス基板１の表面上
に多結晶シリコン層が被着され、ゲート電極８直下の真
性のチャネル領域１４を除いてソース１０及びドレイン
１２にｎ型の導電型不純物としてリンが導入されている
。この上に厚さ１（１００〜１５（１０人のゲート酸化
膜２２が形成されており、更に、ゲート電極８が導電性
の多結晶シリコンで形成されている。これらの上には厚
さ０．５〜１．０μｍの層間絶縁膜２４が堆積され、こ
の層間絶縁膜２４を開口してソース１０に接続するデー
タ線４ａとドレイン１２に接続する透明電極２０が形成
されている。ここで、ドレイン１２の下層には導電性多
結晶シリコンで形成された接続層１６が接触する。

これに対し、ゲート線６ｂ下に作られた電荷蓄積容量の
形成領域の断面は、第３図に示すようになっている。ガ
ラス基板１上に導電型多結晶シリコン層で形成された矩
形状の下部電極１８の上には、ＴＰＴのゲート酸化膜２
２と同時に形成された誘電絶縁膜２６があり、この上に
ゲート線６ｂが下部電極１８の延長方向と同じ方向に形
成されている。これらの上には層間絶縁膜２４を介して
透明電極２０の一部が存在する。

この液晶表示パネルは、導電性多結晶シリコンで形成し
た下部電極１８と上部電極とを備えた電荷蓄積容量を有
しているので、非選択期間における液晶バイアス電圧の
保持能力が高く、その表示特性の向上が達成される。こ
こに、本実施例における各画素領域の液晶自体の容量値
は１４〜３５ＸＩＯ−１ＳＦであり、電荷蓄積容量の値
は３（１０ＸＩＯＩＯ−１５Ｆ以上である。

また、本実施例は透過型（各画素領域上の液晶の透過率
をデータ線に導入される画像信号に基づいて変化させ、
バックライト光の透過量の分布によって画像を形成表示
する。）の液晶表示パネルであるが、電荷蓄積容量の電
位供給配線が不要であり、しかもその上部電極はゲート
線６ａ自体で構成しているので電荷蓄積容量による透過
面積の減少がないことから、電荷蓄積容量の形成されて
いない液晶パネルに比して接続層１６の形成のみが開口
率の低下をもたらす。したがって、この実施例では全表
示面積に対する開口率を３６．２％に止めることができ
た。

次に、第４図及び第５図を参照して本発明に係る液晶表
示パネルの第２実施例を説明する。二の実施例は第１実
施例とほぼ同様であり、同一部分には同一符号を付し、
その説明は省略する。

この液晶表示パネルの平面構造は、第４図に示すように
、ドレイン１２と下部電極１８とを接続する接続層１６
の一部が隣接するデータ線４ｂの下方に形成されており
、第１実施例よりも液晶パネルの開口率が向上している
。なお、第５図に示すように、このデータ線４ｂの下方
に形成された接続層１６の部分とデータ線４ｂとの間に
は、誘電絶縁膜２６よりも充分に厚い眉間絶縁膜２４が
形成されているので、接続層１６とデータ線４ｂとの間
の容量は電荷蓄積容量に殆ど影響を与えない。

上記接続層１６とドレイン１２との接続部分は第４図の
ドレイン１２から下部電極１８までの経路上のどの部分
にも形成することができる。

上記第１及び第２実施例以外の異なった実施例を、ＴＰ
Ｔ構造部と電荷蓄積容量部との断面を模式的に示す第６
図から第８図までを参照して説明する。まず、第６図は
、下部電極１８及び接続層１６の代わりに金属電極３８
を形成するものであり、Ａｌ又は高融点金属を材料とす
ることができる。また、第７図は、ＴＰＴのドレイン１
２から接続層１６、下部電極１日までを一体の多結晶シ
リコン層４０で形成したものである。更に、第８図には
、接続層１６を形成することなく、ＴＰＴのドレイン１
２と導電接触する透明電極２０に下部電極４２を直接接
続した例を示している。この例によれば、下部電極４２
を上部電極たるゲート線６ｂの直下から若干張り出した
部分を形成するだけでよいので、接続部を極めて小面積
のものとすることが可能であり、開口率の低下をほぼ完
全に除去することができる。

なお、第４図及び第５図に示す実施例、及び第６図に示
す実施例においては、ドレイン１２が、それぞれ接続層
３６及び下部電極１８上、金属電極３８上の全面若しく
は一部を覆う構造となっていてもよい。

次に、本発明に係る液晶パネルの製造方法の実施例を説
明する。

この製造方法の第１実施例を説明するための工程断面図
を第９図に示す。先ず、第９図（ａ）に示すように、ガ
ラス基板１の表面上にＣＶＤ法によりリンをドープした
多結晶シリコン層を堆積して下部電極１８を形成する。

次に、第９図（ｂ）に示すように、真性の多結晶シリコ
ン層１０３を下部電極１８のうち接続層１６の部分に接
触するように堆積し、更に第９図（ｃ）に示すように、
これらの上を同じ＜　ＣＶＤ法によるシリコン酸化膜１
０４で被覆する。ここで、多結晶シリコン層１０３が下
部電極１８の全部又は一部を覆うように形成することも
できる。この後、第９図（ｄ）に示すように、ＴＰＴの
ゲート電極８と電荷蓄積容量の上部電極１０５をリンド
ープの多結晶シリコンをＣＶＤ法により形成し、ゲート
電極８をマスクとしてセルファラインによりリン又は砒
素イオンを注入し、ＴＦＴのソース１０及びドレイン１
２を形成する。その後第９図（ｅ）に示すように、ＣＶ
Ｄ法により眉間絶縁膜２４を全面上に堆積形成し、第９
図（ｆ）に示すように、この眉間絶縁膜２４のドレイン
１２の上方位置に開口部を設けて画素領域のほぼ全面に
ＩＴＯからなる透明電極２０をスパッタリング法により
形成する。最後に第９図（ｇ）に示すように、眉間絶縁
膜２４の開口部を通してＴＰＴのソース１０に接続する
データ線４ａをＡｌで被着する。

この製造方法において、前記下部電極１８は、電荷蓄積
容量の画素領域内の作成位置によって様々な平面形状を
とることができる。また、上部電極１０５も、その下部
電極１８の平面形状に応じて種々の形状をとることがで
きるが、特に、先に説明した液晶パネルの実施例のよう
に、上部電極１０５をゲート線６ｂ自体としてもよい。

この実施例では、ゲート酸化膜２２と誘電絶縁膜２６を
同時に形成し、ゲート電極８と上部電極１０５を同時に
形成するので、工程数の増加を最小限に抑制することが
できる。また、誘電絶縁膜２６は必然的に薄いゲート酸
化膜と同厚になるので、電荷蓄積容量の容量値を占有面
積に比して大きくすることができる。

次に、液晶パネルの製造方法の第２実施例を第１０図を
参照して説明する。この実施例では、まず、第１０図（
ａ）に示すように、ガラス基板１上に真性多結晶シリコ
ン層１０６を形成し、第９図（ｂ）に示すように、この
上にＣＶＤ法によりシリコン酸化膜１０７を堆積した後
、このうちの一部をレジスト層１０８で被覆してリンイ
オンの注入を施し、真性多結晶シリコン層１０６の一部
を下部電極１８とする。この後、第９図（Ｃ）に示すよ
うに、第１実施例と同様にゲート電極８及び上部電極１
０５を形成し、更に第１実施例と同様にイオン注入を行
ってソース１０、ドレイン１２を形成する。ここで、シ
リコン酸化層１０７を熱酸化法によって形成することも
可能であり、この場合には、ＴＰＴのドレイン予定領域
とチャネル予定領域との境界と、下部電極１８のドレイ
ン予定領域側の先端部との間隔ｄは、加熱にともなう横
拡散を防止するために少なくとも１０μｍ以上を取る必
要がある。この工程以後は、第１実施例と同様に、層間
絶縁膜２４、透明電極２０及びデータ線４ａを形成する
ことによって、液晶パネルが完成する。

この実施例は、予め一体の真性多結晶シリコン層１０６
を形成し、後にこれを下部電極とＴＰＴの活性層の双方
に形成することに特徴を有するものであり、工程数は変
わらないものの、第１実施例のような下部電極１８とド
レイン１２の接続部分の段差を生じない。

最後に、第１１図を参照して本発明に係る製造方法の第
３実施例を説明する。この実施例では、まず、第１１図
（ａ）に示すように、ガラス基板ｌの表面上に予め相互
に離間させた真性多結晶シリコン層１０７と導電性多結
晶シリコン層１０８を形成する。この形成方法は、真性
多結晶シリコン層をＣＶＤ法で２つ分離して形成し、片
方のみにリンを導入しても良いし、或いは、ＣＶＤ法で
別々に非ドープ層とドープ層とを形成するものでも良い
。次に、第１１図（ｂ）に示すように、熱酸化法によっ
てこれらの表面にゲート酸化膜２２と誘電絶縁膜２６を
形成し、誘電絶縁膜２６の下にある導電性多結晶シリコ
ン層を下部電極４２とする。更に、第１１図（Ｃ）に示
すように、この上にゲート電極８、上部電極１０５を形
成し、ゲート電極８をマスクとしてリンを注入してＴＦ
Ｔのソース１０、ドレイン１２を形成する。この後層間
絶縁膜２４を堆積した後に、第１１図（ｄ）に示すよう
に、ドレイン１２の露出部１２ａ５下部電極４２の露出
部４２ａを形成するように眉間絶縁膜２４をエツチング
除去し、この開口部分をも含めて透明電極２０を被着し
て両露出部１２ａ。

４２ａに導電接触状態に形成する。

この実施例では、熱酸化による加熱が行われても、ＴＰ
Ｔの活性層と下部電極４２とが完全に分離して形成され
ていることから、下部電極からＴＰＴ活性層への横拡散
が発生しないので、横拡散によるＴＰＴ特性の悪化（特
にオフ抵抗値の減少）を考慮することなく工程設計を行
うことができる。したがって、熱酸化法を採用し、しか
も、高温処理が可能となることによってゲート酸化膜２
２及び誘電絶縁膜２６の膜質の向上を図ることができる
ので、液晶パネルのリーク電流が低減されることもあっ
て、表示特性の更なる向上に寄与することができる。

上記液晶パネル又はその製造方法の各実施例においては
、ゲート電極、ゲート線、及びデータ線をポリサイド構
造としてもよく、或いは、これらの形成工程においてサ
リサイド技術を採用することもできる。また、ゲート電
極とゲート線を別工程で形成することも可能であり、特
に、ゲート電極を多結晶シリコン又はポリサイドで、ゲ
ート線を高融点金属シリサイドで、それぞれ形成するこ
ともできる。

〔発明の効果〕

以上説明したように、本発明は、ＴＦＴアレイを備えた
液晶表示パネルとしては、隣接ゲート線電位の付与され
た上部電極を備えた電荷蓄積容量を持ち、特に、隣接ゲ
ート線自体を上部電極にすることに特徴を有し、また、
製造方法としては、下部電極形成後に誘電絶縁膜をゲー
ト絶縁膜と同時に形成しかつ上部電極をゲート電極と同
時に形成することに特徴を有するので、以下の効果を奏
するものである。

■　下部電極を形成したことによって、ＴＦＴアレイを
備えた液晶パネルであっても、高電圧の印加なしに電荷
蓄積容量を動作させることが可能であり、更に、隣接ゲ
ート線の電位を付与することで電位供給配線の付加が不
要となるので、開口率の低下を抑制しつつリーク電流の
少ない電荷蓄積容量を高い信転性を以て機能させること
が可能であり、高精細表示パネルの表示特性の向上を図
ることができる。

■　上部電極を隣接ゲート線自体とした場合には、電荷
蓄積容量の占有面積による開口率の低下を回避すること
ができる。

■　下部電極にＴＰＴドレイン電位を付与するための接
続部を設ける場合には、この接続部をデータ線下に配置
することによって接続部による開口率の低下を抑制する
ことができる。

■　下部電極を画素電極に直接接続する場合には、接続
部の占有面積をほとんど不要とすることが可能であり、
開口率の低下をほぼ完全に防止することができる。

■　下部電極形成後にゲート絶縁膜と誘電絶縁膜を同時
に形成し、更にゲート電極と上部電極とを同時に形成す
る場合には、少ない工程数によって、ＴＦＴアレイを備
えた液晶表示パネルに電荷蓄積容量を作り込むことがで
きる。この製造方法によって形成された液晶パネル内の
電荷蓄積容量は、高電位の付与を必要としないので液晶
駆動の信転性を高めることができる。

■　電荷蓄積容量の下部電極を予めＴＰＴの活性層とは
分離して形成し、画素電極をＴＰＴのドレインと下部電
極の露出部上に接触するように形成する場合には、加熱
工程による下部電極からＴＰＴ活性層への横拡散を完全
に遮断することができるので、ＴＰＴ特性の悪化を防止
することができるとともに、工程設計が容易となり、特
に熱拡散法によってゲート絶縁膜及び誘電絶縁膜を形成
する場合には、高温処理が可能となるので高品質の絶縁
膜が得られ、表示特性の更なる向上を期すことができる
。

【図面の簡単な説明】

第１図は本発明に係る液晶表示パネルの第１実施例の構
造を示す平面図である。第２図は第１図の■−■線に沿って切断した状態を示す
断面図である。第３図は第１図の■−■線に沿って切断した状態を示す
断面図である。第４図は本発明に係る液晶表示パネルの第２実施例の構
造を示す平面図である。第５図は第４図のＶ−Ｖ線に沿って切断した状態を示す
断面図である。第６図乃至第８図は本発明に係る液晶表示パネルのそれ
ぞれ異なる実施例を示す概略断面図である。第９図＜ａ＞乃至（ｇ）は本発明に係る液晶表示パネル
の製造方法の第１実施例を示す工程断面図である。第１０図（ａ）乃至（ｄ）は本発明に係る液晶表示パネ
ルの製造方法の第２実施例を示す工程断面図である。第１１図（ａ）乃至（ｄ）は本発明に係る液晶表示パネ
ルの製造方法の第３実施例を示す工程断面図である。〔符号の説明〕１・・・ガラス基板２ａａ・・・画素領域４ａ、４ｂ・・・データ線６ａ、６ｂ・・・ゲート線８・・・ゲート電極１０・・・ソース１２・・・ドレイン１４・・・チャネル領域１６．３６・・・接続層１８．４２・・・下部電極２０・・・透明電極２２・・・ゲート酸化膜２４・・・層間絶縁膜２６・・・誘電絶縁膜３８・・・金属電極４０．１０９・・・導電性多結晶シリコン層１０３．１
０６，１０７・・・真性多結晶シリコン層１０４・・・
シリコン酸化層１０５・・・上部電極。特許出願人　　セイコーエプソン株式会社代　理　人　
弁理士　山　１）　稔第１図第２図第３図第６ｆ！！！第７図第８図第９図第４Ｊ！！第９図

Claims

【特許請求の範囲】（１）データ線に導電接続するソース及びゲート線に導
電接続するゲートを備えた薄膜トランジスタと、該薄膜
トランジスタのドレインに導電接続する画素電極と、該
ドレイン電位を付与された下部電極、他電位を付与され
た上部電極、及びこれらの間に形成された誘電絶縁膜を
備えた電荷蓄積容量と、からなる画素領域を有する液晶
表示パネルにおいて、前記上部電極には、前記ゲート線
に隣接する隣接ゲート線の電位が付与されていることを
特徴とする液晶表示パネル。（２）請求項第１項に記載の液晶表示パネルにおいて、
前記上部電極は隣接ゲート線自体であり、前記下部電極
は、前記誘電絶縁膜を介して前記上部電極の直下に形成
され、自身に前記ドレイン電位を付与すべき接続部を備
えていることを特徴とする液晶表示パネル。（３）請求
項第２項に記載の液晶表示パネルにおいて、前記接続部
は、前記ドレインに接続され、少なくともその一部が前
記データ線若しくはこれに隣接するデータ線の下方に形
成されていることを特徴とする液晶表示パネル。（４）請求項第２項に記載の液晶表示パネルにおいて、
前記接続部は前記画素電極に接続されていることを特徴
とする液晶表示パネル。（５）請求項第１項から第４項までの何れか１項に記載
の液晶表示パネルにおいて、前記下部電極は導電性多結
晶シリコン層で形成されていることを特徴とする液晶表
示パネル。（６）請求項第１項から第４項までの何れか
１項に記載の液晶表示パネルにおいて、前記下部電極は
金属層で形成されていることを特徴とする液晶表示パネ
ル。（７）データ線に導電接続するソース及びゲート線に導
電接続するゲートを備えた薄膜トランジスタと、該薄膜
トランジスタのドレインに導電接続する画素電極と、該
ドレイン電位を付与された下部電極、他電位を付与され
た上部電極、及びこれらの間に形成された誘電絶縁膜を
備えた電荷蓄積容量と、からなる画素領域を有する液晶
表示パネルの製造方法において、前記薄膜トランジスタの活性層及び前記下部電極を形成
する工程と、次に、前記薄膜トランジスタのゲート絶縁
膜及び前記誘電絶縁膜を同時に形成する工程と、更に、
前記ゲートと前記上部電極を同時に形成する工程と、こ
の後、前記ゲートをマスクとして前記活性層を導電化し
前記ソース及びドレインを形成する工程と、を有するこ
とを特徴とする液晶パネルの製造方法。（８）請求項第７項に記載の液晶表示パネルの製造方法
において、前記薄膜トランジスタの活性層及び前記下部
電極を形成する工程は、前記活性層を真性多結晶シリコ
ンで、前記下部電極を導電性多結晶シリコンで、それぞ
れ形成する工程であることを特徴とする液晶パネルの製
造方法。（９）請求項第７項に記載の液晶表示パネルの製造方法
において、前記薄膜トランジスタの活性層及び前記下部
電極を形成する工程は、前記活性層を真性多結晶シリコ
ンで、前記下部電極を金属層で、それぞれ形成する工程
であることを特徴とする液晶パネルの製造方法。（１０）請求項第８項に記載の液晶表示パネルの製造方
法において、前記薄膜トランジスタの活性層及び前記下
部電極を形成する工程は、真性多結晶シリコン層を形成
する段階と、この後、該真性多結晶シリコン層の一部を
導電化して前記下部電極を形成し残りを前記活性層とす
る段階と、を有することを特徴とする液晶パネルの製造
方法。（１１）請求項第７項から第９項までの何れか１項に記
載の液晶表示パネルの製造方法において、前記薄膜トラ
ンジスタの活性層及び前記下部電極を形成する工程では
、前記活性層と前記下部電極とを離間させて形成し、前
記ゲートをマスクとして前記活性層を導電化し前記ソー
ス及びドレインを形成する工程の後に、前記ドレインの
露出部及び前記下部電極の露出部上に画素電極を導電接
触状態に形成することを特徴とする液晶表示パネルの製
造方法。（１２）請求項第７項から第１１項までの何れか１項に
記載の液晶パネルの製造方法において、前記薄膜トラン
ジスタのゲート絶縁膜及び前記誘電絶縁膜を同時に形成
する工程は、熱酸化法によって行うことを特徴とする液
晶パネルの製造方法。