JP2008015461A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008015461A JP2008015461A JP2006346783A JP2006346783A JP2008015461A JP 2008015461 A JP2008015461 A JP 2008015461A JP 2006346783 A JP2006346783 A JP 2006346783A JP 2006346783 A JP2006346783 A JP 2006346783A JP 2008015461 A JP2008015461 A JP 2008015461A
- Authority
- JP
- Japan
- Prior art keywords
- region
- pixel
- electrode
- film
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】画素部が定義され、該画素部は画素部TFT領域とストレージ領域とに区分される基板201を用意する工程と、該基板201の全面に多結晶シリコン膜205及びストレージ電極膜209を順次形成する工程と、ストレージ電極膜209及び多結晶シリコン膜205を選択的にパターニングして前記画素部を覆う画素パターンを形成する工程と、前記画素パターンのうち、前記画素部TFT領域のストレージ電極膜209を選択的に除去して前記ストレージ領域にストレージ電極209Pを形成すると同時に、前記画素部TFT領域にストレージ電極209Pにより露出された多結晶シリコン膜からなる第1アクティブ層205P1を形成する工程とを備えている。
【選択図】図4G
Description
Claims (30)
- 画素部が定義され、該画素部は画素部TFT領域とストレージ領域とに区分されている、基板を用意し、
該基板の全面に多結晶シリコン膜及びストレージ電極膜を順次形成し、
これらストレージ電極膜及び多結晶シリコン膜を選択的にパターニングして前記画素部を覆う画素パターンを形成し、
該画素パターンのうち、前記画素部TFT領域のストレージ電極膜を選択的に除去して前記ストレージ領域にストレージ電極を形成すると同時に、前記画素部TFT領域に前記ストレージ電極により露出された多結晶シリコン膜からなる第1アクティブ層を形成する ことを備えたことを特徴とする液晶表示装置の製造方法。 - 前記多結晶シリコン膜と前記ストレージ電極膜との間に絶縁膜をさらに形成することを特徴とする請求項1に記載の液晶表示装置の製造方法。
- 前記画素パターンは、前記ストレージ電極膜、絶縁膜、及び、多結晶シリコン膜を選択的にパターニングして形成することを特徴とする請求項2に記載の液晶表示装置の製造方法。
- 前記絶縁膜はシリコン酸化膜(SiO2)から形成されたことを特徴とする請求項2に記載の液晶表示装置の製造方法。
- 前記ストレージ電極を形成することが、
前記画素パターンのうち、前記画素部TFT領域のストレージ電極膜及び絶縁膜を順次除去することを含む請求項2に記載の液晶表示装置の製造方法。 - 前記ストレージ電極膜は、N+シリコン層から形成されることを特徴とする請求項1に記載の液晶表示装置の製造方法。
- 前記ストレージ電極膜は、金属膜から形成されることを特徴とする請求項1に記載の液晶表示装置の製造方法。
- 前記第1アクティブ層及びストレージ電極は同一マスクで回折露光して形成することを特徴とする請求項1に記載の液晶表示装置の製造方法。
- 前記基板と前記多結晶シリコン層との間にバッファ層をさらに形成することを特徴とする請求項1に記載の液晶表示装置の製造方法。
- 前記第1アクティブ層を形成した後、前記画素部TFT領域の第1アクティブ層上に画素部ゲート電極を形成するとともに、前記ストレージ電極上に共通ラインを形成し、
前記画素部ゲート電極の両側下部の第1アクティブ層に画素部ソース領域及びドレイン領域を形成し、
これら画素部ソース領域及びドレイン領域を有する基板上に保護膜を形成し、
該保護膜をパターニングして、前記画素部ソース領域及びドレイン領域をそれぞれ露出させるための第1コンタクトホール及び第2コンタクトホールを形成し、
前記保護膜上に、前記第1コンタクトホールを介して前記画素部ソース領域と接続される画素部ソース電極を形成し、前記第2コンタクトホールを介して前記画素部ドレイン領域と接続される画素部ドレイン電極を形成し、
前記画素部ソース電極を覆う画素部ソース電極パターン及び前記画素部ドレイン電極を覆う画素部ドレイン電極パターンを形成する
ことをさらに備えたことを特徴とする請求項1に記載の液晶表示装置の製造方法。 - 前記画素部ゲート電極及び共通ラインを形成する前に、前記第1アクティブ層を有する基板上にゲート絶縁膜をさらに形成することを特徴とする請求項10に記載の液晶表示装置の製造方法。
- 前記第2コンタクトホールは、前記画素部ドレイン領域と共に前記ストレージ電極の一部を同時に露出させるように形成されることを特徴とする請求項10に記載の液晶表示装置の製造方法。
- 前記保護膜の形成は、
前記画素部ソース領域及びドレイン領域を有する前記基板上にシリコン酸化膜を蒸着して活性化熱処理を実施し、
前記活性化されたシリコン酸化膜上にシリコン窒化膜を蒸着及び水素化熱処理を実施することを特徴とする請求項10に記載の液晶表示装置の製造方法。 - 前記保護膜の形成は、
前記画素部ソース領域及びドレイン領域を有する前記基板上にシリコン酸化膜及びシリコン窒化膜を順次形成し、
これらシリコン窒化膜及び前記シリコン酸化膜を熱処理して前記シリコン酸化膜の活性化及び前記シリコン窒化膜の水素化を同時に進行させることを特徴とする請求項10に記載の液晶表示装置の製造方法。 - 前記保護膜は、
前記画素部ソース領域及びドレイン領域を有する前記基板上にシリコン酸化膜、シリコン窒化膜、及び、シリコン酸化膜を順次形成することを特徴とする請求項10に記載の液晶表示装置の製造方法。 - 画素部及び回路部がそれぞれ定義され、前記画素部は画素部TFT領域とストレージ領域とに区分されて、前記回路部はnチャネルTFT領域とpチャネルTFT領域とに区分されている基板を用意し、
前記基板の全面に多結晶シリコン膜及びストレージ電極膜を順次形成し、
これらストレージ電極膜及び多結晶シリコン膜を選択的にパターニングして、前記画素部を覆う画素パターン及び前記回路部のnチャネルTFT領域とpチャネルTFT領域をそれぞれ覆う第1、第2回路パターンを形成し、
前記画素パターンのうち、前記画素部TFT領域のストレージ電極膜を選択的に除去して前記ストレージ領域にストレージ電極及び前記画素部TFT領域に前記ストレージ電極により露出された多結晶シリコン膜からなる第1アクティブ層を形成すると同時に、前記nチャネルTFT領域及びpチャネルTFT領域を覆うそれぞれの第2及び第3アクティブ層を形成する
ことを備えていることを特徴とする請求項1に記載の液晶表示装置の製造方法。 - 前記第3アクティブ層上に回路部第1ゲート電極を形成し、
該回路部第1ゲート電極の両側下部の第3アクティブ層に回路部第1ソース領域及び第1ドレイン領域を形成し、
前記第1、第2アクティブ層上にそれぞれ画素部ゲート電極及び回路部第2ゲート電極を形成し、
前記画素部ゲート電極の両側下部の第1アクティブ層に画素部ソース領域及びドレイン領域を形成すると同時に、前記回路部第2ゲート電極の両側下部の第2アクティブ層に回路部第2ソース領域及び第2ドレイン領域を形成し、
これら回路部第2ソース領域及び第2ドレイン領域を有する基板上に保護膜を形成し、
該保護膜をパターニングして、前記画素部ソース領域及びドレイン領域、前記回路部第2ソース領域及び第2ドレイン領域、並びに、前記回路部第1ソース領域及び第1ドレイン領域をそれぞれ露出させる第1、第2、第3、第4、第5、及び第6コンタクトホールを形成し、
前記保護膜上に、前記第1、第3、及び第5コンタクトホールをそれぞれ満たして前記画素部ソース領域と接続される画素部ソース電極、前記回路部第2ソース領域と接続される回路部第2ソース電極、及び、前記回路部第1ソース領域と接続される回路部第1ソース電極を形成すると同時に、前記第2、第4、第6コンタクトホールをそれぞれ満たして前記画素部ドレイン領域と接続される画素部ドレイン電極、前記回路部第2ドレイン領域と接続される回路部第2ドレイン電極、及び、前記回路部第1ドレイン領域と接続される回路部第1ドレイン電極を形成し、
前記画素部ソース電極を覆う画素部ソース電極パターン及び前記回路部第2、第1ソース電極をそれぞれ覆う回路部第2、第1ソース電極パターンを形成すると同時に、前記画素部ドレイン電極を覆う画素部ドレイン電極パターン及び前記回路部第2、第1ドレイン電極をそれぞれ覆う回路部第2、第1ドレイン電極パターンをさらに形成することを特徴とする請求項16に記載の液晶表示装置の製造方法。 - 画素部が定義され、該画素部は画素部TFT領域とストレージ領域とに区分されている、基板と、
該基板上に形成され、少なくとも前記薄膜トランジスタ領域を覆う第1アクティブ層と、
該第1アクティブ層上に形成されるが、前記ストレージ領域を選択的に覆うストレージ電極と
を備えたことを特徴とする液晶表示装置。 - 前記第1アクティブ層は多結晶シリコン膜であることを特徴とする請求項18に記載の液晶表示装置。
- 前記第1アクティブ層と前記ストレージ電極との間に絶縁膜が介在することを特徴とする請求項18に記載の液晶表示装置。
- 前記ストレージ電極はN+シリコン層であることを特徴とする請求項18に記載の液晶表示装置。
- 前記ストレージ電極は金属膜であることを特徴とする請求項18に記載の液晶表示装置。
- 前記基板と前記第1アクティブ層との間にバッファ層が介在することを特徴とする請求項18に記載の液晶表示装置。
- 前記ストレージ電極を有する基板上にそれぞれ形成された画素部ゲート電極及び共通ラインと、
前記画素部ゲート電極の両側下部の前記第1アクティブ層に形成された画素部ソース領域及びドレイン領域と、
これら画素部ソース領域及びドレイン領域を有する基板上に形成された保護膜と、
該保護膜を貫通して前記画素部ソース領域及び前記ドレイン領域をそれぞれ露出させる第1コンタクトホール及び第2コンタクトホールと、
前記保護膜上に設けられ、前記第1コンタクトホールを介して前記画素部ソース領域と接続される画素部ソース電極、及び、前記第2コンタクトホールを介して前記画素部ドレイン領域と接続される画素部ドレイン電極と、
前記画素部ソース電極を覆う画素部ソース電極パターン及び前記画素部ドレイン電極を覆う画素部ドレイン電極パターンと、
をさらに備えたことを特徴とする請求項18に記載の液晶表示装置。 - 前記ストレージ電極を有する基板と画素部ゲート電極及び共通ラインとの間にゲート絶縁膜が介在することを特徴とする請求項24に記載の液晶表示装置。
- 前記ゲート絶縁膜はシリコン酸化膜(SiO2)であることを特徴とする請求項25に記載の液晶表示装置。
- 前記第2コンタクトホールは前記画素部ドレイン領域と共に前記ストレージ電極の一部を露出させることを特徴とする請求項24に記載の液晶表示装置。
- 前記保護膜は、単一のシリコン窒化膜(SiNx)と、順次積層されたシリコン酸化膜(SiO2)及びシリコン窒化膜(SiNx)と、順次積層されたシリコン酸化膜(SiO2)、シリコン窒化膜(SiNx)及びシリコン酸化膜(SiO2)との少なくとも1つを利用することを特徴とする請求項24に記載の液晶表示装置。
- 画素部及び回路部がそれぞれ定義され、前記画素部は画素部TFT領域とストレージ領域とに区分されて、前記回路部はnチャネルTFT領域とpチャネルTFT領域とに区分された基板と、 該基板上に同一レベルで形成され、少なくとも画素部TFT領域を覆う第1アクティブ層、前記nチャネルTFT領域を覆う第2アクティブ層、及び、前記pチャネルTFT領域を覆う第3アクティブ層と、 該第3アクティブ層を有する基板上に形成され、前記ストレージ領域を覆うストレージ電極と、
を備えたことを特徴とする請求項24に記載の液晶表示装置。 - 前記第1、第2、第3アクティブ層上にそれぞれ形成された画素部ゲート電極及び回路部第2、第1ゲート電極と、 前記画素部ゲート電極の両側下部の第1アクティブ層に形成された画素部ソース領域及びドレイン領域、前記回路部第2ゲート電極の両側下部の第2アクティブ層に形成された回路部第2ソース領域及び第2ドレイン領域、並びに、前記回路部第1ゲート電極の両側下部の第3アクティブ層に形成された回路部第1ソース領域及び第1ドレイン領域と、 これら回路部第1ソース領域及び第1ドレイン領域を有する基板上に形成された保護膜と、 該保護膜を貫通して前記画素部ソース領域及びドレイン領域、前記回路部第2ソース領域及び第2ドレイン領域、並びに、回路部第1ソース領域及び第1ドレイン領域をそれぞれ露出させる第1、第2、第3、第4、第5、及び第6コンタクトホールと、 前記保護膜上に形成され、前記第1、第3、及び第5コンタクトホールを介して前記画素部ソース領域、回路部第2ソース領域、及び、回路部第1ソース領域とそれぞれ接続される画素部ソース電極、回路部第2ソース電極、及び、回路部第1ソース電極、並びに、前記第2、第4、及び第6コンタクトホールを介して前記画素部ドレイン領域、前記回路部第2ソース領域、及び、回路部第1ドレイン領域とそれぞれ接続される画素部ドレイン電極、回路部第2ソース電極、及び、回路部第1ドレイン電極と、 前記画素部ソース電極、前記回路部第2ソース電極、及び、第1ソース電極をそれぞれ覆う画素部ソース電極パターン、回路部第2ソース電極パターン、及び、回路部第1ソース電極パターン、並びに、前記画素部ドレイン電極、前記回路部第2ドレイン電極、及び、前記回路部第1ドレイン電極をそれぞれ覆う画素部ドレイン電極パターン、回路部第2ドレイン電極パターン、及び、回路部第1ドレイン電極パターンと、をさらに備えたことを特徴とする請求項29に記載の液晶表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060061663 | 2006-06-30 | ||
KR1020060120219A KR101331803B1 (ko) | 2006-06-30 | 2006-11-30 | 액정표시장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008015461A true JP2008015461A (ja) | 2008-01-24 |
JP4669834B2 JP4669834B2 (ja) | 2011-04-13 |
Family
ID=38806157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006346783A Expired - Fee Related JP4669834B2 (ja) | 2006-06-30 | 2006-12-22 | 液晶表示装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7652727B2 (ja) |
JP (1) | JP4669834B2 (ja) |
DE (1) | DE102006060734B4 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8352400B2 (en) | 1991-12-23 | 2013-01-08 | Hoffberg Steven M | Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore |
US7966078B2 (en) | 1999-02-01 | 2011-06-21 | Steven Hoffberg | Network media appliance system and method |
TWI387109B (zh) * | 2008-06-10 | 2013-02-21 | Taiwan Tft Lcd Ass | 薄膜電晶體的製造方法 |
JP2013250411A (ja) * | 2012-05-31 | 2013-12-12 | Japan Display Inc | 液晶表示装置 |
KR102187047B1 (ko) * | 2013-07-10 | 2020-12-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 구동 회로, 및 표시 장치 |
KR101679252B1 (ko) * | 2014-09-30 | 2016-12-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치 |
CN105655352B (zh) * | 2016-01-14 | 2018-08-14 | 武汉华星光电技术有限公司 | 低温多晶硅tft阵列基板的制作方法 |
CN105679768B (zh) | 2016-01-25 | 2019-07-12 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
CN105652542B (zh) * | 2016-01-25 | 2019-07-12 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04415A (ja) * | 1990-04-11 | 1992-01-06 | Seiko Epson Corp | 液晶パネル |
JPH0792500A (ja) * | 1993-06-29 | 1995-04-07 | Toshiba Corp | 半導体装置 |
JPH09160074A (ja) * | 1995-12-13 | 1997-06-20 | Sharp Corp | 液晶表示装置 |
JPH09260672A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 薄膜半導体装置及び液晶表示装置 |
JPH10142636A (ja) * | 1996-11-06 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示回路 |
JPH11271812A (ja) * | 1997-12-31 | 1999-10-08 | Samsung Electronics Co Ltd | 液晶表示装置及びその製造方法 |
JP2000206566A (ja) * | 1999-01-18 | 2000-07-28 | Toshiba Corp | 薄膜半導体装置 |
JP2001021920A (ja) * | 1999-07-07 | 2001-01-26 | Furontekku:Kk | 薄膜トランジスタ基板および液晶表示装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2622183B2 (ja) * | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
KR100205388B1 (ko) * | 1995-09-12 | 1999-07-01 | 구자홍 | 액정표시장치 및 그 제조방법 |
US6344888B2 (en) * | 1996-10-22 | 2002-02-05 | Seiko Epson Corporation | Liquid crystal panel substrate liquid crystal panel and electronic device and projection display device using the same |
US6037195A (en) * | 1997-09-25 | 2000-03-14 | Kabushiki Kaisha Toshiba | Process of producing thin film transistor |
TW418539B (en) * | 1998-05-29 | 2001-01-11 | Samsung Electronics Co Ltd | A method for forming TFT in liquid crystal display |
JP3424234B2 (ja) * | 1998-11-30 | 2003-07-07 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
JP4588833B2 (ja) * | 1999-04-07 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 電気光学装置および電子機器 |
US8853696B1 (en) * | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
JP3538084B2 (ja) * | 1999-09-17 | 2004-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4193339B2 (ja) * | 1999-09-29 | 2008-12-10 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置並びに液晶装置の製造方法 |
TW513753B (en) * | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
JP4278834B2 (ja) * | 2000-06-02 | 2009-06-17 | 株式会社日立製作所 | 液晶表示装置とその製造方法 |
US20020064961A1 (en) | 2000-06-26 | 2002-05-30 | Applied Materials, Inc. | Method and apparatus for dissolving a gas into a liquid for single wet wafer processing |
JP4084080B2 (ja) * | 2002-05-10 | 2008-04-30 | 株式会社日立製作所 | 薄膜トランジスタ基板の製造方法 |
JP4638115B2 (ja) * | 2002-07-05 | 2011-02-23 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
US20040174483A1 (en) * | 2003-03-07 | 2004-09-09 | Yayoi Nakamura | Liquid crystal display device having auxiliary capacitive electrode |
US20060061701A1 (en) | 2004-09-22 | 2006-03-23 | Shih-Chang Chang | Pixel of a liquid crystal panel, method of fabricating the same and driving method thereof |
KR101146418B1 (ko) * | 2004-11-08 | 2012-05-17 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
KR101108369B1 (ko) * | 2004-12-31 | 2012-01-30 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
US20070061701A1 (en) * | 2005-09-14 | 2007-03-15 | Active Knowledge Ltd. | Input suggestions based on prior business process consequences |
KR101151799B1 (ko) * | 2005-11-09 | 2012-06-01 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
JP5044273B2 (ja) * | 2007-04-27 | 2012-10-10 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
-
2006
- 2006-12-21 DE DE102006060734.1A patent/DE102006060734B4/de not_active Expired - Fee Related
- 2006-12-22 US US11/643,876 patent/US7652727B2/en active Active
- 2006-12-22 JP JP2006346783A patent/JP4669834B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-06 US US12/652,819 patent/US8953110B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04415A (ja) * | 1990-04-11 | 1992-01-06 | Seiko Epson Corp | 液晶パネル |
JPH0792500A (ja) * | 1993-06-29 | 1995-04-07 | Toshiba Corp | 半導体装置 |
JPH09160074A (ja) * | 1995-12-13 | 1997-06-20 | Sharp Corp | 液晶表示装置 |
JPH09260672A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 薄膜半導体装置及び液晶表示装置 |
JPH10142636A (ja) * | 1996-11-06 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示回路 |
JPH11271812A (ja) * | 1997-12-31 | 1999-10-08 | Samsung Electronics Co Ltd | 液晶表示装置及びその製造方法 |
JP2000206566A (ja) * | 1999-01-18 | 2000-07-28 | Toshiba Corp | 薄膜半導体装置 |
JP2001021920A (ja) * | 1999-07-07 | 2001-01-26 | Furontekku:Kk | 薄膜トランジスタ基板および液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20100103338A1 (en) | 2010-04-29 |
US7652727B2 (en) | 2010-01-26 |
DE102006060734A1 (de) | 2008-01-10 |
JP4669834B2 (ja) | 2011-04-13 |
US20080002074A1 (en) | 2008-01-03 |
DE102006060734B4 (de) | 2014-03-06 |
US8953110B2 (en) | 2015-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4546444B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4669834B2 (ja) | 液晶表示装置の製造方法 | |
KR20180098621A (ko) | 저온 폴리실리콘 어레이 기판의 제조방법 | |
US7804572B2 (en) | Liquid crystal display device and fabrication method thereof | |
KR101338106B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP4680878B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4991277B2 (ja) | 液晶表示装置の製造方法 | |
KR101338107B1 (ko) | 액정표시장치의 제조방법 | |
KR101338108B1 (ko) | 액정표시장치의 제조방법 | |
KR101331803B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101224049B1 (ko) | 액정표시장치의 제조방법 | |
KR101266275B1 (ko) | 액정표시장치의 제조방법 | |
KR101301520B1 (ko) | 액정표시장치 제조방법 | |
KR101343497B1 (ko) | 액정표시장치의 제조방법 | |
KR101358220B1 (ko) | 액정표시장치의 제조방법 | |
KR101250788B1 (ko) | 액정표시장치의 제조방법 | |
KR20090050445A (ko) | 액정표시장치의 제조방법 | |
JP2004356371A (ja) | 液晶ディスプレイの製造方法 | |
KR20070045457A (ko) | 영상 표시 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4669834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |