KR100318004B1 - 액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판 - Google Patents

액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판 Download PDF

Info

Publication number
KR100318004B1
KR100318004B1 KR1019990015114A KR19990015114A KR100318004B1 KR 100318004 B1 KR100318004 B1 KR 100318004B1 KR 1019990015114 A KR1019990015114 A KR 1019990015114A KR 19990015114 A KR19990015114 A KR 19990015114A KR 100318004 B1 KR100318004 B1 KR 100318004B1
Authority
KR
South Korea
Prior art keywords
gate
lines
gate lines
liquid crystal
thin film
Prior art date
Application number
KR1019990015114A
Other languages
English (en)
Other versions
KR19990087973A (ko
Inventor
헤비구치히로유키
가와하타겐
Original Assignee
가타오카 마사타카
알프스 덴키 가부시키가이샤
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP12502898A external-priority patent/JP3305259B2/ja
Priority claimed from JP15335298A external-priority patent/JP3352944B2/ja
Application filed by 가타오카 마사타카, 알프스 덴키 가부시키가이샤, 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 가타오카 마사타카
Publication of KR19990087973A publication Critical patent/KR19990087973A/ko
Application granted granted Critical
Publication of KR100318004B1 publication Critical patent/KR100318004B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Abstract

종래와 비교하여 적은 개수의 데이터선에 의하여 각 화소의 구동을 행할 수 있는 액티브매트릭스형 액정표시장치를 제공한다.
기판에 매트릭스상으로 복수의 데이터선 Dj-2,Dj,···와 복수의 게이트선 GAi,GBi,···를 설치하고, 각 데이터선의 양측에 TFT 1 및 화소전극을 복수의 게이트선의 각각에 대응시켜 설치하고, 데이터선의 양측에 화소전극을 사이에 두는 제1,제2의 게이트선 중의 일방의 게이트선으로 부터의 신호로 제어하도록 복수의 게이트선을 배치하고 있다.
또, TFT 를 이루는 게이트전극이 게이트선 자체로 구성되고, 화소전극에 전기적으로 접속한 드레인전극이 게이트전극을 횡단하는 구성으로 되어 있다.

Description

액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판{Active matrix LDC device and panel of LCD device the same}
본 발명은 액티브매트릭스형 액정표시장치 및 그 액정표시장치에 사용하는 매트릭스기판에 관한 것이다.
주지하는 바와 같이 액티브매트릭스형 액정표시장치는 2장의 글래스기판을 대향시켜 고정하고, 그 간극에 액정을 봉입한 구조로 되어 있고, 일방의 글래스기판에 투명한 공통전극이 형성되고, 타방의 글래스기판에는 다수의 투명한 화소전극이 행열상으로 형성됨과 함께 각 화소전극에 개별적으로 전압을 인가하기 위한 회로가 형성되어 있다.
도 22는 액티브매트릭스형 액정표시장치의 일반적인 구성을 나타내는 것이고, 보다 상세히는 동장치의 상기 화소전극이 형성된 측을 위에서 내려다본 평면도를 나타내고 있다. 이 액티브매트릭스형 액정표시장치는 m행 n열의 화소행열 PX(i,j)(i=1∼m, j=1∼n)을 갖고 있고, 그 일부가 도 22에 도시되어 있다.
도면 중 종횡배열된 장방형이 파선으로 표시되어 있는데 이들은 각각 화소를 나타내고 있다.
각 화소는 도시한 바와 같이 수평방향(열방향) 및 수직방향(행방향)에 규칙적으로 배열되어 있는데, 이들의 화소의 각 열에 대응하여 n개의 데이터선 Dj(j=1∼n)가 형성되고, 또 화소의 각 행에 대응하여 m개의 게이트선 Gi(i=1∼m)이 형성되어 있다. 여기서 각 데이터선 Dj(j=1∼n)는 각 화소 PX(i,j)(i=1∼m, j=1∼m)에신호전압을 공급하는 선로이다. 또, 게이트선 Gi(i=1∼m)는 신호전압을 화소로 입력시키기 위한 게이트전압을 각 화소PX(i,j)(i=1∼m,j=1∼n)에 공급하는 선로이다.
각 화소PX(i,j)는 상술한 화소전극 위에 TFT(Thin Film Transistor;박막트랜지스터) 1을 갖고 있다. 이 TFT 1은 소스전극이 데이터선 Dj에 접속되고, 게이트전극이 게이트선 Gi에 접속되고, 드레인전극이 화소전극에 접속되어 있다.
여기서, 화소전극은 상술한 공통전극과의 사이에 액정을 개재하고 있다. 도22에 있어서 용량 2는 이 화소전극 및 공통전극에 의하여 개재된 액정용량을 나타내는 것이다. TFT 1은 화소에 대한 입력을 행할 것인가의 여부 즉, 데이터선 Dj를 개재하여 공급되는 신호전압을 이 액정용량 2에 인가할 것인가의 여부를 전환하기 위한 스위칭소자로 기능한다.
이어서, 이 액티브매트릭스형 액정표시장치의 동작에 대하여 설명한다. 이 액티브매트릭스형 액정표시장치에서는 m개의 게이트선Gi(i=1∼m)를 순차 주사하고, 일정한 필드 주기마다 1화소의 화상표시를 행한다. 여기서 게이트선을 주사하는 방식으로는 논인터레스방식과 인터레스방식의 2종류가 있다. 도 23(a) 및(b)는 m=480의 경우를 예로 들어 이들의 각 방식에 있어서 각 게이트선의 주사순서를 나타낸 것이다.
논인터레스방식에서는 1필드 주기를 요하고 도 23 좌측에 예시하는 것처럼 480개의 게이트선 G1∼G480에 일정시간씩 게이트전압을 순차인가하여 가고, 이후 필드 주기가 새로운 것으로 전환할 때 마다 이것과 같은 동작을 반복한다. 이와 같은 게이트선에 대한 게이트전압의 인가는 도시하지 않은 게이트드라이버에 의하여행해진다.
각 필드 주기에 있어서, 각 게이트선 G1∼G480에는 1회씩 게이트전압이 인가되었다고 하면 이 게이트전압은 화소행열의 제i행을 구성하는 n개의 화소 PX(i∼j)(j=1∼n)의 각 TFT 1의 게이트에 인가되고, 이들 TFT 1이 도통상태로 된다. 또, 이 게이트선 Gi에 대한 게이트전압의 인가가 행해지는 기간, 도시하지 않은 데이터드라이버에 의하여 n개의 데이터선 Dj(j=1∼n)에 n화소분의 신호전압이 각각 출력된다. 이들 n화소분의 신호전압은 도통상태로 된 상기 TFT 1을 통하여 각 화소PX(i,j)(j=1∼n)의 액정용량 2에 각각 인가된다. 이 결과 n개의 화소 PX(i∼j)(j=1∼n)에 의하여 수평주사선 1개 분의 선화상의 표시가 행해지게 된다. 이와 같은 게이트전압 및 신호전압의 인가가 화소행열의 제1행으로 부터 480행 까지 이어서 행하여 지고 이것에 의하여 1화소분의 화상의 표시가 행해진다.
이것에 대하여 인터레스방식에서는 도 23 우측에 예시하는 것처럼 어느 필드 주기에 있어서, 예를 들어 기수번째의 게이트선 G1,G3,G5...G479에 게이트전압을 인가한 때는 다음의 필드 주기에서는 우수번째의 게이트선 G2,G4,G6...G480에 게이트전압을 인가한다 라고 하는 형태로 각 필드주기간에 다른 게이트선의 주사를 행하여 2필드 주기로 1화소분의 화상표시를 행하는 동작을 반복한다. 이 인터레스 방식의 경우 2필드 주기에 1회의 비율로 1개의 게이트선 Gi에 대한 게이트전압의 인가를 행하면 되기 때문에 소비전력을 절약할 수 있는 이점이 있다.
그런데, 상술한 종래의 액티브매트릭스형 액정표시장치는 화소행열을 구성하는 각 열마다 데이터선을 갖고 있기 때문에 1행당의 화소수가 많은 경우에는 그것에 따라서 데이터드라이버를 다수 사용할 필요가 있다. 그러나 이 데이터드라이버는 비교적 고가의 부품이기 때문에 이것을 다수 사용하면 장치전체가 고가의 것으로 되어버린다.예를들면 열방향의 화소수가 1920, 행방향의 화소수가 480인 VGA대응의 액정표시패널은 1920개의 데이터선과 480개의 게이트선을 갖고 있다. 240개의 출력단자를 갖는 데이터드라이버 및 데이터드라이버를 사용하여 상기 종래기술에 의한 액정표시장치패널을 구성하는 것으로 하면 데이터드라이버를 열방향으로 8개설치하고, 게이트드라이버를 행방향으로 2개 설치할 필요가 있다. 이와 같이 8개나 데이터드라이버를 사용하면 액정표시패널이 고가의 것이 되어 버린다.
또, 상술한 종래의 기술은 표시 에리어가 작은 액정표시패널을 구성하는 것이 곤란한 문제점을 갖고 있다. 즉, 액정표시패널의 테두리 부분인 데이터배선 단자부에는 상기 데이터선에 신호전압을 공급하기 위한 다수의 단자가 설치되어 있지만 표시 에리어가 작은 액정표시패널에 있어서는 이 데이터배선 단자부를 소형화할 필요가 있다. 그리고 이데이터배선 단자부의 소형화를 행하기 위해서는 상기 각 데이터선에 대응한 단자의 피치를 좁게할 필요가 있지만, 종래 기술에 의한 액정표시패널은 데이터선의 개수가 많기 때문에 이 협피치화의 요구가 매우 어렵게 된다. 이 때문에 데이터배선 단자부의 제작이 어렵게 되고, 수율의 저하 등의 문제를 일으키는 것이다.
이 발명은 이상의 사정을 감안하여 이루어진 것이고, 종래에 비하여 적은 개수의 데이터선에 의하여 각 화소의 구동을 행할 수 있는 액티브매트릭스형 액정표시장치 및 이것에 사용되는 기판을 제공하는 것을 목적으로하고 있다.
도 1은 본 발명의 제1실시 형태인 액티브매트릭스형 액정표시장치용 기판의 구성을 나타내는 평면도이고,
도 2는 동기판의 TFT부분(라지아일랜드 구조)의 구성을 나타내는 평면도이고,
도 3은 동기판의 TFT부분(라지게이트 구조의 경우)의 구성을 나타내는 평면도이고,
도 4는 동기판의 TFT부분에 종래 일반의 구조를 적용한 구조의 구성을 나타내는 평면도이다.
도 5는 제2의 실시 형태인 액티브매트릭스형 액정표시장치용 기판의 구성을 나타내는 평면도이고,
도 6은 본 발명의 제3 실시형태인 액티브매트릭스형 액정표시장치용 기판의 구성을 나타내는 평면도이고,
도 7은 본 발명의 제4 실시형태인 액티브매트릭스형 액정표시장치용 기판의 구성을 나타내는 평면도이고,
도 8은 제2 또는 제3 실시형태의 기판의 TFT부분(라지아일랜드 구조의 경우)의 구성을 나타내는 평면도이고,
도 9는 제2 또는 제3 실시형태의 기판의 TFT부분(라지게이트 구조의 경우)의 구성을 나타내는 평면도이고,
도 10은 본 발명의 제5 실시형태인 액티브매트릭스형 액정표시장치용 기판의 구성을 나타내는 평면도이고,
도 11은 본 발명의 제6 실시형태인 액티브매트릭스 기판의 등가회로를 나타내는 도이고,
도 12는 동매트릭스기판의 레이아웃을 나타내는 평면도이고,
도 13은 본 발명의 제7 실시형태인 액티브매트릭스 기판의 등가회로를 나타내는 도이고,
도 14는 동매트릭스기판의 레이아웃을 나타내는 평면도이고,
도 15는 본 발명의 제8 실시형태인 액티브매트릭스 기판의 등가회로를 나타내는 도이고,
도 16은 본 발명의 제9 실시형태인 액티브매트릭스 기판의 등가회로를 나타내는 도이고,
도 17은 동 매트릭스기판의 레이아웃을 나타내는 평면도이고,
도 18은 본 발명의 제10 실시형태인 액티브매트릭형 액정표시장치의 구성을 나타내는 도이고, 도 18A는 동장치의 평면도, 도 18B는 도 18A의 I - I선을 따라 절단한 단면도이고,
도 19는 동실시형태에 있어서 디멀티플랙서부의 구성을 나타내는 회로도이고,
도 20은 발명의 제11 실시형태인 액티브매트릭스형 액정표시장치의 구성을 나타내는 도이고, 도 20A는 동장치의 평면도, 도 20B는 도 20A의 Ⅱ-Ⅱ선을 따라 절단한 단면도이고,
도 21은 동실시형태에 있어서 시프트레지스터부의 구성을 나타내는 회로도이고,
도 22는 종래 액티브매트릭스형 액정표시장치의 구성을 나타내는 평면도이고,
도 23은 액티브매트릭스형 액정표시장치의 게이트선의 주사 수순을 나타내는 도이고,
도 24는 2배 주사선 방식의 매트릭스기판의 등가회로를 나타내는 도이고,
도 25는 본 발명의 문제점을 설명하기 위한 도이다.
*도면의 주요 부분에 대한 부호의 설명*
PX(i,j) - 화소 Dj - 데이터선
Gi -게이트선 1, 101 - TFT
2 - 액정용량 3 - 축적용량
4,5 - 아일랜드 6, 103 - 화소전극
7, 104- 드레인전극 Cs- 축적용량선
102 - 소스전극 105 - 게이트전극
본 발명의 액티브매트릭스형 액정표시장치용 기판은 기판상에 매트릭스상으로 복수의 데이터선과 복수의 게이트선을 설치하고, 상기 각각의 데이터선의 양측에 TFT 및 TFT에 접속하는 화소전극을 상기 복수의 게이트선의 각각에 대응시켜 설치하고, 상기 데이터선의 양측의 화소전극을 이들 화소전극을 개재하여 배치한 게이트선 중 대응하는 게이트선으로 부터의 신호에 의하여 제어하도록 상기 복수의 게이트선을 배설한 것을 특징으로하는 것이다.
본 발명의 액티브매트릭스형 액징표시장치용 기판에 있어서는 1개의 데이터선이 그 양측에 배치된 화소전극에 신호전압을 공급한다. 또 데이터선의 양측의 화소전극을 개재하여 배치한 게이트선 중 1방의 게이트선에 게이트전압을 인가하는 것에 의하여 게이트선을 따라 배열된 화소전극 중 반의 화소전극에 신호전압의 입력이 행해지고, 타방의 게이트선에 게이트전압을 인가하는 것에 의하여 나머지 반의 화소에 신호전압의 입력이 행해진다. 따라서 본 발명의 기판에 의하면 데이터선의 개수가 종래의 반으로 감소하고, 고가의 데이터드라이버 수를 반감할 수 있다.
또, TFT를 이루는 게이트전극을 상기 게이트선 자체로 구성하고, 상기 화소전극에 전기적으로 접속된 드레인전극이 상기 게이트전극을 횡단하는 구조로 하는 것이 바람직하다.
이 구조로 한 경우 액티브매트릭스형 액정표시장치용 기판의 제조과정에 있어서 게이트전극 형성공정과 드레인전극 형성공정과의 사이에서 포토마스크틀어짐이 발생하고, 게이트전극에 대한 드레인전극의 위치맞춤이 틀어지더라도 인접하는 데이터선간에 끼워진 2개의 TFT에서 게이트-드레인간의 기생용량 Cgd가 정상인 경우와 다름없이 같게 되고, 필드쓰루전압 △Vp도 같게 되기 때문에 플리커나 휘도얼룩의 발생을 방지할 수 있다.
또, 상기 액티브매트릭스형 액정표시장치용 기판에 있어서, 상기 각 화소전극에 대응하여 축적용량을 설치하고, 상기 인접하는 데이터선 내의 인접하는 화소전극간에 상기 데이터선과 평행하게 축적용량선을 배설하고, 상기 축적용량의 일방의 전극을 이 축적용량에 대응하는 화소전극에 접속함과 함께 축적용량의 타방의 전극을 상기 축적용량선에 접속하는 구성을 체용할 수 있다.
이 발명에 의하면 각 화소전극에 축적용량이 접속되어 있기 때문에 각 화소의 신호전압을 보지하는 능력을 높게할 수 있다. 또, 각 축적 용량선에는 그 양측의 각 축적용량으로 부터 2화소분의 입력전류가 흐른다. 따라서, 인접한 데이터선에 대하여는 역극성의 신호전압이 인가되도록 각 데이터선에 대한 신호전압의 출력을 행하므로써, 각 축적용량선에 흐르는 입력전류를 상쇄하고, 입력부족의 발생을 방지할 수 있다.
본 발명의 액티브매트릭스형 액정표시장치는 액정을 협지하는 기판 쌍의 일방의 기판으로써 상기 기판을 사용하는 것을 특징으로하는 것이다.
그리고, 그 액티브매트릭스형 액정표시장치에 있어서, 필드주기가 바뀔때마다 상기 화소를 개재하여 배치한 게이트선 중 일방의 게이트선에 게이트전압을 순차공급하는 동작과, 상기 화소전극을 개재하여 배치한 게이트선 중 타방의 게이트선에 게이트전압을 순차공급하는 동작을 교호로 반복하는 주사수단을 구비하는 것을 특징으로한다.
이 발명에 의하면 2필드 주기를 이용하여 화소행열의 전체화소로 신호전압의 입력이 행해진다. 따라서 신호전압의 입력에 동반한 소비전력을 저감할 수 있다.
또, 본 발명의 액티브매트릭스형 액정표시장치는 각 필드 주기에 있어서, 출력단자로부터 게이트전압을 순차출력하는 게이트드라이버와, 상기 필드 주기가 바뀔 때 마다 상기 게이트드라이버의 출력단자로부터 순차출력되는 게이트전압을 상기화소전극을 개재하여 배치한 게이트선 중 일방의 게이트선에 순차공급하는 동작과, 상기 게이트드라이버의 출력단자로부터 순차출력되는 게이트전압을 상기 화소전극을 개재하여 배치한 게이트선 중 타방의 게이트선에 순차공급하는 동작을 교호로 반복하는 멀티플랙서를 구비하고, 상기 멀티플랙서 및 화소를 공통의 제조공정에 의하여 이루어진 것을 특징으로하는 것이다.
이 발명에 의하면 상기 장치와 같은 작용 효과를 얻을 수 있다. 또 멀티플랙서를 설치하므로써 게이트드라이버 개수를 반감할 수 있다. 또, 멀티플랙서 및 화소를 공통의 제조공정에 의하여 형성하기 때문에 제조 코스트의 증가를 초래하지 않고 제조할 수 있다.
또한, 본 발명의 액티브매트릭스형 액정표시장치는 제1스타트펄스를 순차쉬프트하고, 각 스테이지의 출력신호를 게이트전압으로 하여 상기 화소전극을 개재하여 배치한 게이트선 중 일방의 게이트선에 공급하는 제1쉬프트레지스트와, 제2스타트펄스를 순차쉬프트하고, 각 스테이지 출력신호를 게이트전압으로하여 상기 화소전극을 개재하여 배치한 게이트선 중 타방의 게이트선에 공급하는 제2쉬프트레지스트를 구비하고, 상기제1 및 제2쉬프트레지스트와 화소를 공통의 제조공정에 의하여 이루어지는 것을 특징으로하는 것이다.
이 발명에 의하면 상기 장치와 같은 작용 효과를 얻을 수 있다. 또 제1 및 제2쉬프트레지스트를 설치하므로써 게이트드라이버의 외부 부착이 불필요하게 된다. 또, 각 쉬프트레지스트 및 화소를 공통의 제조공정에 의하여 형성하기 때문에 제조 코스트의 증가를 초래하지 않고 제조할 수 있다.
또, 본 발명의 액티브매트릭스형 액정표시장치용 기판은 기판상에 매트릭스상으로 복수의 데이터선과 복수의 게이트선을 설치하고, 각 데이터선에 대하여 같은 측에 TFT 및 이 TFT에 접속하는 화소전극을 각각 설치함과 동시에 TFT를 이루는 드레인전극을 상기 게이트선으로부터 연장하여 TFT를 이루는 게이트전극에 대하여 같은 측에 설치하고, 상기 데이터선을 소정의 개수씩 전기적으로 접속하고, 상기 소정의 개수의 데이터선의 각 데이터선에 접속하는 TFT를 각각 다른 게이트선에 의하여 제어하도록 상기 복수의 게이트선을 배설한 것을 특징으로하는 것이다.
종래 보다 적은 개수의 데이터선에 의하여 각 도트를 구동하는 액티브매트릭스형 액정표시장칭용 기판에는 여러 종류의 구성을 생각할 수 있지만 그 중에서도 플리커의 발생을 저감한 표시품위가 높은 액정표시장치를 제공하는 것이다. 이점에 대하여 이하에 설명한다. 도 24는 데이터선 수를 종래의 반으로한 액티브매트릭스형 액정표시장치용 기판의 일예이다.
이것은 에를 들면 1개의 데이터선 Dj+1을 사이에 개재하여 배치된 2열의 도트PX(i,j),PX(i,j+1)(동시에 I=1∼m)로 그 데이터선 Dj+1을 공유하는 것이고, 그 구성에 의하여 데이터선 수가 반감하고, 데이터드라이버의 수를 저감할 수 있게 된다. 또 각 행에 있어서 데이터선 Dj+1을 개재하는 2개의 도트, 예를들면 도트PX(i,j),PX(i,j+1)는 각각의 게이트선 GAi,GBi에 의하여 구동된다. 이 구성으로한 결과 이 2개의 도트PX(i,j),PX(i,j+1)의 TFT 121a, 121b는 이들 2도트의 중심점을 중심으로하여 점대칭으로 배치하고, 이들 2개의 TFT 121a,121b에서는 게이트에 대하여 드레인과 소스의 위치(도의 좌우방향으로)가 역으로 되어 있다.
도 25(A),(B)는 상기 2개의 도트PX(i,j),PX(i,j+1)의 TFT 121a,121b의 부분을 나타내는 도이다. 설명의 형편상 데이터선을 개재하여 좌측의 도트PX(i,j)를 도트a, 우측의 도트 PX(i,j+1)를 도트b라 칭하기로 한다.
일반적으로 TFT의 게이트전극과 드레인전극의 중첩부분은 게이트 드레인간 기생용량 Cdg(실재는 아일랜드와 게이트전극의 중첩부분도 Cgd에 영향을 미친다)로 되지만 이 중첩부분의 면적은 제조과정에 있어서, 프로세스정밀도(구체적으로는 노광기의 얼라인먼트 정밀도)에 의하여 오차가 발생하고, 게이트-드레인간 기생용량 Cdg에 오차가 발생한다.
도트a,도트b의 각 TFT 121a,121b가 서로 점대칭의 위치에 있는 경우, 게이트층에 대한 드레인층의 위치가 설계대로라면 도 25(A)에 나타내는 것처럼 도트a 도트b의 TFT 121a, 121b 각각의 게이트전극 122a, 122b와 드레인전극 123a, 123b와의 중첩부분의 치수(아일랜드 중앙으로 부터 드레인전극 단부까지의 치수를 포함) La, Lb는 같게되고, 도트a의 게이트 - 드레인간 기생용량을 Cgda, 도트b의 게이트- 드레인간 기생용량을 Cdgb로 하면 Cgda= Cgdb로 된단. 그러나 도 25(B)에 나타내는 것처럼 예를 들면 게이트층에 대하여 드레인층이 좌우방향으로 틀어지면 도트a의 드레인전극 122a와 드레인전극 123a의 중첩부분의 치수 L'a에 대하여 도트b의 게이트전극 122b와 드레인전극 123b의 중첩부분의 치수 L'b는 커지게 된다. 그 결과 도트a와 도트b에 있어서 게이트 - 드레인간 기생용량의 관계는 C'gda<C'gdb로 된다 (정확히는 기생용량에 아일랜드와 게이트전극의 중첩부분도 포함된다). 즉, TFT가 기판 내에서 점대칭의 위치에 있는 경우 노광기의 얼라인먼트 정밀도에 의해서 게이트 - 드레인간 기생용량이 동일기판에서 오차가 생기게 된다.
그런데, TFT에 게이트전압 Vg를 인가한 때의 필드쓰루전압 △Vp는 이하의 식으로 나타낼수 있다.
△Vp={(Cgd)/(Clc+Cs+Cgd)}·Vg
(단 Clc:액정용량, Cs: 축적용량)
따라서, 게이트 - 드레인간 기생용량 Cdg가 다르면 필드쓰루전압 △Vp가 변화한다. 또, 필드쓰루전압과 옵세트의 전압과의 관계로부터 필드쓰루전압이 변화하면 옵세트전압도 변화하기 때문에 게이트 - 드레인간 기생용량이 다르면 옵세트전압이 달라지게 된다. 따라서 상기 구성의 TFT기판의 경우 옵세트전압이 동일기판내에서 도트에 의해 달라지게 되고, 모든 도트에 대하여 읍세트의 조정을 할 수 없게 된다. 그 때문에 플리커가 발생한다.
본 발명의 액티브매트릭스 액정표시장치용 기판은 데이터선을 동일행의 복수의 도트로 공유하는 사고를 계승하는 한편, 프로세스 정밀도에 기인하는 플리커의발생을 억제하려고하는 것이다. 따라서, 이것을 실현하기 위하여 상술한 것처럼 각데이터선에 대하여 동일측에 TFT를 설치함과 함께 각 TFT의 드레인전극을 게이트전극에 대하여 동일측에 설치하였다. 즉, TFT를 점대칭의 배치가 아니고, 1개의 TFT에 있어서, 소스전극과 드레인전극의 위치관계가 기판상의 모든 TFT에 걸쳐서 같게 되도록 하였다. 이 구성으로 함으로써, 게이트층에 대한 드레인층의 얼라인먼트가 틀어졌다 하더라도 기판상의 모든 TFT에서 같은 방향으로 틀어지기 때문에 게이트-드레인간 기생용량은 각 TFT사이에서 같게되고, 옵세트전압이 기판 내에서 균일하게 된다. 이것에 의하여 플리커의 발생을 억제할 수 있다.
또, 데이터선이 각 열마다 설치되어 있어도 복수의 데이터선을 소정의 개수씩 전기적으로 접속하는 것에 의하여 데이터드라이버의 접속부분에서의 데이터선의 개수를 감소시킬 수 있기 때문에 데이터드라이버의 수를 종래보다 저감할 수 있다. 따라서 상기 소정 개수의 데이터선에 동일의 데이터신호가 공급되게 되지만 전기적으로 접속된 데이터선의 각 데이터선에 접속하는 TFT를 각각 다른 게이트선으로 제어하는 것에 의하여 지장없이 구동을 행할 수 있다.
또, 상기 전기적으로 잡속된 데이터선을 이들 데이터선의 적어도 양단 측에서 상호 접속한 구성으로 하는 것이 바람직하다.
소정 개수의 데이터선을 전기적으로 접속하는 경우 기능적으로는 데이터드라이버에 접속하는 측의 1개소만을 상호 접속하면 되지만 적어도 양단측에서 상호 접속한 구성으로 한 경우 어느 데이터선의 1개소가 단선되더라도 데이터신호의 공급이 단절되지 않고, 선결함으로 되는 것을 방지할 수 있다. 즉, 이 구성에 의하면단선 결함에 대하여 용장구조로 할 수 있고, 수율의 향상을 꾀할 수 있다.
또, 상기 복수의 데이터선을 기수개 걸러 소정 개수씩 전기적으로 접속한 구성으로하는 것이 바람직하다.
표시품위의 향상, 크로스토크 저감을 위해 일반적으로 우수번째의 데이터선과 기수번째의 데이터선에는 극성이 다른 데이터신호가 공급되는 소위 데이터선 반전구동이 채용된다. 그러나 본 발명에 있어서, 인접하는 데이터선을 전기적으로 접속하는 경우에는 전기적으로 접속된 데이터선에 대응하는 도트에 관하여는 동일의 극성이 되는 경우가 있고, 기생용량에 의한 커플링에 의하여 화소전위가 영향을 받기 때문에 데이터선 반전구동이 유효하게 기능하지 못하게 된다.
이것에 대하여 데이터선을 기수개 걸러 전기적으로 접속한 경우 접속한 데이터선의 조마다 역극성의 신호를 공급하면 인접하는 2개의 데이터선에서는 반드시 극성이 역으로 되기 때문에 임의의 도트에 대하여 데이터선 반전구동이 유효하게 기능하게 된다. 그 결과 크로스토크가 저감되고, 표시품위를 높게할 수 있다.
또, 상기 각 화소전극에 이 화소전극을 횡단하는 1개 이상 상기 소정 개수 이하의 게이트선을 적층 배치한 구성으로 하여도 된다. 그 경우 화소전극과 1개 이상 상기 소정 개수 이하의 게이트선이 협동하여 축적용량을 형성하게 된다.
즉, 본 발명에 있어서는 전기적으로 접속된 데이터선의 각 데이터선에 접속하는 TFT를 각각 다른 게이트선으로 제어하는 구성이기 때문에, 1개의 도트를 주목하면 도트 내를 다른 TFT를 제어하기 위한 게이트선이 횡단하게 된다. 그러나 게이트선이 횡단하는 영역은 축적용량으로 이용할 수 있기 때문에 게이트선이 횡단하는구조가 되더라도 개구율이 저하하지 않는다.
그리고, 상기 액티브매트릭스 액정표시장치용 기판과 공통전극을 설치한 기판과의 사이에 액정을 협지하므로써, 본 발명의 액티브매트릭스형 액정표시장치를 구성할 수 있다.
본 발명의 액티브매트릭스형 액정표시장치에 의하면 종래의 장치와 비교하여 데이터드라이버의 수를 삭감하므로 코스트 저감을 꾀하고, 플리커의 발생을 저감한 표시 품위가 높은 액정표시장치를 실현 할 수 있다.
발명의 실시형태
이하 도면을 참조하여 본 발명의 실시형태에 대하여 설명한다.
제1실시형태
도 1은 이 발명의 제1실시형태인 액티브매트릭스형 액정표시장치의 기판구성을 나타내는 평면도이다.
도 22와 같이 파선표시의 각 장방형은 화소행열 PX(i,j)(i=1∼m,j=1∼n)을 구성하는 개개의 화소를 나타내고 있다.
도 22의 액티브매트릭스형 액정표시장치는 화소행열 PX(i,j)(i=1∼m,j=1∼n)의 각 열마다 1개씩 데이터선 Dj를 갖고있고, 또한 각 행마다 1개씩 게이트선 Gj를 갖고 있다.
이것에 대하여 도 1에 나타내는 본 실시형태의 액티브매트릭스 액정표시장치에서는 화소행열 PX(i,j)(i=1∼m,j=1∼n)를 각각 2열씩 구분하도록 n/2개의 데이터선이 형성되어 있고, 각 데이터선은 각각의 양측의 2m개의 TFT 1의 소스전극에 접속되어 있다. 도 1에서는 이들 중 3개의 데이터선 Dj-2,Dj+2가 예시되어 있다.
또, 화소행열 PX(i,j)(i=1∼m,j=1∼n)의 각 행에 대하여는 각 행을 구성하는 n개의 화소를 양측으로 부터 끼우도록 제1게이트선GAi(i=1∼m) 및 제2게이트선GBi(i=1∼m)가 각각 형성되어 있다.
각 행을 구성하는 n개의 화소는 상기 n/2개의 데이터선에 의하여 구획되어지고, 각 데이터선간에는 화소가 2개씩 개재된 상태로 되어 있지만 제1 및 제2의 각 데이터선은 이들의 각 데이터선간을 교호로 분담하고, 각 데이터선간의 2화소의 TFT 1로 게이트전압의 공급을 행한다.
또, 각 행에 설치된 제1 및 제2의 게이트선은 인접한 각 행간에서 다른 데이터선간을 분담하고, 각 데이터선간의 화소 TFT 1로 게이트전압의 공급을 행하고 있다.
예를들면 제i행을 주목하면 데이터선Dj-2 및 Dj사이의 2개의 화소 PX(i,j-1), PX(i,j)에 대하여는 제2게이트선 GBi에 의하여 게이트전압의 공급이 행해지고, 그 이웃의 데이터선Dj 및 Dj+2사이에 개재된 2개의 화소 PX(i,j+1), PX(i, j+2)에 대하여는 제1게이트선 GAi에 의하여 게이트전압의 공급이 행해진다.
한편, 제i행 이웃의 제i-1행에 있어서는 데이터선Dj-1 및 Dj사이의 2개의 화소에 대하여는 제1게이트선 GAi-1에 의하여 게이트전압의 공급이 행해지고, 그 이웃의 데이터선Dj 및 Dj+2 사이에 개재된 2개의 화소에 대하여는 제2게이트선 GBi-1에 의하여 게이트전압의 공급이 행하여진다. 제i+1행에 있어서도 동일하다.
이어서, 본 실시형태의 액티브매트릭스형 액정표시장치용 기판에 있어서,TFT의 구체적인 구성에 대하여 설명한다.
도 2 및 도 3은 도 1에 있어서 데이터선 Dj-2 및 Dj, 제1게이트선GAi 및 제2게이트선 GBi에 의하여 둘러싸인 2개의 화소PX(i,j-1), PX(i,j)의 TFT부분을 나타내는 평면도이다. 그리고, 도 2는 게이트선 GBi의 폭보다도 아일랜드 4의 폭이 큰 소위 라지아일랜드 구조를 채용한 경우를, 도 3은 아일랜드 5의 폭보다도 게이트선 GBi의 폭이 큰 소위 라지게이트 구조를 채용한 경우를 각각 나타내고 있다.
본 실시형태의 TFT의 평면구조의 특징은 도 2 및 도 3에 공통이고, TFT 1을 이루는 게이트전극을 게이트선 GBi자체로 구성하고 화소전극 6에 전기적으로 접속된 드레인전극 7이 게이트선 GBi를 횡단하고 있는 점이다.
또한, 도 1은 등가회로이고 형편상 상기 설명에서는 「데이터선은 TFT 1의 소스전극에 접속되어 있다」 라고 기술하였지만 실제 구성에서는 도 2, 도 3에 나타내는 것처럼 데이터선 Dj-2, Dj자체가 TFT 1의 소스전극으로 되어 있다.
이것에 대하여 상기와 같은 곳에 종래 일반의 TFT구조를 채용한 것을 도 4A, B에 나타낸다. 즉, 게이트전극 50이 게이트선 GBi로 부터 돌출하고, 이 게이트전극 50의 중앙을 향하여 양측에 소스전극 51, 드레인전극 52가 각각 연장되어 있는 구조이다.
이 구조를 채용한 경우 도 4A에 나타내는 것처럼 게이트층과 소스· 드레인층과의 사이에 위치맞춤 틀어짐이 없는 경우에는 게이트 - 드레인간의 기생용량 CgdL3, CgdR3는 좌우 어느쪽의 TFT에서도 같지만, 도 4B에 나타내는 것처럼 소스·드레인층이 게이트층에 대하여 좌측으로 틀어진 경우는 정상인 경우와 비교하여 좌측의 TFT의 CgdL4는 커지게 되고, 우측의 TFT의 CgdR4는 작아지게 된다. 이것에 의하여 우측화소와 좌측화소의 필드쓰루전압 △Vp가 달라지게 되고, 액정화면에 플리커나 휘도얼룩이 발생한다.
한편, 도 2 및 도 3에 나타낸 본 실시형태의 구조를 채용한 경우, 화소전극 6에 접속하는 드레인전극 7이 게이트전극(게이트선 GBi)을 횡단하고 있기 때문에 가령 위치맞춤 틀어짐이 발생하더라도 좌우 TFT의 게이트 - 드레인간 기생용량 CgdL1과 CgdR1, CgdL2와 CgdR2는 각각 같고, 필드쓰루전압 △Vp도 같게 되기 때문에 플리커나 휘도얼룩의 발생을 억제할 수 있다. 도 2, 도 3에서는 소스· 드레인층이 게이트층에 대하여 좌측으로 틀어진 경우를 나타내고 있지만, 우측으로 틀어지거나 각도가 틀어진(회전함) 경우에 있어서도 좌우 TFT의 CgdL과 CgdR은 같게되고, 동일한 효과를 얻을 수 있다.
이어서 본 실시형태의 동작에 대하여 설명한다.
본 실시형태에서는 제1 및 제2의 각 게이트선을 각 필드주기간에서 교호로 주사하는 인터레스 방식의 주사에 의한 2필드 주기를 이용하여 1화소분의 화상표시가 행하여진다. 즉, 예를 들면 기수필드 주기에 있어서는 제1게이트선 GAi(i=1∼m)에 일정시간씩 게이트전압이 순차인가된다. 또, 각 게이트선에 게이트전압이 인가되는 기간 n/2개의 데이터선을 개재하고, 각 게이트선에 접속된 n/2개의 화소에 신호전압이 각각 출력된다. 즉, 도1에 나타낸 예에서는 게이트선 GAi에 게이트전압이인가되어 있는 기간, 데이터선 Dj-2,Dj,Dj+2를 개재하고, 게이트선 GAi에 접속된 화소 PX(i,j-2), PX(i,j+1), PX(i,j+2)에 신호전압이 각각 공급되는 것이다. 이 결과 기수필드 기간에 있어서는 m행 n열의 각 화소 중 게이트선 GA(i)(i=1∼n)에 접속된 절반의 화소에 신호전압의 입력이 행해진다.
그리고, 다음의 우수필드 주기에 있어서는 제2게이트선GBi(i=1∼m)에 일정시간씩 게이트전압이 순차인가된다. 또 각 게이트선에 게이트전압의 인가가 행해지는 기간, n/2개의 데이터선을 개재하고, 각 게이트선에 접속된 n/2개의 화소에 신호전압이 인가된다. 그 결과 우수필드 기간에 있어서는 게이트선 GB(i)(i=1∼n)에 접속된 다른 절반의 화소에 대한 신호전압의 입력이 행해진다.
이와 같이 본 실시형태에 의하면 2필드 주기를 이용하여 1화소분의 신호전압이 m행n열의 모든 화소에 입력되기 때문에 1화면분의 화상이 완전한 형으로 표시된다.
이상 본 실시형태의 구성 및 동작에 대하여 설명하였지만 본 실시형태의 효과를 열거하면 다음과 같다.
(1) 데이터선의 개수를 종래의 절반으로할 수 있다. 따라서 데이터드라이버의 개수를 감소시킬 수 있고, 장치전체의 가격을 저감할 수 있다. 예를 들면 열방향의 화소수가 1920, 행방향의 화소수가 480개인 VGA 대응의 액정표시패널을 구성하는 경우 데이터선의 개수가 960개로 끝난다. 따라서, 예를들면 240개의 출력단자를 갖는 데이터드라이버를 열방향을 따라 4개 설치하는 것만으로도 충분하고, 데이터드라이버의 개수를 절반으로 감소시킬 수 있고, 장치의 저 가격화가 가능하게 된다. 또, 본 실시형태의 경우 1행당 2개의 게이트선을 사용하기 때문에 VGA 대응의 액정표시패널의 경우는 게이트선이 960개로 되고, 게이트드라이버를 4개 사용하게 된다(종래는 2개). 그러나 데이터드라이버의 개수가 절반으로 되고, 또한 총 부품수가 적어지기 때문에 결국 장치 전체로서의 가격은 낮아지게 된다.
(2) 데이터선의 개수가 종래의 절반으로 충분하기 때문에 표시에리어가 작은 액정표시패널을 구성하는 경우에 있어서도 데이터배선 단자부의 좁은 피치화에 관한 요구가 어렵게 되지 않는다.
(3) 상술한 종래의 액티브매트릭스형 액정표시장치에서는 각 필드주기에 있어서 n개의 데이터선을 구동하였지만 본 실시형태에서는 각 필드 주기에 있어서, n/2개의 데이터선 밖에 구동하지 않는다. 이 때문에 본 실시형태에서는 각 데이터드라이버의 구동주파수를 종래의 절반으로할 수 있다. 또 , 상술한 것처럼 데이터드라이버의 개수가 종래의 절반으로 된다. 따라서, 전데이터드라이버의 소비전력은 종래의 약 1/4로 저감되게 된다. 한편, 본 실시형태에서는 게이트선의 개수가 종래 2배로 되기 때문에 게이트드라이버의 필요개수가 증가하게 된다. 그러나 게이트드라이버 구동주파수는 데이터드라이버 구동주파수와 비교하여 극히 낮기 때문에 게이트드라이버의 증가에 기인한 전소비전력의 증가는 거의 없고, 결국 장치전체의 소비전력은 대폭저감된다.
(4)본 실시형태에 있어서는 n/2개의 데이터선에 의하여 구획된 각 구간을 제1 및 제2의 게이트선이 교호 분담하고, 각 구간 내의 화소로 게이트전압의 공급을 행하고, 또한 인접하는 각 행간에서는 제1 및 제2게이트선이 다른 구간을 분담하도록 하고 있기 때문에 기수필드주기, 우수필드주기에 관계없이 항상 모든 행에 있어서 n/2개의 화소에 의한 표시가 행해지고, 또한, 모든 열에 있어서 m/2개의 화소에 의한 표시가 행해진다. 따라서 눈에 거슬리는 종방의 흰줄 혹은 횡방의 흰줄이 화면에 나타나는 라인크롤링이 쉽게 발생하지 않는 이점이 있다.
(5) 본 실시형태에 있어서는 TFT의 평면구조로써, 화소전극에 접속한 드레인전극이 게이트선 GBi를 횡단하는 구성을 채용하고 있기 때문에 게이트층과 소스· 드레인층과의 사이에서 위치 틀어짐이 발생하더라도 좌우의 TFT Cgd는 같고, 필드쓰루전압 △Vp도 같게되기 때문에 플리커나 휘도얼룩의 발생을 억제할 수 있다.
제2∼ 제4실시형태
제 5도∼제 7도는 이 발명의 제2∼제4실시형태의 구성을 각각 나타내는 것이다. 이들 각 실시형태의 각 게이트선과 각 화소와의 구체적인 접속관계는 상기 제1실시형태에서 나타낸 것과는 다르다. 그러나 어느 실시형태도 n/2개의 데이터선이 각각 2열씩 분담하여 신호전압의 공급을 행하는 점 및 각 행마다 제1 및 제2의 게이트선이 n/2개씩 화소를 분담하여 게이트전압의 공급을 행하는 점에 있어서, 상기 제1실시형태와 다르지 않다. 이들 각 실시형태는 본 발명의 각 게이트선과 각 화소의 접속관계가 상기 제1실시형태에 한정되지 않고, 다양한 변형을 할 수 있는 것을 명백히 하기 위하여 그 구체적인 예로 나타낸 것이다. 이들 각 실시형태에 있어서도 상기 제1실시형태에서 예로든 효과(1)∼(3)과 동일한 효과를 얻을 수 있다. 또한, 라인크롤링의 방지효과에 관하여는 상기 제1실시형태 혹은 제3실시형태(도6)가 최적이고, 제2실시형태(도 5) 및 제4실시형태(도 7)는 다른 것에 비하여 종방의 흰줄이 나타나기 쉬운 결점이 있다.
또, 도 5 및 도 6에 나타난 등가회로에 대응하는 TFT의 구체적인 구성을 도 8, 도 9에 각각 나타낸다. 도 8은 라지아일랜드 구조를 채용한 경우, 도 9는 라지게이트구조를 채용한 경우의 도면이다.
이들 도면에 표시한 것처럼 본 실시형태에 있어서도 제1실시형태와 같고, 화소전극 6에 접속한 드레인전극 7이 게이트선 GAi,GBi를 각각 횡단하는 구성을 채용하고 있기 때문에 게이트층과 소스·드레인층과의 사이에서 위치 틀어짐이 발생하더라도 좌우 TFT의 Cgd는 같고, 필드쓰루전압 △Vp도 같게되기 때문에 플리커나 휘도농도의 발생을 억제할 수 있다. 즉, 상기 제1실시형태에 있어서 열거한 효과 (5)를 얻을 수 있다.
제5실시형태
콘트라스트를 높이고, 또한 크로스토크를 저감하고, 화질을 높이기 위해서는 각 화소의 신호전압을 보지하는 능력을 높이는 것이 효과적이다. 이 때문에 액티브 매트릭스형 액정표시장치에 있어서는 각 화소전극에 대한 축적용량을 각각 접속한 구성이 많이 채용되고 있다.
본 실시 형태는 상기 제1실시형태에서 나타낸 구성을 개량하여 각 화소전극에 축적용량을 접속한 것이다. 본 실시형태의 구성을 도 10에 나타낸다. 이 도면에 나타낸 것처럼 각 화소PX(i,j)(i=1∼m,j=1∼n)에는 축적용량 3이 각각 형성되어 있고, 이들 축적용량 3의 일방의 전극이 각 화소의 화소전극(즉, 액정용량 2의 일방의 전극)에 접속되어 있다. 또, 화소전극PX(i,j)(i=1∼m,j=1∼n)은 n/2개의 데이터선(도 10에서는 이들 중 3개의 데이터선Dj-2,Dj,Dj+2를 도시)에 의해서 2열씩 구획되어 있지만 이들 데이터선이 형성되어 있지 않은 각 화소간의 경계영역에 데이터선과 평행하게 Cs선(축적용량선)이 각각 형성되어 있다. 각 화소의 축적용량 3의 타방의 전극은 이들 Cs선을 개재하는 것에 의하여 도시하지 않은 기준전원에 접속되어 있다.
본 실시형태에 의하면 이와 같이 하여 각 화소전극에 접속된 축적용량 3으로부터 각 화소의 신호전압의 보지능력이 높아지기 때문에 고콘트라스트화 및 크로스토크 저감효과를 얻을 수 있다. 또, 본 실시형태에 의하면 2열의 화소열로 1개의 Cs선을 공용하는 구성으로 되어 있기 때문에 게이트선의 개수가 종래의 2배로되더라도 개구율의 저하를 초래하는 일은 없다. 본원 발명자는 종래의 액티브매트리스형 액정표시장치에 대하여 본 실시형태의 구조를 적용한 경우의 효과를 확인하기 위해 디자인을 바꾸지 않고, 본 실시형태의 구조의 레이아웃 설계를 시행하여 보았다.
이 결과 종래와 같은 정도의 개구율이 얻어졌다.
그런데, 본 실시형태처럼 각 화소전극에 축적용량 3을 접속하면 각 화소로 신호전압의 입력시에 입력전류가 Cs선에 흐른다. 따라서, Cs선의 배선저항이 높은 경우에는 이 배선저항에 기인한 입력 부족이 발생할 경우가 있다. 이것은 콘트라스트의 저하, 크로스토크 증대 등의 화질저하의 원인이 된다.이와같은 불합리를 방지하기 위하여 Cs선의 폭을 넓게하고, 배선저항을 저하시키는 것도 생각하여 볼 수 있지만 개구율의 저하를 초래하기 때문에 바람직 스럽지 않다.
여기서 본 실시형태에서는 그 구조상, 항상 각 Cs선에 2화소분의 입력전류가 흐른다고 하는 제1실시형태의 특징을 활용하고, 이들 입력전류를 상쇄하여 각 Cs배선의 전압강하를 저감하는 수단을 강구하고 있다. 더 상술하면 본 실시형태에서는 도시하지 않은 데이터드라이버가 n/2개의 데이터선에 신호전압을 각각 인가할 때 인접하는 2개의 데이터선에 대하여 항상 역극성의 신호전압이 인가되도록 각 신호전압을 출력한다. 즉, 어느필드 주기에서 예를들면 게이트선 GBi에 게이트전압이 인가되는 것으로 하면 이때 데이터선 Dj-2에는 예를들어 정신호전압을 인가하고, 이것과 인접하는 데이터선 Dj에는 부신호전압을 인가하는 것이다. 이와 같은 역극성의 신호전압의 인가를 행한 결과, 데이터선 Dj-2 및 Dj의 사이의 Cs선에는 이들 각 신호전압에 대응한 입력전류가 흐르게 되지만 이들 각 입력전류는 상쇄하게 된다. 이 때문에 Cs선에는 미미한 전류밖에 흐르지 않고, 입력 부족의 문제는 발생하지 않는다.
이상 제1실시형태(도 1)에 축적용량 및 Cs선의 부가를 행한 경우를 예로 들어 설명하였지만 제4실시형태(도 7)에 축적용량 및 Cs선의 부가를 행하여도 된다. 이 제4실시형태에서도 제1실시형태와 같이 2개의 데이터선간에 개재된 2화소에 동시에 입력전류가 흐르는 구성으로 되어 있기 때문에 본 실시형태(제5실시형태)와 같은 구성을 채용한 경우에 각 Cs선에 있어서 각 입력전류를 상쇄할 수 있기 때문이다.
제6실시형태
이하, 본 발명의 제6실시형태를 도 11 및 도 12를 참조하여 설명한다.
도 11은 본 실시형태의 액정표시장치에 있어서, 액티브매트릭스 액정표시장치용 기판의 등가회로를 나타내는 도이고, 도 12는 실제의 설계 레이아웃도 이다. 제 11 및 제12도에 나타내는 것처럼 기판상에 매트릭스상으로 복수의 데이터선 Dia, Dib,···와 복수의 게이트선 Gja,Gjb···가 설치되고, 각 데이터선Dia,Dib,···에 대하여 같은측(도에 있어서 우측)에 TFT 101이 설치되어 있다. 따라서 각 TFT 101은 평행이동의 위치관계에 있고, 기판 내의 어느 TFT 101에 있어서도 데이터선 Dia,Dib,···에 접속되는 소스전극 102가 좌측, 화소전극 103에 접속되는 드레인전극 104가 우측에 위치하도록 되어 있다.
그리고, 화소전극 103과 이 화소전극 103과 액정을 개재하여 대향하는 공통전극과에서 액정용량 Clc를 구성하고 있다.
본 실시형태에서는 도 11에 나타내는 것처럼 인접하는 데이터선 Dia,Dib,Di+1a,Di+1b,···가 2개씩 양단에 접속되어 있고, 데이터드라이버에 접속되는 일단측이 1개의 데이터선 Di,Di+1,···으로 연장되어 있다. 그리고, 서로 접속된 2개 1조의 데이터선 Di에 대응하는 각 TFT 101의 게이트전극 105는 각각 다른 게이트선 Gja, Gjb,···에 접속되어 있다. 또 동일하게 인접하는 2개의 1조의 데이터선Di+1에 대응하는 각 TFT 101의 게이트전극은 반복하여 다른 게이트선 Gja, Gjb,···에 접속되어 있다. 각 게이트선은 등간격으로 배치되어 있고, 도 12에 나타내는 것처럼 임의의 1개의 도트, 예를 들면 데이터선 Dia,Dib, 게이트선 Gja, Gj+1a에 둘러싸인 도트의 화소전극 103의 중앙을 인접하는 도트의 TFT 101에 접속된 게이트선 Gjb가 횡단하게 되지만 이 부분은 화소전극 103과 게이트선 Gjb가 절연막을 개재하여 적층된 구조를 하고 있고, 이 도트의 축적용량 Cs를 구성한다.
상기 구성의 액정표시장치를 구동하는 때에는 2필드로 1프래임 인터레스 구동이 채용된다.
즉, 인접하는 2개의 데이터선 Dia와 Dib와는 전기적으로 접속되어 있기 때문에 이들 2개의 데이터선Dia, Dib에 동일의 화상신호가 공급된다. 그리고 제1필드에 있어서, 첨자 a의 게이트선 Gja, Gj+1a,···에 주사신호가 공급되어 이들 게이트선이 액티브가 되고, 제2필드에 있어서는 참자 b의 게이트선 Gjb,Gj+1b,··· 에 주사신호가 공급되어 이들 게이트선이 액티브가 된다. 따라서, 제1필드에서는 첨자a의 게이트선 Gja, Gj+1a,···에 접속된 도트에 대하여 각 데이터선으로 부터 화상신호가 공급되고, 제2필드에 있어서는 첨자 b의 게이트선 Gjb, Gj+b,···에 접속된 도트에 대하여 각 데이터선으로 부터 화상신호가 공급된다.
본 실시형태에 있어서는 종래 일반 액티브매트릭스 액정표시장치용 기판의 구성과 비교하여 게이트선의 개수는 2배가 되지만 데이터드라이버 접속부분에서의 데이터선의 개수는 절반이 되고, 고가인 데이터드라이버의 수를 감소시킬 수 있기 때문에 장치 전체로써 코스트 저감을 꾀할 수 있다.
그러나 액티브매트릭스 액정표시장치용 기판상의 각 TFT 101을 점대칭의 배치가 아닌 평행이동의 배치로 하는 것에 의하여 게이트층에 대한 드레인층의 얼라인먼트가 틀어졌다고 하더라도 기판내의 전체의 TFT 101에서 같은 방향으로 틀어지게 된다. 그 결과 게이트 드레인 기생용량은 각 TFT사이에서 같게되고, 옵세트전압이 기판 내에서 균일하게 되기 때문에 표시품위를 떨어뜨리는 플리커의 발생을 억제할 수 있다.
또, 데이터선 Dia, Dib 상호의 접속에 관해서는 데이터드라이버에 접속하는 데이터선의 개수를 감소하는 것이 목적이기 때문에 기능적으로는 데이터드라이버에 접속하는 측의 1개소만을 접속하면 된다. 그러나 본 실시형태의 경우 인접하는 2개의 데이터선 Dia,Dib를 이들 데이터선의 양단에서 상호 접속하였다. 이 구성에 의하면 2개의 데이터선 Dia,Dib 중 어느 일방의 데이터선의 1개소가 단선되더라도 정상적인 데이터선을 통하여 단선된 데이터선 측에도 화상 신호가 공급된다. 즉, 데이터선의 1개소가 단선하더라도, 화상신호의 공급이 차단되지 않고, 그 데이터선이 선결함이 되는 것을 방지할 수 있다. 즉, 이구성에 의하면 단선결함에 대하여 용장구조로 할 수 있고, 수율의 향상을 꾀할 수 있다.
더욱이, 본 실시형태의 구성에서는 1개의 도트의 중앙을 인접하는 도트의 TFT 101을 제어하기 위한 게이트선 Gja, Gjb,···가 횡단하게 되지만 게이트선이 횡단하는 영역은 축적용량 Cs로 이용할 수 있기 때문에 게이트선이 횡단하는 구조가 되어도 그 구조에 의한 개구율의 저하는 없다.
제7실시형태
이하 본 발명의 제7실시형태를 도 13 및 도 14를 참조하여 설명한다.
도 13은 본 실시형태의 액정표시장치의 액티브매트릭스 액정표시장치용 기판의 등가회로를 나타내는 도이고, 도 14는 설계 레이아웃도이다.
한편, 도 13에서는 도시형편상 축적용량 Cs의 기재는 생략한다.
도 13 및 도 14에 나타내는 것처럼 본 실시형태의 액티브매트릭스 액정표시장치용 기판이 제6실시형태와 다른 것은 데이터선을 3개씩 전기적으로 접속한 점이다. 본 실시형태에 있어서도 기판상의 각 데이터선 Dia,Dib,Dic,Di+1a,Di+1b, Di+1c,···에 대하여 같은 측(도의 우측)에 TFT 1O1이 설치되어 있고, 기판 내의 어느 TFT 101에 있어서도 소스전극 102와 드레인전극 104의 위치관계는 같게 되어 있다. 그리고 인접하는 데이터선 Dia,Dib,Dic,Di+1a,Di+1b,Di+1c,···가 3개씩 양단에 접속되어 있다.
또, 서로 접속된 3개의 데이터선 Dia,Dib,Dic에 대응하는 각 TFT 101의 게이트전극 105는 각각 다른 게이트선 Gja, Gjb,Gjc,···에 접속되어 있다. 도 14에 나타내는 것처럼 1개의 도트의 화소전극을 인접하는 도트의 TFT에 접속된 게이트선, 또한 인접하는 도트의 TFT에 접속된 게이트선의 2개의 게이트선이 횡단하고, 이 부분에서 축적용량 Cs를 구성하고 있다.
본 실시형태의 경우도 구동은 인터레스로 행하여지지만 제6실시형태와 다르고, 3필드로 1프래임이 구성된다. 즉, 제1필드에 있어서, 첨자a의 게이트선 Gja, Gj+1a,···가 액티브로 되고 그 게이트선에 대응하는 도트에 대하여 각 데이터선으로 부터 화상신호가 공급되고, 제2필드에 있어서는 동일하게 첨자b 게이트선 Gjb Gj+1b···에 대응하는 도트에 화상신호가 공급되고, 제3필드에 있어서는 첨자c의 게이트선 Gjc, Gj+1c··· 에 대응하는 도트에 화상신호가 공급된다.
본 실시형태에 있어서는 종래 일반적인 액티브매트릭스 액정표시장치용 기판의 구성과 비교하여 데이터드라이버와의 접속부분의 데이터선Di, Di+1,···의 개수는 1/3으로 되고, 고가인 데이터드라이버의 수를 감소할 수 있다. 그리고 제6실시형태와 같이 제조프로세스 중의 얼라인먼트 정밀도에 기인하는 플리커의 발생을 억제할 수 있다. 또 본 구조에 있어서도 단선 결함에 대하여 용장구조로 되어 있고, 수율의 향상을 꾀할 수 있다. 또한,1개의 도트의 중앙을 2개의 게이트선이 횡단하는 영역은 축적용량 Cs로 되고, 개구율은 저하되지 않는다.
제8실시형태
이하 본발명의 제8실시형태를 도 15를 참조하여 설명한다.
도 15는 본 실시형태의 액정표시장치의 액티브매트릭스 액정표시장치용 기판의 등가회로를 나타내는 도이다. 또 도 15에 있어서는 도시의 형편상 축적용량 Cs의 기재는 생략한다. 도 15에 나타내는 것처럼 본 실시형태의 액티브매트릭스 액정표시장치용 기판에 있어서는 기판상의 데이터선 Dia, Di+1a, Dib, Di+1b,···에 대하여 같은측 (도의 우측)에 TFT 1O1이 설치되어 있고, 기판 내의 어느 TFT 1O1에 있어서도 소스전극과 드레인전극의 위치관계는 같게 되어 있다. 그리고 1개 걸러 2개씩의 데이터선Dia와 Dib, Di+1a와 Di+1b,···가 양단에 접속되어 있다.
예를 들면 제6실시형태의 경우 인접하는 2개의 데이터선이 인접되어 있기 때문에 구동시에 2개1조의 데이터선에 대하여 데이터선 반전구동을 채용한 경우, 조가 다른 인접 데이선간에서는 확실히 극성은 다르지만 상호 접속된 데이터선에 각각 대응하는 도트 사이에서는 데이터선 반전구동을 행하고 있음에도 불구하고 동일의 극성이 되어 버린다.
이것에 대하여 본 실시형태의 경우 데이터선이 1개 걸러 접속되어 있기 때문에 2개 1조의 데이터선 Di, Di+1,···마다에 반전된 구동을 행하면 기판상의 모든 인접하는 도트 사이에서 극성이 반전하게 된다. 이것에 의하여 데이터선 반전이 유효하게 기능하게 되고, 제6실시형태와 비교하여 크로스토크 저감효과가 향상된다.
제9실시형태
이하 본 발명의 제9실시형태를 도 16 및 도 17을 참조하여 설명한다.
도 16은 본 실시형태의 액정표시장치의 액티브매트릭스 액정표시장치용 기판의 등가회로를 나타내는 도이고, 도 17은 설계 레이아웃도이다.
한편, 도 16에서는 도시형편상 축적용량 Cs의 기재는 생략한다.
도 16 및 도 17에 나타내는 것처럼 본 실시형태의 액티브매트릭스 액정표시장치용 기판에 있어서는 기판상의 각 데이터선 Dia, Dib, Di+1a, Di+1b,···에 대하여 같은 측(도의 우측)에 TFT 101이 설치되어 있고, 인접하는 2개의 데이터선 Dia와 Dib, Di+1a와 Di+1b,···가 상호접속되어 있다.
그리고, 서로 접속된 2개 1조의 데이터선 Di에 대응하는 각 TFT 101의 게이트전극 105는 각각 다른 게이트선Gja, Gjb···에 접속되어 있다.
단, 제6실시형태처럼 게이트선 Gja, Gjb··의 배치가 등간격이 아니고, 첨자 b의 게이트선 예를들면 게이트선 Gjb는 다음단의 게이트선 Gj+1a에 근접하여 배치되어 있다.
그 결과 예를 들면 도 17의 좌상의 도트 A와 그 오른쪽 이웃의 도트 B를 주목하면 이들 도트 TFT 1O1의 위치는 좌측의 도트 A에서는 도면의 도트 A의 상측, 우측의 도트 B에서는 도면의 도트 B의 하측으로 선대칭의 위치에 있다.
즉, 본 실시형태의 경우 각 도트의 TFT 101이 제6내지 제8의 실시형태처럼 평행이동의 위치관계에 있는 것이 아니고, 게이트선을 따라 인접하는 도트에서 서로 다른 선대칭의 위치에 있게 된다.
그러나, 본 실시형태의 경우에도 1개의 TFT 101에 있어서, 게이트전극 105에 대한 소스전극 102와 드레인전극 104의 위치관계는 기판상의 모든 TFT 101에 걸쳐서 동일하다. 이 구성에 의하여 게이트층에 대한 드레인층의 얼라인먼트가 틀어졌다고 하더라도 기판 상의 모든 TFT에서 동일방향으로 틀어지기 때문에 게이트 드레인간 기생용량은 각 TFT 1O1 사이에서 같게 되고, 옵세트전압이 기판 내에서 균일하게 된다. 이것에 의하여 제6내지 제8의 실시형태의 경우와 같이 플리커의 발생을 억제할 수 있다.
또한, 제6내지 제8의 실시형태는 게이트선을 따라 인접하는 게이트가 도트의 절반 틀어진 배치로 되고, 소위 델타형 배열로 된다. 이것에 대하여 본 실시형태에서는 스트라이프형 배열로 할 수 있다. 또, 본 실시형태의 경우 인접하는 TFT를 제어하는 게이트선이 도트 중앙을 횡단하는 구성으로 되지 않고, 축적용량 Cs는 화소전극과 이 화소전극의 단부에서 중첩하는 차단 또는 전단의 게이트선으로 구성되게 된다.
제10실시형태
도 18A 및 B는 본 발명의 제10 실시형태인 액티브매트릭스형 액정표시장치의 구성을 나타내는 것이고, 도 18A는 동장치의 평면도, 도 18B는 도 18A의 I-I선을 따라 절단하여 나타내는 단면도이다. 이들 각 도에 있어서 1O은 TFT기판이고, 화소전극, TFT, 축적용량, 데이터선 및 게이트선으로 이루어진 TFT매트릭스부 11에 대하여는 이미 제1 내지 제9의 실시형태에서 설명한 것과 동일한 구성의 것을 채용하면 된다. 따라서, 여기서 중복되는 설명은 생략한다. 또 20은 대향기판이고, 각 화소전극과 대향하는 공통전극이 형성되어 있다. 이들 TFT기판 10 및 대향기판 20은 일정의 간극을 두고 대향하고 있고, 그 간극에는 액정이 봉입되어 있다. 또,30,30은 게이트드라이버, 40,40은 데이터드라이버이고, 각각 240개의 출력단자를 갖고 있다.
이 액티브매트리스형 액정표시장치는 열방향의 화소수가 1920, 행방향의 화소수가 480인 VGA대응의 액정표시패널이다. 따라서, TFT매트릭스부 11은 960개의 게이트선을 갖고 있다.
그리고, 960개의 데이터선을 구동하기 위해 TFT기판 10에는 4개의 데이터드라이버 40이 4개 외부부착되어 있다. 한편, 게이트선은 960개이기 때문에 본래라면 4개의 게이트드라이버 30이 필요하게 되지만 본 실시형태에서는 TFT기판 10상에 디멀티플랙서부 12를 설치하므로써, 게이트드라이버 30의 개수를 절반으로 하고 있다.
이 디멀티플랙서의 경우는 TFT기판 1O상에 TFT 및 신호배선을 형성하여 된 것이지만 TFT기판 10상에 TFT매트리스부 11을 형성할 때 동시에 형성된다. 따라서 이 디멀티플랙서 12를 TFT기판 10상에 형성하기 위해 새로운 제조공정을 추가할 필요는 없다.
도 19는 디멀티플랙서부 12의 회로구성을 나타내는 것이다. 도 19에 나타내는 것처럼 디멀티플랙서부 12는 인버터 120과 480개의 디멀티플랙서DMPX1∼DMPX480로 구성되어 있다. 각 디멀티플랙서는 각각 TFT에 의한 4개의 트랜스퍼게이트 121∼124를 갖고 있다.
트랜스퍼게이트 121 및 124의 각 게이트에는 도시하지 않은 제어회로부터 절환신호 Vselect가 공급된다. 또, 트랜스퍼게이트 121 및 123의 각 게이트에는 절환신호 Vselect를 인버터 120에 의하여 반전한 신호가 공급된다.
이어서 본 실시형태의 동작을 설명한다.
각 필드주기에 있어서 디멀티플랙서 DMPX1∼DMPX480의 각 입력단자에는 도 18A,B에 있어서 2개의 게이트드라이버 30으로 부터 얻어지는 480개의 출력신호 SR1∼SR480이 순차공급된다. 또, 필드주기가 바뀔때마다 전환신호 Vselect의 레벨이 반전된다. 이 결과 디멀티플랙서부 12에서는 이하의 동작이 행해진다. 또 이하의 예에서는 각 트랜스퍼게이트 121∼124는 n체널의 TFT에 의하여 구성되어 있는 것으로 한다.
먼저, 예를 들면 기수필드 주기에 있어서, 전환신호 Vselect가 하이레벨이 되었다고 하면 각 디멀티플랙서 DMPX1∼DMPX480에서는 트랜스퍼게이트 121 및 124가 온상태, 트랜스퍼게이트 122 및 123이 오프상태로 된다.
따라서, 이 기수필드 주기에 있어서, 게이트드라이버로 부터 순차출력되는 출력신호 SR1∼SR480은 디멀티플랙서 DMPX1∼DMPX480의 각 트랜스퍼게이트 121을 개재하여 480개의 제1게이트선 GA1∼GA480에 순차인가된다. 이 사이에 제2게이트선 GB1∼GB480에 대해서는 디멀티플랙서DMPX1∼DMPX480DMPX1∼DMPX480의 각 트랜스퍼게이트 124를 개재하여 로우레벨의 기준전압 Vg-low가 인가된다. 따라서, 이 사이에 TFT매트릭스부 11에 있어서, 제2게이트선에 접속된 모든 TFT는 오프상태로 된다.
이어서 우수필드 주기로 전환하고, 각 전환신호 Vselect가 로우레벨이 되었다고 하면 각 디멀티플랙서 DMPX1∼DMPX480DMPX1∼DMPX480에서는 트랜스퍼게이트 122 및 123이 온상태, 트랜스퍼게이트 121 및 124가 오프상태로 된다.
따라서, 이 우수필드 주기에 있어서, 게이트드라이버로 부터 순차출력되는 출력신호 SR1∼SR480은 디멀티 플랙서 DMPX1∼DMPX480DMPXl∼DMPX480의 각 트랜스퍼게이트 123을 개재하고, 제2게이트선 GB1∼GB480에 순차인가된다. 이 사이에 제1게이트선 GA1∼GA480에 대하여는 디멀티플랙서 DMPX1∼DMPX480DMPX1∼DMPX480의 각트랜스퍼게이트 122를 개재하고, 로우레벨의 기준전압 Vg -low가 인가된다.
이와같이 기수필드 주기에 있어서는 제1게이트선, 우수필드 주기에 있어서는 제2게이트선의 상태로 게이트드라이버 출력신호의 공급선을 각 필드 주기간으로 전환하는 인터레스가 행해지기 때문에 게이트드라이버의 개수를 절반으로 줄일 수 있는 것이다.
제11실시형태
도 20A 및 20B는 본 발명의 제11 실시형태인 액티브매트릭스형 액정표시장치의 구성을 나타내는 것이고, 도 20A는 동장치의 평면도, 도 20B는 도 20A의 Ⅱ-Ⅱ선을 다라 절단하여 나타내는 단면도이다. 상술한 제1O실시형태에서는 TFT기판 1O상에 디멀티플랙서부 12를 형성하므로써, 게이트드라이버 30의 개수의 반감화를 꾀하였다.
본 실시형태에서는 이 멀티플랙서부 12를 대신하여 쉬프트레지스터부 13을 TFT기판 10상에 형성하므로써, 외부설치의 게이트드라이버 30을 일절 불필요하게 하였다. 쉬프트레지스터부 13의 회로구성을 도 21에 나타낸다. 이 쉬프트레지스터부 13도 상기 제10실시형태의 디멀티플랙서부 12와 같고, TFT기판 10에 TFT매트릭스부 11을 형성할 때 동시에 형성되도록 한 것이다.
도 21에 나타내는 것처럼 쉬프트레지스터부 13은 480개의 레지스터부 REG1∼REG480을 캐스캐드(cascade)접속하여 된 것이다. 이들 레지스터부는 각 트랜스퍼게이트 131A, 인버터 132A, 트랜스퍼게이트 133A 및 인버터 134A로 이루어진 제1플립플롭과, 트랜스퍼게이트 131B, 인버터 132B, 트랜스퍼게이트 133B 및 인버터 134B로 이루어진 제2플립플롭에 의하여 구성되어 있다. 각 레지스터부 REG1∼REG480의 제1플립플롭의 출력단(즉, 인버터 134A의 출력단)은 TFT매트릭스부 11의 제1게이트선 GA1∼GA480에 각각 접속되어 있다. 한편 각 레지스터부 REG1∼REG480의 제2플립 플립의 출력단(즉, 인버터 134B의 출력단)은 TFT매트릭스부 11의 제2게이트선 GB1∼GB480에 각각 접속되어 있다.
이어서 본 실시형태의 동작을 설명한다.
이 쉬프트레지스터부 13에는 2상의 클럭 CK1 및 CK2가 공급된다.이들 중 제1상의 클럭 CK1은 각 레지스터부의 트랜스퍼게이트 131A 및 131b에 공급되고, 제2상의 클럭 CK2는 각 레지스터부의 트랜스퍼게이트 133A 및 133B에 공급된다.
또, 기수필드 주기에서는 그 개시시점에 있어서, 제1단째의 레지스터부 REG1의 제1플립플롭에 스타트펄스 SPA가 공급된다. 이 때문에 기수필드 주기에서는 캐스캐드접속된 각 레지스터부의 제1플립플롭간을 스타트펄스 SPA가 순차 쉬프트하여 간다.
이 결과 각 레지스터부의 제1플립플롭의 출력단(즉, 각 레지스터부의 인버터 134A의 출력단)으로 부터 스타트펄스 SPA에 상당하는 게이트전압이 순차출력되고, 제1게이트선 GA1∼GA480에 순차인가 된다.
또한, 기수필드 주기에서는 각 레지스터부의 제2플립플롭 사이에서도 쉬프트동작이 행하여 지지만 제1단 째의 레지스터부 REG1의 제2플립플롭에는 로우 레벨의 신호가 부여된다. 따라서 기수필드 주기에서는 제2게이트선 GB1∼GB480은 로우레벨로 고정된다.
이어서, 우수필드 주기에서는 그 개시시점에 있어서 제1단 째의 레지스터부REG1의 제2플립플롭에 스타트펄스 SPB가 공급된다. 이 때문에 우수필드 주기에서는 각 레지스터부의 플립플롭 사이를 스타트펄스 SPB가 순차 쉬프트하여 가고, 그 결과 각 레지스터부의 제2플립플롭의 출력단(즉, 각 레지스터부의 인버터 134B의 출력단)으로 부터 스타트펄스 SPB에 상당하는 게이트전압이 순차 출력되고, 제2게이트선 GB1∼GB480에 순차인가 된다. 또한, 우수필드 주기에서는 각 레지스터부의 제1플립플롭 사이에서도 쉬프트 동작이 행하여 지지만 제1단 째의 레지스터부 REG1의 제1플립플롭에는 로우 레벨의 신호가 부여되기 때문에 제1게이트선 GB1∼GB480은 로우레벨로 고정된다.
이와 같이 본 실시형태에 의하면 TFT기판 1O상에 형성한 쉬프트레지스터부13에 의하여 TFT매트릭스부 11의 제1 및 제2게이트선의 인터레스구동이 행해지기 때문에 게이트드라이버를 외부부착할 필요가 없고, 부품을 감소하여 장치의 소형화 및 저가격화를 꾀할 수 있다.
또, 상기와 같은 구성의 쉬프트레지스터부 13을 설치하는 대신에 480단의 쉬프트레지스터와 상기 제10의 실시형태에 있어서 멀티플랙서 12를 조합시킨 것을 TFT 10상에 형성하여도 된다. 이 경우에 있어서도 상기 11의 실시형태와 같은 효과를 얻을 수 있다.
또, 본 발명의 기술범위는 상기 실시의 형태에 한정되지 않고, 본 발명의 취지를 이탈하지 않는 범위에서 다양한 변경을 가하는 것이 가능하다.
예를 들면, 상기 실시형태에서는 구동방법을 인터레스구동으로 하여 설명하였지만 1H기간의 1/2의 기간에 첨자 a의 게이트선을 주사하고, 남은 1/2기긴에 첨자b의 게이트선을 주사하는 논인터레스구동을 채용할 수도 있다.
또 제1의 실시형태에 있어서는 화소전극과 그 중앙을 횡단하는 게이트선만으로 축적용량을 구성하였지만 화소전극을 더욱 더 차단의 게이트선에 중첩되도록 연재시키고 그 부분을 축적용량으로 부가하여도 된다. 상기 실시형태에서는 2개내지 3개의 데이터선을 전기적으로 접속하는 예를 나타냈지만 데이터선을 접속하는 개수는 이것에 한정되지 않는다. 단, 표시품위 등과의 관계에서 데이터선을 접속하는 개수는 3개 정도까지로 하는 것이 바람직하다.
이상 설명한 것처럼 본 발명에 의한 액티브매트릭스형 액정표시장치에 의하면 데이터선의 개수가 종래의 절반으로 되기 때문에 필요한 데이터드라이버 수를 적게할 수 있고, 장치의 가격을 내리고, 또한 장치의 소비전력을 저감할 수 있고, 또 표시에리어가 작은 것을 구성하는 경우에 있어서도 데이터배선 단자부의 협피치화에 관한 요구가 어려워지지 않는 효과가 있다.
또, 본 발명에 의한 액티브매트릭형 액정표시장치에 의하면 각 도트에 있어서 TFT의 배치를 연구하는 것에 의하여 프로세스정밀도, 특히, 노광기의 얼라인먼트의 정밀도에 기인하는 플리커의 발생을 억제할 수 있다.

Claims (13)

  1. 기판상에 매트릭스상으로 복수의 데이터선과 복수의 게이트선을 설치하고, 박막트랜지스터 및 그 박막트랜지스터에 접속하는 화소전극을 상기 복수의 게이트선의 각각에 대응시켜 설치하고, 상기 화소전극을 이들 화소전극을 사이에 두고 배치한 게이트선 중 어느 하나의 대응하는 게이트선으로부터의 신호에 의하여 제어하도록 상기 복수의 게이트선을 설치하고, 상기 박막트랜지스터를 이루고 상기 화소전극에 전기적으로 접속된 드레인전극이 상기 박막트랜지스터를 이루는 게이트전극을 횡단하여 구성된 것을 특징으로 하는 액티브매트릭스형 액정표시장치용 기판.
  2. 기판상에 매트릭스상으로 복수의 데이터선과 복수의 게이트선을 설치하고, 박막트랜지스터 및 그 박막트랜지스터에 접속하는 화소전극을 상기 복수의 게이트선의 각각에 대응시켜 설치하고, 상기 화소전극을 이들 화소전극을 사이에 두고 배치한 게이트선 중 어느 하나의 대응하는 게이트선으로부터의 신호에 의하여 제어하도록 상기 복수의 게이트선을 설치하고, 상기 박막트랜지스터를 이루는 게이트전극이 상기 게이트선 자체로 구성되고, 상기 박막트랜지스터를 이루는 상기 화소전극에 전기적으로 접속된 드레인전극이 상기 게이트전극을 횡단하여 구성된 것을 특징으로 하는 액티브매트릭스형 액정표시장치용 기판.
  3. 제1항에 있어서,
    상기 각 화소전극에 대응하여 축적용량을 설치하고, 상기 인접하는 데이터선간의 인접하는 화소전극 사이에 상기 데이터선과 평행하게 축적용량선을 배설하고, 상기 축적용량의 일방의 전극이 그 축적용량에 대응하는 상기 화소전극에 접속함과 함께 상기 축적용량의 타방의 전극이 상기 축적용량선에 접속되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치용 기판.
  4. 대향 배치된 한 쌍의 기판쌍 사이에 액정을 협지하는 액티브매트릭스형 액정표시장치에 있어서, 상기 기판쌍의 일방의 기판이 그 기판상에 매트릭스상으로 복수의 데이터선과 복수의 게이트선을 설치하고, 박막트랜지스터 및 그 박막트랜지스터에 접속하는 화소전극을 상기 복수의 게이트선의 각각에 대응시켜 설치하고, 상기 화소전극을 이들 화소전극을 사이에 두고 배치한 게이트선 중 어느 하나의 대응하는 게이트선으로부터의 신호에 의하여 제어하도록 상기 복수의 게이트선을 설치하고, 상기 박막트랜지스터를 이루고 상기 화소전극에 전기적으로 접속된 드레인전극이 상기 박막트랜지스터를 이루는 게이트전극을 횡단하여 구성된 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  5. 제4항에 있어서,
    필드 주기가 전환될 때마다 상기 화소를 개재하여 배치한 게이트선 중 일방의 게이트선에 게이트전압을 순차공급하는 동작과, 상기 화소전극을 개재하여 배치한 게이트선 중 타방의 게이트선에 게이트전압을 순차공급하는 동작을 교대로 반복하는 주사수단을 구비하는 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  6. 대향 배치된 한 쌍의 기판쌍 사이에 액정을 협지하는 액티브매트릭스형 액정표시장치에 있어서, 상기 기판쌍의 일방의 기판이 그 기판상에 매트릭스상으로 복수의 데이터선과 복수의 게이트선을 설치하고, 박막트랜지스터 및 그 박막트랜지스터에 접속하는 화소전극을 상기 복수의 게이트선의 각각에 대응시켜 설치하고, 상기 화소전극을 이들 화소전극을 사이에 두고 배치한 게이트선 중 어느 하나의 대응하는 게이트선으로부터의 신호에 의하여 제어하도록 상기 복수의 게이트선을 설치하고, 상기 박막트랜지스터를 이루고 상기 화소전극에 전기적으로 접속된 드레인전극이 상기 박막트랜지스터를 이루는 게이트전극을 횡단하여 구성되고, 각 필드 주기에 있어서 출력단자로부터 게이트전압을 순차출력하는 게이트드라이버와, 상기 필드 주기가 바뀔 때 마다 상기 게이트드라이버의 출력단자로부터 순차출력되는 게이트전압을 상기 화소전극을 개재하여 배치한 게이트선 중 일방의 게이트선에 순차공급하는 동작과, 상기 게이트드라이버의 출력단자로부터 순차출력되는 게이트전압을 상기 화소전극을 개재하여 배치한 게이트선 중 타방의 게이트선에 순차공급하는 동작을 교대로 반복하는 멀티플랙서를 구비하고, 상기 멀티플랙서 및 화소를 공통의 제조공정에 의하여 구성한 것을 특징으로 하는 액티브매트리스형 액정표시장치.
  7. 대향 배치된 한 쌍의 기판쌍 사이에 액정을 협지하는 액티브매트릭스형 액정표시장치에 있어서, 상기 기판쌍의 일방의 기판이 그 기판상에 매트릭스상으로 복수의 데이터선과 복수의 게이트선을 설치하고, 박막트랜지스터 및 그 박막트랜지스터에 접속하는 화소전극을 상기 복수의 게이트선의 각각에 대응시켜 설치하고, 상기 화소전극을 이들 화소전극을 사이에 두고 배치한 게이트선 중 어느 하나의 대응하는 게이트선으로부터의 신호에 의하여 제어하도록 상기 복수의 게이트선을 설치하고, 상기 박막트랜지스터를 이루고 상기 화소전극에 전기적으로 접속된 드레인전극이 상기 박막트랜지스터를 이루는 게이트전극을 횡단하여 구성되고,
    제1스타트펄스를 순차 쉬프트하고, 각 스테이지 출력신호를 게이트전압으로 하여 상기 화소전극을 개재하여 배치한 게이트선 중 일방의 게이트선에 공급하는 제1쉬프트레지스터와,
    제2스타트펄스를 순차 쉬프트 하고, 각 스테이지의 출력신호를 게이트전압으로 하여 상기 화소전극을 개재하여 배치한 게이트선 중 타방의 게이트선에 공급하는 제2쉬프트레지스터를 구비하고, 상기 제1 및 제2쉬프트레지스터와 화소를 공통의 제조공정에 의하여 구성한 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  8. 기판상에 매트릭스상으로 복수의 데이터선과 복수의 게이트선을 설치하고, 상기 각 데이터선에 대하여 박막트랜지스터 및 그 박막트랜지스터에 접속하는 화소전극을 같은 쪽에 각각 설치함과 아울러, 상기 데이터선을 소정의 개수씩 전기적으로 접속하고, 상기 소정의 개수의 데이터선의 각 데이터선에 접속하는 상기 박막트랜지스터를 각각 다른 게이트선에 의하여 제어하도록 상기 복수의 게이트선을 구성한 것을 특징으로 하는 액티브매트릭스형 액정표시장치용 기판.
  9. 제8항에 있어서,
    상기 소정 개수의 전기적으로 접속된 데이터선이 이들 데이터선의 적어도 양단측에 상호 접속되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치용 기판.
  10. 제8항에 있어서,
    상기 복수의 데이터선이 기수개 걸러 상기 소정 개수씩 전기적으로 접속되어 있는 것을 특징으로 하는 액티브매트릭스형 액정표시장치용 기판.
  11. 제8항에 있어서,
    상기 각 화소전극에 그 화소를 횡단하고 그 화소전극과 협동하여 축적용량을 형성하는 1개 이상 상기 소정 개수 이하의 게이트선이 적층 배치된 것을 특징으로 하는 액티브매트릭스형 액정표시장치용 기판.
  12. 대향 배치된 한 쌍의 기판쌍 사이에 액정을 협지하는 액티브매트릭스형 액정표시장치에 있어서, 상기 기판쌍의 일방의 기판이 그 기판상에 매트릭스상으로 복수의 데이터선과 복수의 게이트선을 설치하고, 상기 각 데이터선에 대하여 박막트랜지스터 및 그 박막트랜지스터에 접속하는 화소전극을 같은 쪽에 각각 설치함과 아울러, 상기 데이터선을 소정의 개수씩 전기적으로 접속하고, 상기 소정의 개수의 데이터선의 각 데이터선에 접속하는 상기 박막트랜지스터를 각각 다른 게이트선에 의하여 제어하도록 상기 복수의 게이트선을 구성한 것을 특징으로 하는 액티브매트릭스형 액정표시장치.
  13. 기판상에 매트릭스상으로 복수의 테이터선과, 상기 복수의 데이터선과 모두 교차하는 복수의 게이트선을 설치하고, 상기 각 데이터선에 대하여 박막트랜지스터 및 그 박막트랜지스터에 접속하는 화소전극을 같은 쪽에 각각 설치함과 아울러, 상기 데이터선을 소정의 개수씩 전기적으로 접속하고, 상기 소정 개수의 데이터선의 각 데이터선에 접속하는 상기 박막트랜지스터를 각각 다른 게이트선에 의하여 제어하도록 상기 복수의 게이트선을 설치한 것을 특징으로 하는 액티브매트릭스형 액정표시장치용 기판.
KR1019990015114A 1998-05-07 1999-04-27 액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판 KR100318004B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10-125028 1998-05-07
JP12502898A JP3305259B2 (ja) 1998-05-07 1998-05-07 アクティブマトリクス型液晶表示装置およびそれに用いる基板
JP15335298A JP3352944B2 (ja) 1998-06-02 1998-06-02 アクティブマトリクス型液晶表示装置およびそれに用いる基板
JP10-153352 1998-06-02

Publications (2)

Publication Number Publication Date
KR19990087973A KR19990087973A (ko) 1999-12-27
KR100318004B1 true KR100318004B1 (ko) 2001-12-24

Family

ID=26461571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015114A KR100318004B1 (ko) 1998-05-07 1999-04-27 액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판

Country Status (3)

Country Link
US (2) US6707441B1 (ko)
KR (1) KR100318004B1 (ko)
TW (1) TW491959B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119729B1 (ko) 2004-12-31 2012-03-26 엘지디스플레이 주식회사 액정표시장치
US8643632B2 (en) 2010-05-12 2014-02-04 Samsung Display Co., Ltd. Display device
KR20150086026A (ko) * 2014-01-17 2015-07-27 삼성디스플레이 주식회사 표시 장치

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3713193B2 (ja) * 2000-01-18 2005-11-02 シャープ株式会社 液晶表示装置及びその製造方法
JPWO2001073738A1 (ja) * 2000-03-30 2004-01-08 セイコーエプソン株式会社 表示装置
TWI282457B (en) * 2000-04-06 2007-06-11 Chi Mei Optoelectronics Corp Liquid crystal display component with defect restore ability and restoring method of defect
JP4540219B2 (ja) * 2000-12-07 2010-09-08 エーユー オプトロニクス コーポレイション 画像表示素子、画像表示装置、画像表示素子の駆動方法
KR100740931B1 (ko) * 2000-12-07 2007-07-19 삼성전자주식회사 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법
KR100606963B1 (ko) * 2000-12-27 2006-08-01 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그의 제조방법
KR20020071569A (ko) * 2001-03-07 2002-09-13 삼성전자 주식회사 액정 표시 장치 및 그 구동 방법
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
JP4197404B2 (ja) * 2001-10-02 2008-12-17 シャープ株式会社 液晶表示装置およびその製造方法
JP3643808B2 (ja) * 2001-11-14 2005-04-27 三洋電機株式会社 半導体装置
US6897908B2 (en) * 2001-11-23 2005-05-24 Chi Mei Optoelectronics Corporation Liquid crystal display panel having reduced flicker
TWI287132B (en) * 2001-11-23 2007-09-21 Chi Mei Optoelectronics Corp A liquid crystal display having reduced flicker
EP1469451A4 (en) * 2002-01-17 2009-04-01 Lenovo Singapore Pte Ltd DISPLAY DEVICE, SCANNING LINE DRIVER SWITCHING
TW567463B (en) * 2002-03-06 2003-12-21 Chi Mei Optoelectronics Corp Display panel having time-domain multiplex driving circuit
TW548615B (en) * 2002-03-29 2003-08-21 Chi Mei Optoelectronics Corp Display panel having driver circuit with data line commonly used by three adjacent pixels
JP3872377B2 (ja) 2002-04-30 2007-01-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示素子および画像表示装置
US6809719B2 (en) * 2002-05-21 2004-10-26 Chi Mei Optoelectronics Corporation Simultaneous scan line driving method for a TFT LCD display
JP4090799B2 (ja) * 2002-07-01 2008-05-28 奇美電子股▲ふん▼有限公司 画像表示素子及び画像表示装置
KR100459135B1 (ko) * 2002-08-17 2004-12-03 엘지전자 주식회사 유기 ｅｌ 디스플레이 패널 및 구동방법
KR100499572B1 (ko) * 2002-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 액정 표시 장치
JP2004264476A (ja) * 2003-02-28 2004-09-24 Sharp Corp 表示装置およびその駆動方法
TW575762B (en) * 2003-03-28 2004-02-11 Ind Tech Res Inst Liquid crystal display pixel circuit
KR100945581B1 (ko) * 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100698048B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
GB0319214D0 (en) * 2003-08-15 2003-09-17 Koninkl Philips Electronics Nv Active matrix display devices
KR101032948B1 (ko) * 2004-04-19 2011-05-09 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101039023B1 (ko) * 2004-04-19 2011-06-03 삼성전자주식회사 액정 표시 장치
EP1600924B1 (en) * 2004-05-25 2008-11-12 Samsung SDI Co., Ltd. Line scan drivers for an OLED display
KR100578842B1 (ko) 2004-05-25 2006-05-11 삼성에스디아이 주식회사 표시 장치 및 그 표시 패널과 구동 방법
TW200539079A (en) * 2004-05-28 2005-12-01 Innolux Display Corp Active matrix display device
KR101050348B1 (ko) * 2004-05-31 2011-07-19 엘지디스플레이 주식회사 횡전계 액정표시장치
KR100649253B1 (ko) * 2004-06-30 2006-11-24 삼성에스디아이 주식회사 발광 표시 장치와, 그 표시 패널 및 구동 방법
KR101006450B1 (ko) * 2004-08-03 2011-01-06 삼성전자주식회사 액정 표시 장치
KR100570774B1 (ko) * 2004-08-20 2006-04-12 삼성에스디아이 주식회사 발광표시 장치의 표시 데이터용 메모리 관리 방법
TWI387800B (zh) * 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
JP4387278B2 (ja) * 2004-09-29 2009-12-16 シャープ株式会社 液晶パネル及び液晶表示装置
KR101061854B1 (ko) * 2004-10-01 2011-09-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100658624B1 (ko) * 2004-10-25 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법
KR101209289B1 (ko) * 2005-04-07 2012-12-10 삼성디스플레이 주식회사 표시 패널과, 이를 구비한 표시 장치 및 구동 방법
KR101209051B1 (ko) * 2005-05-04 2012-12-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
JP4400588B2 (ja) * 2005-06-02 2010-01-20 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の駆動方法、および、電子機器
TWI317114B (en) * 2005-06-15 2009-11-11 Novatek Microelectronics Corp Panel display apparatus and method for driving display panel
KR100665943B1 (ko) * 2005-06-30 2007-01-09 엘지.필립스 엘시디 주식회사 유기전계 발광 디스플레이 장치 및 구동방법
KR101136348B1 (ko) * 2005-07-12 2012-04-18 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
KR101187207B1 (ko) * 2005-08-04 2012-10-02 삼성디스플레이 주식회사 디스플레이장치
KR101158899B1 (ko) * 2005-08-22 2012-06-25 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR101189273B1 (ko) * 2005-09-07 2012-10-09 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR101171191B1 (ko) * 2005-09-12 2012-08-06 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR101160836B1 (ko) * 2005-09-27 2012-06-29 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101221295B1 (ko) * 2005-09-30 2013-02-07 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 구동 방법
KR20070041988A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101160839B1 (ko) 2005-11-02 2012-07-02 삼성전자주식회사 액정 표시 장치
JP4702003B2 (ja) * 2005-11-16 2011-06-15 セイコーエプソン株式会社 液晶装置およびプロジェクタ
KR101240648B1 (ko) * 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101204365B1 (ko) * 2006-01-16 2012-11-26 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
TWI323808B (en) 2006-01-27 2010-04-21 Au Optronics Corp Pixel structure, panel and display device utilizing the same
KR101222964B1 (ko) * 2006-02-14 2013-01-17 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
TWI274212B (en) * 2006-06-14 2007-02-21 Au Optronics Corp Liquid crystal display panel and driving method thereof
KR101244656B1 (ko) 2006-06-19 2013-03-18 엘지디스플레이 주식회사 액정표시장치
KR101286506B1 (ko) * 2006-06-19 2013-07-16 엘지디스플레이 주식회사 액정 표시장치와 그의 구동방법
TW200811796A (en) * 2006-08-22 2008-03-01 Quanta Display Inc Display method for improving PLM image quality and device used the same
JP5191639B2 (ja) * 2006-09-15 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置
TWI355632B (en) * 2006-09-26 2012-01-01 Au Optronics Corp The device for liquid crystal display with rgbw co
KR101429905B1 (ko) * 2006-09-29 2014-08-14 엘지디스플레이 주식회사 액정표시장치
JP5299730B2 (ja) 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
KR101400383B1 (ko) * 2006-12-22 2014-05-27 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101359923B1 (ko) 2007-02-28 2014-02-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI358710B (en) * 2007-03-05 2012-02-21 Chunghwa Picture Tubes Ltd Display panel, display apparatus and driving metho
KR101340999B1 (ko) * 2007-04-24 2013-12-13 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
JP2009015009A (ja) * 2007-07-04 2009-01-22 Funai Electric Co Ltd 液晶表示装置
TWI368213B (en) * 2007-10-30 2012-07-11 Au Optronics Corp Liquid crystal display and method for driving same
JP4702355B2 (ja) * 2007-12-06 2011-06-15 ソニー株式会社 液晶表示装置の製造方法
TWI370438B (en) * 2007-12-14 2012-08-11 Novatek Microelectronics Corp Pixel driving method and circuit
TWI374324B (en) * 2007-12-17 2012-10-11 Au Optronics Corp Active device array substrate and driving method thereof
KR101264724B1 (ko) * 2007-12-21 2013-05-15 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
US20090219233A1 (en) * 2008-03-03 2009-09-03 Park Yong-Sung Organic light emitting display and method of driving the same
US8619055B2 (en) * 2008-04-14 2013-12-31 Microsoft Corporation Active matrix touch sensing
TW201005715A (en) * 2008-07-23 2010-02-01 Chunghwa Picture Tubes Ltd Liquid crystal display device and driving method thereof
KR101268963B1 (ko) * 2008-10-30 2013-05-30 엘지디스플레이 주식회사 액정표시장치
KR101295878B1 (ko) * 2008-10-30 2013-08-12 엘지디스플레이 주식회사 액정표시장치
TWI390314B (zh) * 2008-12-11 2013-03-21 Au Optronics Corp 畫素陣列及其驅動方法
KR101490789B1 (ko) * 2008-12-18 2015-02-06 삼성디스플레이 주식회사 액정 표시 장치
CN101762915B (zh) * 2008-12-24 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法
TWI410941B (zh) * 2009-03-24 2013-10-01 Au Optronics Corp 可改善畫面閃爍之液晶顯示器和相關驅動方法
US20100313334A1 (en) * 2009-06-11 2010-12-16 Bobblesigns.Com Llc Hat with Electronic Display
US20100315367A1 (en) * 2009-06-13 2010-12-16 Bobblesigns.Com Llc Necktie with Electronic Display
KR101613723B1 (ko) * 2009-06-23 2016-04-29 엘지디스플레이 주식회사 액정표시장치
TW201102730A (en) * 2009-07-08 2011-01-16 Chunghwa Picture Tubes Ltd Display panel and driving method thereof
TWI396026B (zh) * 2009-07-22 2013-05-11 Au Optronics Corp 畫素陣列
TWI407400B (zh) * 2009-09-14 2013-09-01 Au Optronics Corp 液晶顯示器、平面顯示器及其閘極驅動方法
TW201112210A (en) * 2009-09-17 2011-04-01 Chunghwa Picture Tubes Ltd Driving circuit for liquid crystal display
CN102033368A (zh) * 2009-09-25 2011-04-27 北京京东方光电科技有限公司 Tft-lcd阵列结构、驱动装置及方法和液晶显示装置
KR101605467B1 (ko) * 2009-10-16 2016-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI421602B (zh) * 2009-10-28 2014-01-01 Innolux Corp 主動元件陣列基板、液晶顯示面板及電子裝置
EP2495717A1 (en) * 2009-10-28 2012-09-05 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
KR101654834B1 (ko) 2009-11-05 2016-09-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8018399B2 (en) * 2009-11-18 2011-09-13 Century Display(ShenZhen) Co., Ltd. Pixel array
CN101710477B (zh) * 2009-11-18 2012-06-20 深超光电（深圳）有限公司 像素阵列
CN102074180A (zh) * 2009-11-24 2011-05-25 瑞鼎科技股份有限公司 栅极驱动器及其运行方法
CN102087447B (zh) * 2009-12-04 2013-01-02 深圳华映显示科技有限公司 具双闸极驱动架构的液晶显示装置
TWI469112B (zh) * 2010-01-20 2015-01-11 Century Display Shenzhen Co 畫素陣列以及顯示面板
TWI406258B (zh) 2010-03-11 2013-08-21 Chunghwa Picture Tubes Ltd 雙閘極液晶顯示裝置及其驅動方法
TWI401517B (zh) * 2010-05-20 2013-07-11 Au Optronics Corp 主動元件陣列基板
US8416170B2 (en) * 2010-07-28 2013-04-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display
TWM397014U (en) * 2010-07-29 2011-01-21 Chunghwa Picture Tubes Ltd Thin film transistor array substrate
TW201215979A (en) * 2010-10-15 2012-04-16 Chunghwa Picture Tubes Ltd Liquid crystal display
KR101502118B1 (ko) 2010-11-01 2015-03-12 삼성디스플레이 주식회사 표시 장치
TWI433091B (zh) * 2010-11-26 2014-04-01 Novatek Microelectronics Corp 驅動裝置及顯示面板
JP2012129425A (ja) * 2010-12-16 2012-07-05 Canon Inc マトリクス基板、検出装置、検出システム、及び、検出装置の駆動方法
KR20120093664A (ko) * 2011-02-15 2012-08-23 삼성전자주식회사 표시장치
TWI440004B (zh) * 2011-03-04 2014-06-01 Chunghwa Picture Tubes Ltd 液晶顯示裝置及其驅動方法
KR20120111684A (ko) * 2011-04-01 2012-10-10 엘지디스플레이 주식회사 액정표시장치
TWI413094B (zh) * 2011-04-12 2013-10-21 Au Optronics Corp 半源驅動顯示面板
TWI440946B (zh) 2011-04-18 2014-06-11 Hannstar Display Corp 液晶顯示器
TWI457675B (zh) * 2011-08-29 2014-10-21 Au Optronics Corp 畫素結構、液晶顯示面板與透明液晶顯示器
US8836677B2 (en) * 2011-11-22 2014-09-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and driving method thereof
KR101906182B1 (ko) * 2011-12-08 2018-10-11 삼성디스플레이 주식회사 표시장치
JP5893720B2 (ja) * 2012-03-02 2016-03-23 シャープ株式会社 表示装置
CN103021359B (zh) * 2012-12-10 2015-11-25 京东方科技集团股份有限公司 一种阵列基板及其驱动控制方法和显示装置
US9251753B2 (en) * 2013-05-24 2016-02-02 Texas Instruments Deutschland Gmbh Cost effective low pin/ball count level-shifter for LCD bias applications supporting charge sharing of gate lines with perfect waveform matching
CN103761944B (zh) * 2013-12-25 2017-01-25 合肥京东方光电科技有限公司 一种栅极驱动电路、显示装置及驱动方法
CN103744239A (zh) * 2013-12-26 2014-04-23 深圳市华星光电技术有限公司 一种内嵌式触控阵列基板结构
KR20150113266A (ko) * 2014-03-27 2015-10-08 삼성디스플레이 주식회사 표시장치
JP2015197543A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
KR20160096791A (ko) * 2015-02-05 2016-08-17 삼성디스플레이 주식회사 비사각형 표시 장치
US20160267872A1 (en) * 2015-03-11 2016-09-15 Samsung Display Co., Ltd. Display device
KR102349619B1 (ko) * 2015-03-11 2022-01-13 삼성디스플레이 주식회사 표시 장치
CN105137689A (zh) * 2015-10-16 2015-12-09 深圳市华星光电技术有限公司 用于改善水平亮暗线的阵列基板及液晶显示面板
KR102484230B1 (ko) * 2015-12-22 2023-01-03 삼성디스플레이 주식회사 액정 표시 장치
KR102536344B1 (ko) * 2015-12-31 2023-05-25 엘지디스플레이 주식회사 표시장치
CN105446038B (zh) * 2016-01-04 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及其维修方法、显示面板和显示装置
KR102544566B1 (ko) * 2016-05-27 2023-06-19 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN108269542B (zh) 2018-01-03 2020-03-03 惠科股份有限公司 显示装置
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
CN109697967A (zh) * 2019-03-08 2019-04-30 京东方科技集团股份有限公司 一种像素结构及其驱动方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297405A (ja) * 1992-04-17 1993-11-12 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH06289409A (ja) * 1993-03-31 1994-10-18 Casio Comput Co Ltd 薄膜トランジスタパネル
JPH07318901A (ja) * 1994-05-30 1995-12-08 Kyocera Corp アクティブマトリクス型液晶表示装置及びその駆動方法
JPH08201769A (ja) * 1995-01-24 1996-08-09 Canon Inc 液晶表示装置
JPH08240811A (ja) * 1996-03-11 1996-09-17 Casio Comput Co Ltd 薄膜トランジスタパネル
KR19990080838A (ko) * 1998-04-22 1999-11-15 김영환 액정표시소자
KR19990080837A (ko) * 1998-04-22 1999-11-15 김영환 액정표시소자

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368523A (en) * 1979-12-20 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Liquid crystal display device having redundant pairs of address buses
JP2581796B2 (ja) 1988-04-25 1997-02-12 株式会社日立製作所 表示装置及び液晶表示装置
JPH0421823A (ja) * 1990-05-16 1992-01-24 Hosiden Corp 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子
JPH06100757B2 (ja) * 1990-07-09 1994-12-12 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 液晶表示装置
JPH0467091A (ja) * 1990-07-09 1992-03-03 Internatl Business Mach Corp <Ibm> 液晶表示装置
US5576857A (en) * 1992-04-02 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with transistors and capacitors method of driving the same
GB9217336D0 (en) * 1992-08-14 1992-09-30 Philips Electronics Uk Ltd Active matrix display devices and methods for driving such
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JPH08179373A (ja) * 1994-12-26 1996-07-12 Sharp Corp 画像表示装置及びその欠陥修正方法
JP3350302B2 (ja) * 1995-09-01 2002-11-25 パイオニアビデオ株式会社 平面表示装置の駆動装置
JP3272209B2 (ja) * 1995-09-07 2002-04-08 アルプス電気株式会社 Ｌｃｄ駆動回路
TW331599B (en) * 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
JPH09130708A (ja) * 1995-10-31 1997-05-16 Victor Co Of Japan Ltd 液晶画像表示装置
GB9525638D0 (en) * 1995-12-15 1996-02-14 Philips Electronics Nv Matrix display devices
JP3517503B2 (ja) * 1995-12-21 2004-04-12 株式会社日立製作所 Ｔｆｔ液晶ディスプレイの駆動回路
JPH09258169A (ja) * 1996-03-26 1997-10-03 Toshiba Corp アクティブマトリクス型液晶表示装置
US6011530A (en) * 1996-04-12 2000-01-04 Frontec Incorporated Liquid crystal display
KR100223158B1 (ko) * 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
JP2937130B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100204794B1 (ko) * 1996-12-28 1999-06-15 구본준 박막트랜지스터 액정표시장치
KR100280874B1 (ko) * 1997-09-12 2001-02-01 구본준 액정패널
US6100868A (en) * 1997-09-15 2000-08-08 Silicon Image, Inc. High density column drivers for an active matrix display
KR100502794B1 (ko) * 1997-12-06 2005-10-14 삼성전자주식회사 액정 표시 장치의 패널 제조 방법
US6259504B1 (en) * 1997-12-22 2001-07-10 Hyundai Electronics Industries Co., Ltd. Liquid crystal display having split data lines

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297405A (ja) * 1992-04-17 1993-11-12 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH06289409A (ja) * 1993-03-31 1994-10-18 Casio Comput Co Ltd 薄膜トランジスタパネル
JPH07318901A (ja) * 1994-05-30 1995-12-08 Kyocera Corp アクティブマトリクス型液晶表示装置及びその駆動方法
JPH08201769A (ja) * 1995-01-24 1996-08-09 Canon Inc 液晶表示装置
JPH08240811A (ja) * 1996-03-11 1996-09-17 Casio Comput Co Ltd 薄膜トランジスタパネル
KR19990080838A (ko) * 1998-04-22 1999-11-15 김영환 액정표시소자
KR19990080837A (ko) * 1998-04-22 1999-11-15 김영환 액정표시소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119729B1 (ko) 2004-12-31 2012-03-26 엘지디스플레이 주식회사 액정표시장치
US8643632B2 (en) 2010-05-12 2014-02-04 Samsung Display Co., Ltd. Display device
KR20150086026A (ko) * 2014-01-17 2015-07-27 삼성디스플레이 주식회사 표시 장치
KR102350904B1 (ko) 2014-01-17 2022-01-14 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20010015715A1 (en) 2001-08-23
KR19990087973A (ko) 1999-12-27
US6707441B1 (en) 2004-03-16
TW491959B (en) 2002-06-21
US6583777B2 (en) 2003-06-24

Similar Documents

Publication Publication Date Title
KR100318004B1 (ko) 액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판
KR100316491B1 (ko) 액티브매트릭스형 액정표시장치 및 그것에 사용하는 기판
KR100277182B1 (ko) 액정표시소자
JP4785409B2 (ja) 液晶表示装置
KR101171176B1 (ko) 박막 트랜지스터 표시판 및 표시 장치
TWI386882B (zh) 液晶顯示面板及其驅動方法以及使用該面板及方法之液晶顯示裝置
KR100704817B1 (ko) 액정 패널 및 액정 표시 장치
JP3730161B2 (ja) 液晶表示装置
KR100661826B1 (ko) 액정표시장치
JP3525018B2 (ja) アクティブマトリックス型液晶表示装置
KR20010109147A (ko) 액정표시장치 및 그 구동방법
KR20050113907A (ko) 액정 표시 장치 및 그의 구동 방법
US20100085335A1 (en) Electro-optical device, and electronic apparatus having the same
US7852437B2 (en) Display device
WO2011048843A1 (ja) 表示装置
JP3305259B2 (ja) アクティブマトリクス型液晶表示装置およびそれに用いる基板
JP3352944B2 (ja) アクティブマトリクス型液晶表示装置およびそれに用いる基板
KR20010017524A (ko) 도트 반전 구동 방식의 박막 트랜지스터 액정 표시 장치
US20190287473A1 (en) Liquid crystal display device and drive method for same
KR19990080837A (ko) 액정표시소자
EP2204693A1 (en) Display
JP4120306B2 (ja) 電気光学装置、フレキシブルプリント基板及び電子機器
KR100392043B1 (ko) 액정 표시 장치
KR100973814B1 (ko) 액정 표시 장치
JPH1090718A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee