JPS5855968A - 液晶表示パネル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 対応する多数の下部電＠に．１対１でスイッチングトラ
ンジスタを結線し、これらを配列した下部基根と平行に
適当な間隔を保って上部基板を配列しその上部基板には
共通電極を配線し、この２枚の基板の間に液晶をみだし
て、下部電極に結線されたスイッチングトランジスタの
オンオフにより上部下部両電極間の電位差を作り、液晶
を駆動するいわゆるアクティブマトリクス型液晶表示パ
ネルにおいて新しい構成を提供するものである。

従来のアクティブマトリクス型液晶表示パネルは、丁部
基板即ちスイッチングトランジスタと下部電極（他にコ
ンデンサ等も必要な場合もあるが本発明の趣旨には重要
でないので以下には省略する）を有する基板において、
１個の下部電極に１個のスイッチングトランジスタをそ
れぞれごく近傍に配置している。例えば２００行２００
列のマトリクス配置だと計４万個のスイッチングトラン
ジスタを必要とするが、この４万個のトランジスタは規
則疋しいピッチで２００行２００列配置されている。

こうした場合液晶表示パネルの歩留りを決定する重要な
要素でふるトランジスタの領域は離散的に４万個所ある
ことになり、この莫大な個所の特性をそろえるというこ
との困難さから液晶表示パネルの歩留りを下げている。

又歩留りが一定の値で妥協したとして次に大きな問題と
なるのは、工業的な工数である。例えば下部基板をシリ
コン単結晶の４インチウェファ−を用いたとしよう。液
晶にはゲストホスト型のものを用いれば液晶表示パネル
になることは公知である。４ＣｆｒＬ角程度の液晶表示
パネルを製作するとして４インチウェファ−から４枚し
かとれない。スイッチングトランジスタを製造する工程
は一般ＩＣ工程と同程度とみてよいが、こうすると要す
るに４０１角のＩＣ′ｆ！：製造することと同じとなり
、例え歩留りを一応問題外としても一個当りの工数が非
常に大きくなる。スイッチングトランジスタ４万個のみ
のＩ　Ｃ’というのはせいぜい数■角であるから、離散
的にトランジスタを存在さすことにより数鴫角が４（１
ｍ角、つまり約１００倍もの工数／１個の製品となるこ
とになる。

本発明は上記欠点を除去し、液晶表示パネルのスイッチ
ングトランジスタの配置を極力集中さすことにより液晶
表示パネルの歩留り向上、工数低下を可能にぜんとする
ものである。

以下図面を参照しながら従来例と対比し詳細に説明する
。

第１図は従来のアクティブマトリクス型液晶表示パネル
の下部基板の一部を模式的に示したものである。４が下
部電極であり基板を構成する、この図では示されていな
いが紙面に平行に全体をおおうように上部電極があり、
上下各電極間のスキマに液晶をみだして、上下各電極間
の電位差により下部電極４の液晶を駆動する。この下部
電極４に信号電圧を発生さすにはスイッチングトランジ
スタ３のオンオフによる。１がアドレス線で、例えばス
イッチングトランジスタをＰチャネル型のＭＯＳトラン
ジスタとすると、この線に低電位なる電圧を与えると、
そのアドレス線１に結線されている１列のＭＯＳ　）ラ
ンジスタ４１．４２がすべてＯＮになる。次に２がビッ
ト線で通常ここには上部電極（図示せず）に与える電圧
と同じ電圧をかけておく。こうすれば例えアドレス線が
ＬＯＷでも下部電極４には上部電極と同じ電圧しか与え
られず液晶はＯＮＬない。そこで所定の画素のみ液晶を
ＯＮＩ、たい時は、例えば第１図でＸ　２−Ｙｌに樹脂
６で絶縁された交点の画素を駆動するとすると、まずＸ
２の電圧を低電位にして、Ｙｌに所定の信号電圧を入れ
て、その下部信号電圧と上部電極電圧との関係で液晶を
駆動させる（バックグランドは液晶オフの場合）。以上
の動作はアクティブマ）　ＩＪクス型液晶表示パネルの
駆動として公知のものである。

ところで第１図かられかる様にこの下部電極４のごく近
傍にスイッチングトランジスタ３が配置され、各々のス
イッチングトランジスタは離散的である。この離散的配
置が問題である事はすでに述べた。

第２図囚◎に本発明の実施例が示され、第２回内で４つ
のＭＯＳトランジスタが集合している。

ここでビット線Ｙｌ、ｙ、は多層構造、つまり、二階建
てに電極配線５が二本走りその間はポリイミド系の樹脂
６で絶縁している。その断面を第２図０で示した。１０
が下部基板、７．８が例えばＹｌ、Ｙ、といったビット
線の電極配線、９がポリイミド系樹脂である。

第２図に示す例だとトランジスタの領域は４つのＭＯＳ
トランジスタを１群にしたので従来例より１／４になる
。又ビット線は第２図Ｂの如く多層配線にした点である
。この多層配線は第２図Ｂでは二層の配線であるが、こ
れを何層にもすることで更なるトランジスタの集中化が
図れる。

なおこの実施例ではアドレス線Ｘ、　Ｘ２は多層構造に
してないがこれはアドレス線間のクロスｒ−りをきらう
為であり、クロストークが心配ない使い方では勿論アド
レス線も多層構造にすると本発明の効果は倍加する。一
般的に線類次走査、即ち１本のアドレス線のみ低電位に
してそのタイミングにあわせてすべてのビット線に同時
に夫々の信号電圧を与え、ついですべての信号をクリア
し、次のアドレス線を低電位にして又そのタイミングに
あわせてすべてのビット線に同時に夫々の信号電圧を与
える、という方式をとる時には、夫々のビット線に、外
部から夫々の信号電圧が強制的にかかるためビット線間
のクロストークは心配しなくてもよい。又第２図をその
捷ま拡張して例えば３×３−９個又は４　ｘ　４　＝　
１６個のトランジスタを集めることによりその効果は倍
加されるし、どの程度のトランジスタを集中できるかは
多層配線技術と画素のａｓｐ、ｅ　Ｃを比（全面積にお
ける画素面積の比率）と液晶表示パネルの見ばえのかね
あいによる。液晶表示パネルの見ばえは液晶特性及び駆
動電圧モード等でかわるので、その改善につれてトラン
ジスタの集中可能数は上昇する。

する。前記実施例に係る第２図（Ｆ３）において４個の
トランジスタの集中している部分（チップ）と、第２回
内の丁部屯極４の部分とを第３図では２個の部品として
分離しである。図中１１は下部上極側の下部基板１２の
端子であり１１′はトランジスタ集中側の部品１３の端
子である。このようにトランジスタ集中側の部品１３を
液晶表示パネルの下部基板１２より分離すれば、これは
トランジスタを一般ＩＣ工程により多数何件ることは容
易で、例えば４万個分のトランジスタに要する面積は前
述の如く数喘角ですむ（但し実際には端子１１′の部分
の面積がますことになる）。史に良品の部品のみ選別し
て組立てすることが可能になるのでパネル自身の歩留り
は大きく上昇する。

この実施例において最大の問題は２つの部品間の結合方
法である。即ち高密度小面積で結合を行うことによりト
ランジスタ集中側部品の面積を小さくできて前述の工数
改善につながるからである。

このパネルを実施するに当たっての２つの部品１３間の
結合方法について第４図囚０で説明する。

第４図Ｍｌ　（Ｉ３＋はいづれも基板のチップ実装構造
を示す断面図である。

第４区内は、下部基板１２の一部に凹一部２０を加工し
、そこへトランジスタ集中側部品１３を接着Ａｌｌ　１
４を用いて埋めこんで固定し、表面がほぼ平担になるよ
うに配置したもので、相対する端子１１．１１’はきわ
めて狭いスキマを介して近接して配置される。そこで細
い／Ｎンダ線等を１１．１１’の上にまたがらして置き
フラッシュランプ等で加熱しハンダをとかすと１１．１
１’が溶けた）１ンダ１５により結合される。この時ノ
１ンダの流動性により・・ンダは自動的に端子１１と１
１′の方へ流れてくるので・細かい位置ぎめは不要であ
る。又この方法は１１．１１’の距離とノ１ンダの量を
適当にすれば、不必要に盛り上がりが出たり断線したり
することもなく、従来のワイヤボンデング法等に比べ小
さい端子寸法、端子間ピッチで結合が容易に達成できる
。

第４図（１３１は、平担な表面をもつ下部基板１２に、
端子１１′の面をむかいあわせにした状態で、トランジ
スタ（チップ）１３を結合した例で、例えば端子１１′
の材料に・・ノダ１５を用いれば、端子１１１１′の間
の位置あわせはノ・ンダの流動性による自動的位置ぎめ
に助けられて、そうこまかく行う必要はない。ハンダ１
５はメッキ法を用いればｌ　（１０ミクロン直径以下に
容易にでき部品１３の外周部のみに端子１１′を配置す
るのではなく、中央部にも配置するしそのためには部品
１３に多１−配線を施す必要があるがそれについては第
２図σうで既に述べたと同様に行うことができる。この
技術で端子１１を任意の場所に設計できるようにすれば
史に小さな面積に部品１３を作ることができる。

以上図面を参照して本発明の各実施例を説明したが、一
般に液晶表示パネルにおいてスイッチングトランジスタ
を作るには単結晶シリコンを基板とする場合と、簿膜ト
ランジスタをガラス又はサファイア等の基板に作る方法
のうち本発明ではいずれの基板を用いても有用であり、
特に顕著なのは第２図の実施例の場合において、基板が
ガラス又はサファイアの時である。即ち薄膜トランジス
タにおいてはもともとトランジスタの特性が牟結晶ノリ
コンよりも劣ることが一般的であり、従来の第１図の如
く離散的にトランジスタを配列した時はそれらの特性を
ある範囲に揃えるには非常に高度な技術が必要である。

例えばガラス基板上にアモルファスンリコンを形成し、
それをＶ−ザーアニール等で特性を所定の値にまで改善
して用いる場合を考えると、４万個の個所をだんねんに
レーザーアニールすることが必要なのに対し第２図の実
施例では１万個所ですむ。又このトランジスタ集中を４
個でなく１６個にすれば２５００個所ですみ、非常に従
来の方法である第１図に比し有利なことがわかるであろ
う。サファイア基板のいわゆるＳＯ８においても、トラ
ンジスタ以外の領域はいわばフィールドにすぎず例えば
エツチングで除去したり又は選択酸化法で’１化模にし
たりして用いることが多く実質的にトランジスタ部の特
性安定に技術が集中されるのだがこの場合でもトランジ
スタの部分領域の数が少ない程有利なことになる。

【図面の簡単な説明】

第１図は従来のアクティブマトリクス基板の説明図、第
２図へ〇は本発明の実施例を示すアクティブマｈ　ＩＪ
クス基板の要部説明図と要部断面図、第３図は本発明の
他の実施例を示すアクティブマトリクスの要部説明図、
第４図囚σｊは第３図のアクティブマトリクス基板のチ
ップ実装構造を示す各断面図である。 ３・・・スイッチングトランジスタ、４・・・下部電極
、７．８・・・電極配線、９・・・ポリイミド系樹脂１
０．１２・・・下部基板、１３・・・チップ１４・・・
接着剤 Ｘ、〜Ｘ、・・・アドレス線 Ｙ、〜Ｙ、・・・ピット線 第１図 錠１２図 （Ｂ）２ 第３図 （Ａ） （Ｂ） ン２

Claims (5)

【特許請求の範囲】
1. （１）　　スイッチングトランジスタを格子状に配列し
   た基板で構成するアクティブマトリクス液晶表示パネル
   に於て、前記スイッチングトランジスタを少くとも２個
   以上まとめたトランジスタ群を配列したことを特徴とす
   る液晶表示パネル。
2. （２）トランジスタ群は基板と別チップで構成され基板
   に装着されたことを特徴とする特許請求の範囲第１項記
   載の液晶表示パネル
3. （３）チップは基板に設けた凹部に配設したことを特徴
   とする特許請求の範囲第２項記載の液晶表示パネル
4. （４）　　チップはトランジスタ面が基板面と対向して
   配設されていることを特徴とする特許請求の範囲第２項
   記載の液晶表示パネル。
5. （５）スイッチングトランジスタを格子状に配列した基
   板で構成するアクディプマトリクス液晶表示パネルに於
   て、前記スイッチングトランジスタを少くとも２個以上
   まとめたトランジスタ群を配列し該トランジスタに接続
   する電極配線はポリイミド系の絶縁膜を介して多層配線
   されていることを特徴とする液晶表示パネル。