JPS6097322A - 液晶マトリクスパネル - Google Patents

液晶マトリクスパネル

Info

Publication number
JPS6097322A
JPS6097322A JP58205233A JP20523383A JPS6097322A JP S6097322 A JPS6097322 A JP S6097322A JP 58205233 A JP58205233 A JP 58205233A JP 20523383 A JP20523383 A JP 20523383A JP S6097322 A JPS6097322 A JP S6097322A
Authority
JP
Japan
Prior art keywords
thin film
pixel
liquid crystal
defective
film transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58205233A
Other languages
English (en)
Other versions
JPH0614154B2 (ja
Inventor
Takeshi Saito
毅 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58205233A priority Critical patent/JPH0614154B2/ja
Publication of JPS6097322A publication Critical patent/JPS6097322A/ja
Publication of JPH0614154B2 publication Critical patent/JPH0614154B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はスイッチング素子によシ各画素を独立に駆動す
る液晶マトリクスパネルに関する。
グラフィックやキャラクタ−あるいはテレビ動画の表示
を行なう大表示容量の薄型平面表示装置の開発がさかん
である。そのような薄型表示装置の中で、最近有望視さ
れているものに液晶マ）　ＩＪクスパネルがあシ、その
大表示容量化は、各表示画素にスイッチング素子を積層
して、各画素を独立に駆動する方式で実現されている。
スイッチング素子としては、多結晶シリブン、アモ／ｌ
／　７７　スシリコンなどの薄膜トランジスタが用いら
れる。
このようにして、従来クロストークが大きくてマトリク
ス駆動が困難であった液晶表示装置においてクロストー
クの防止が完全にできるようになった。
第１図はこのような従来のスイッチング素子積層方式の
液晶マトリクスパネルの下部基板の一部を模式的に示し
たものである。１が走査線、２が信号線、３がスイッチ
ング素子としての薄膜トランジスタ、４が下部画素電極
でおる。
この図では示されていないが、下部基板に平行に全体を
おおうように上部共通電極基板があり、上下各電極間の
スキマに液晶をみたして、電極間の電位差により、各下
部電極４の液晶を駆動する。
この下部画素電極４に信号電圧を発生させるのはスイッ
チングトランジスタ３０オンオフによる。
第２図に一画素分の等価回路を示す。図において同一番
号は第１図と同一物を示す。５が液晶層であり、下部画
素電極４に対面する電極は上部共通電極６として一定の
電位ＶｃａｎＫ保たれている。
第３図（ａｌ、（ｂ）、（ｃ）には選択されている画素
に対応する走査線、信号線および液晶に印加される電圧
の時間変化を示す。第３図（ａ）の走査線に加わる走査
信号電圧Ｖ。に同期して、第３図（ｂ）のように信号線
に一回ごとに反転する画像信号電圧■。が加えられ、そ
の結果入力される画像信号は１回ごとに反転し、第３図
（ｃ）のように液晶には逆方向の電圧ＶＬＣが交互に加
わり液晶がＯＮする。液晶をＯＦＦ’したい時は、信号
線に上部共通電極電圧Ｖ。０ｒｒｌ　と同じ電圧をかけ
ておけばよい。
スイッチングトランジスタの動作時間７は一画面が構成
される時間８に比べて非常に短いので、走査線数を増や
すことは容易である。又信号線の数にも制限はないので
、大表示容量化が達成できる。
しかしながら、このようなスイッチング素子積層方式を
用いた液晶マトリクスパネルにおける問題点の一つは画
素欠陥の発生である。従来方式では一画素をＯＮ　ＯＦ
Ｆ’するのに１個の薄膜トランジスタを用いている。し
たがって１個の薄膜トランジスタの動作が不良であると
完全に一画素分の欠陥が生じる。Ｘ行Ｙ列の表示画素に
おいて、例えばＸ＝５００．　Ｙ＝５００のキャラクタ
−ディスプレイの表示パネルでは全画素数は２５０００
０個になる。
薄膜トランジスタの良品率を９９９％としても欠陥画素
が２５０個もあることにな９デイスプレイ装置としては
落第である。薄膜トランジスタは通常のＬＳＩの製造プ
ロセスとほぼ同様のプロセスで作られるから、良品率を
さらに数桁向上させることは現状のＬＳＩの製造歩留シ
から見てほとんど不可能に近い。
本発明の目的は、上記欠点を除去して、完全な内奏欠陥
の発生を大幅におさえたスイッチング素子積層方式の液
晶マ）　ＩＪクスパネルを提供することにある。
本発明によれば各画素を独立に駆動するためのスイッチ
ング素子が行列状に形成された基板を有する液晶マ）　
ＩＪクスパネルにおいて、前記行列状に形成されたスイ
ッチング素子が、少くとも２個、以上の同一７１ｉ気特
性の薄膜トランジスタをまとめた薄１１ジｉ・ランジス
タ群からなり、前記薄膜トランジスタは、走査線および
信号線が交叉する点に集積化されて形成されておシ、同
一薄膜トランジスタ群中のそれぞれの薄膜トランジスタ
は、同一の前記走査線および信号線に接続されているこ
とを特徴とする液晶マトリクスパネルが得られる。
前駆本発明は従来１個の薄膜ｔランジスタで１画素をＯ
Ｎ　ＯＦＦ　していたのに対して、本発明では少くとも
２個以上の複数個の薄膜トランジスタを用いて１画素を
ＯＮ　ＯＦＦ　Ｌようとするところにその特徴がある。
すなわち１画素は少くとも２個以上の分割画素からなり
、各分割画素を薄膜トランジスタで同時にＯＮ　ＯＦＦ
するものである。
瞬接する２個以上の薄膜トランジスタが同時に夫／ 動作不良となる確率は非常率さいから、完全な画素欠陥
の発生を大幅におさえることができる。
以下図面に基づき詳細に説明する。
実施例１ 第４図は、本発明における一個の画素部分の等価回路の
一実施例である。これは従来例の第２図に対応し、従来
薄膜トランジスタ３が１個であったものが、この例では
２個の薄膜トランジスタ３．３′となっておシ、また液
晶も５．５′と２分割されている。第５図は本実施例に
よる液晶マトリクスパネルの下部基板の一部を示したも
のである。ｌが走査線、２が信号線、３．３′がスイッ
チングトランジスタ、４，４’が下部画素電極である。
第１図の従来例と比べて、一本の信号線の両側に対称的
に作られた分割画素電極４．４′により一画素が構成さ
れてｉることがわかる。このように一本の信号線の両側
に画素を分割する方法は、例えば第６図に示すような画
素分割方法上比較して。
多層配線（第６１図の９）などを必要とせず、第１図の
従来例と全く同様の製造プロセスを用いることができる
。したがって薄膜トランジスタの良品率も従来例とほぼ
等しい。
Ｘ行Ｙ列の表示画素において、例えばＸ＝５００、Ｙ＝
　５０　（ｌのキャラクタ−ディスプレイの表示パネル
では、全薄膜トランジスタ数は５０００００　個となる
。Ｙｔ！／ＩＦ＝　）ランジスタの良品率を９９９％と
するど、一画素の半分が動作しない１／２欠陥画素は５
００個であるが、一画素全部が動作しない完全欠陥画素
は１／２個と従来例の１７５００に減少する。
また１／２欠陥画素は一画素の半分が動作するので、動
作時の明かるさを画像信号の２倍となるように入力信号
を設定すれば、肉眼では無欠陥画素と認識される。した
がって従来例と同様な意味での欠陥画素としては全画素
無欠陥ということになる。
以上実施例１では信号線で一画素を２分割したれること
ｉＪ明らかである。
実施例２ 第８図は、本発明における一個の画素部分の等価回路の
他の実施例である。これは従来例の第２図に対応し、従
来薄膜トランジスタ３が１個であったものが、この例で
は４個の薄膜トランジスタ３．３′、３″、３“′とな
っており、また液晶も５．５′、５“、５“′と４分割
されている。第９図は本実施例による液晶マトリクスパ
ネルの下部基板の一部を示したものである。１が走査線
、２が信号線、３．３′、３“、３“′がスチッテング
トランジスタ、４．４′、４“、４“′が下部画素電極
である。
第１図の従来例と比べて、一本の走査線の上下および一
本の信号線の左右に対称的に作られた４個の分割画素′
電極４．４′、４“、４“′により一画素が構成されて
いることがわかる。このように一本の走査線および一本
の信号線をはさんで対称的に画素を分割する方法は、実
施例１と同様多１→配線などを必要とせず、第１図の従
来例と全く同様の製造プロセスを用いることができる。
したがって薄膜トランジスタの良品率も従来例とほぼ等
しい。
Ｘ行Ｙ列の表示画素において、例えばＸ＝５００、Ｙ、
、、、５００のキャラクタ−ディスプレイの表示パネル
で日、全薄肘−、トランジスタ数は１００００００個と
なる。薄膜トランジスタの良品率を９９．９％とすると
、全薄膜トランジスタのうち、一画素の１／４が動作し
ない１／４欠陥画素は１０００個、一画素の１／２が動
作しない１／２欠陥画素は１個、一画素の３／４が動作
しない３／４欠陥画素は１／１０００個、即ち１０００
個のパネルにつき１個の欠陥画素、一画素全部が動作し
ない完全欠陥画素は１／１０００．０００１／２および
１／４が動作するので、動作時の明かるさをそれぞれ画
像信号の４／３．２、および４倍となるように入力信号
を設定すれば肉眼では無欠陥画素として認識される。特
に１／４　欠陥画素の信号補正は容易であるので、中間
調表示のディスプレイの完全無欠陥化がｌ＝ｌは可能と
なる。
上記実施例では薄膜トランジスタの良品率を９９９チと
したが、良品率を下げて９９％どしても、一画素全部が
動作しない完全欠陥画素は１ｏｏｏｏｏｏｏ個の画素に
つき１個の側合でしか発生しないので、Ｘ＝５００、Ｙ
＝５００の表示パネルの場合では全画素無欠陥というこ
とになる。
このように本発明によれば、走査線および信号線で２分
割あるいは４分割された画素ｆｃｉとめて一画素とする
ことにより欠陥画素が大幅に減少した液晶マトリクスパ
ネルが得られる。
また実施例ではスイッチング素子として薄膜１う／ジス
タを用いたが、薄膜ダイオード、ＭＩＭ素子など他の非
線形スイッチング素子を用いても同様の効果がイｑられ
ることは明らかである。
【図面の簡単な説明】
第１図は従来例における薄膜トランジスタマトリクス基
板を示す模式図、第２図は第１図中の一画素分を示す等
価回路図、第３図（ａ）　（ｂ）　（ｃ）は第２図の動
作を示す波形図、第４図は本発明の一実施例における一
画素分を示す等価回路図、第５図は第４図の本発明の実
施例における薄膜トランジスタマトリクス基板を示す模
式図、第６図は第４図と同様の効果を得るための他の方
法ＶＣ訃ける一画素分を示す等価回路図、第７図は本発
明の一実施例における一画素分を示す等価回路図、第８
図は本発明の一実施例における一画素分を示す静画回路
図、第９図は第８図の本発明の実施例における薄膜トラ
ンジスタマトリクス基板を示す模式図である。 ■・・・走査線、２・・・信号線、３．３′、３“、３
“′・・・薄膜トランジスタ、４．４′、４“、４“′
　・下部画素電極、５．５′、５″、５”′・・・液晶
、６　上部共通成極７・・・薄膜トランジスタ動作時間
、８・・一画面構成時間、９・・・多層配線。 第７図 第θ図

Claims (1)

    【特許請求の範囲】
  1. 各画素を独立に駆動するためのスイッチング素子が行列
    状に形成された基板を有する液晶マトリクスパネルにお
    いて、前記行列状に形成されたスイッチング素子が、少
    くとも２個以上の同一電気特性の薄膜トランジスタをま
    とめた薄膜トランジスタ群からなシ、前記薄膜トランジ
    スタは、走査線および信号線が交叉する点に隼績化され
    て形成されてお）、同一薄膜トランジスタ群中のそれぞ
    れの薄膜トランジスタは、同一の前記走査線および信号
    線に接続されていることを特徴とする液晶マトリクスパ
    ネル
JP58205233A 1983-11-01 1983-11-01 液晶マトリクスパネル Expired - Lifetime JPH0614154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58205233A JPH0614154B2 (ja) 1983-11-01 1983-11-01 液晶マトリクスパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58205233A JPH0614154B2 (ja) 1983-11-01 1983-11-01 液晶マトリクスパネル

Publications (2)

Publication Number Publication Date
JPS6097322A true JPS6097322A (ja) 1985-05-31
JPH0614154B2 JPH0614154B2 (ja) 1994-02-23

Family

ID=16503606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58205233A Expired - Lifetime JPH0614154B2 (ja) 1983-11-01 1983-11-01 液晶マトリクスパネル

Country Status (1)

Country Link
JP (1) JPH0614154B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2602362A1 (fr) * 1986-08-01 1988-02-05 Commissariat Energie Atomique Dispositif d'affichage matriciel comprenant deux paquets d'electrodes lignes et deux electrodes colonnes par element image et son procede de commande
US4775861A (en) * 1984-11-02 1988-10-04 Nec Corporation Driving circuit of a liquid crystal display panel which equivalently reduces picture defects
EP0365244A2 (en) * 1988-10-17 1990-04-25 Sharp Kabushiki Kaisha An active matrix substrate
JPH02264224A (ja) * 1989-04-05 1990-10-29 Matsushita Electric Ind Co Ltd 点欠陥の検出および補修の可能なアクティブマトリクス基板の製造法
US4969718A (en) * 1985-01-25 1990-11-13 Nec Corporation Active liquid-crystal multi-color display panel structure having triangular triad of color display pixels and split pixel electrodes
US4995703A (en) * 1984-09-26 1991-02-26 Nec Corporation Active matrix liquid crystal color display panel having split pixel electrodes
US5142386A (en) * 1989-06-19 1992-08-25 Nec Corporation Device and method for reducing the observability of a defective pixel in an lcd
US5532850A (en) * 1987-06-10 1996-07-02 Hitachi, Ltd. TFT active matrix liquid crystal display with gate lines having two layers, the gate electrode connected to the wider layer only
JP2012518199A (ja) * 2009-02-13 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー ディスプレイデバイス内のチップレット間のピクセルの分割
JP2018159816A (ja) * 2017-03-23 2018-10-11 パナソニック液晶ディスプレイ株式会社 液晶表示装置
US11347117B2 (en) 2017-11-16 2022-05-31 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5677887A (en) * 1979-11-30 1981-06-26 Citizen Watch Co Ltd Liquid crystal display unit
JPS5855968A (ja) * 1981-09-29 1983-04-02 シチズン時計株式会社 液晶表示パネル

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5677887A (en) * 1979-11-30 1981-06-26 Citizen Watch Co Ltd Liquid crystal display unit
JPS5855968A (ja) * 1981-09-29 1983-04-02 シチズン時計株式会社 液晶表示パネル

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4995703A (en) * 1984-09-26 1991-02-26 Nec Corporation Active matrix liquid crystal color display panel having split pixel electrodes
US4775861A (en) * 1984-11-02 1988-10-04 Nec Corporation Driving circuit of a liquid crystal display panel which equivalently reduces picture defects
US4969718A (en) * 1985-01-25 1990-11-13 Nec Corporation Active liquid-crystal multi-color display panel structure having triangular triad of color display pixels and split pixel electrodes
FR2602362A1 (fr) * 1986-08-01 1988-02-05 Commissariat Energie Atomique Dispositif d'affichage matriciel comprenant deux paquets d'electrodes lignes et deux electrodes colonnes par element image et son procede de commande
US5708484A (en) * 1987-06-10 1998-01-13 Hitachi, Ltd. TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level and material as gate electrodes
US7196762B2 (en) 1987-06-10 2007-03-27 Hitachi, Ltd. TFT active matrix liquid crystal display devices
US7450210B2 (en) 1987-06-10 2008-11-11 Hitachi, Ltd. TFT active matrix liquid crystal display devices
US5532850A (en) * 1987-06-10 1996-07-02 Hitachi, Ltd. TFT active matrix liquid crystal display with gate lines having two layers, the gate electrode connected to the wider layer only
US6992744B2 (en) 1987-06-10 2006-01-31 Hitachi, Ltd. TFT active matrix liquid crystal display devices
US5838399A (en) * 1987-06-10 1998-11-17 Hitachi, Ltd. TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level as gate electrodes.
US6184963B1 (en) 1987-06-10 2001-02-06 Hitachi, Ltd. TFT active matrix LCD devices employing two superposed conductive films having different dimensions for the scanning signal lines
US6384879B2 (en) 1987-06-10 2002-05-07 Hitachi, Ltd. Liquid crystal display device including thin film transistors having gate electrodes completely covering the semiconductor
US6839098B2 (en) 1987-06-10 2005-01-04 Hitachi, Ltd. TFT active matrix liquid crystal display devices
EP0365244A2 (en) * 1988-10-17 1990-04-25 Sharp Kabushiki Kaisha An active matrix substrate
JPH02264224A (ja) * 1989-04-05 1990-10-29 Matsushita Electric Ind Co Ltd 点欠陥の検出および補修の可能なアクティブマトリクス基板の製造法
US5142386A (en) * 1989-06-19 1992-08-25 Nec Corporation Device and method for reducing the observability of a defective pixel in an lcd
JP2012518199A (ja) * 2009-02-13 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー ディスプレイデバイス内のチップレット間のピクセルの分割
JP2018159816A (ja) * 2017-03-23 2018-10-11 パナソニック液晶ディスプレイ株式会社 液晶表示装置
US11347117B2 (en) 2017-11-16 2022-05-31 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display panel

Also Published As

Publication number Publication date
JPH0614154B2 (ja) 1994-02-23

Similar Documents

Publication Publication Date Title
JP3349935B2 (ja) アクティブマトリクス型液晶表示装置
JP3291249B2 (ja) アクティブマトリクス型液晶表示装置およびそれに用いる基板
JP2001051303A (ja) 液晶表示装置及びその製造方法
JPS58140781A (ja) 画像表示装置
JPS6097322A (ja) 液晶マトリクスパネル
US5235447A (en) Color matrix screen with colored filters in a triad or delta layout with two sub-pixels per color
JPH0333724A (ja) 液晶表示装置
US6864940B2 (en) Liquid crystal display apparatus and method of manufacturing the same via short-circuited bus lines
JPH11352520A (ja) アクティブ駆動装置
JP3322948B2 (ja) 表示装置用アレイ基板及び液晶表示装置
JPS6197626A (ja) 液晶マトリツクスパネル
JP3316335B2 (ja) 液晶表示装置
JP2538004B2 (ja) 液晶表示装置
JPH08234235A (ja) 液晶マトリクス表示装置
JPH03212620A (ja) アクティブマトリクス型液晶表示装置
JP2004037905A (ja) 液晶表示装置
JPH07114045A (ja) 液晶表示装置
US20200312257A1 (en) Display apparatus
JPH01239531A (ja) アクティブマトリックスアレイ及び液晶表示装置
JPS63241524A (ja) 液晶デイスプレイ
JP3474240B2 (ja) アクティブマトリックス型液晶表示パネル
KR100480551B1 (ko) 대형액정표시장치
JPH032731A (ja) アクティブマトリクス型液晶表示素子
JPH02244029A (ja) 液晶表示装置
JP2646588B2 (ja) アクティブマトリクスアレイ