JP2646588B2 - アクティブマトリクスアレイ - Google Patents
アクティブマトリクスアレイInfo
- Publication number
- JP2646588B2 JP2646588B2 JP28601587A JP28601587A JP2646588B2 JP 2646588 B2 JP2646588 B2 JP 2646588B2 JP 28601587 A JP28601587 A JP 28601587A JP 28601587 A JP28601587 A JP 28601587A JP 2646588 B2 JP2646588 B2 JP 2646588B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- active matrix
- scanning line
- scanning lines
- matrix array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示パネルあるいは液晶ライトバルブな
どに用いられるアクティブマトリクスアレイに関するも
のである。
どに用いられるアクティブマトリクスアレイに関するも
のである。
従来の技術 従来アクティブマトリクスアレイの基本的な構成は第
６図の通り、多数の走査線Xnと信号線Ymとその交差点に
配置された絵素電極Pnm、および各絵素電極に接続され
走査線で制御されるスイッチ素子Tnm（図では薄膜トラ
ンジスタ）よりなる。絵素電極と対向共通電極の間には
液晶が挿入されており、絵素電極に与えられる電位で液
晶の電気光学特性が制御される。また各絵素電極Pnmは
対向共通電極との間に静電容量Cnmを形成しており（図
には示してない）、この容量により絵素電極の電位があ
る時間にわたって保持されることがアクティブマトリク
ス方式の要件のひとつである。
６図の通り、多数の走査線Xnと信号線Ymとその交差点に
配置された絵素電極Pnm、および各絵素電極に接続され
走査線で制御されるスイッチ素子Tnm（図では薄膜トラ
ンジスタ）よりなる。絵素電極と対向共通電極の間には
液晶が挿入されており、絵素電極に与えられる電位で液
晶の電気光学特性が制御される。また各絵素電極Pnmは
対向共通電極との間に静電容量Cnmを形成しており（図
には示してない）、この容量により絵素電極の電位があ
る時間にわたって保持されることがアクティブマトリク
ス方式の要件のひとつである。
この基本構成の大きさ問題点は、スイッチ素子に１つ
でも不良があればそれが表示欠陥となってしまうことで
ある。それに対して我々はすでに第５図に一例を示すよ
うな改良されたアレイ構成（冗長構成）を提案してい
る。改良構成では１つの絵素電極あたり２つあるいはそ
れ以上のスイッチ素子を設け、それらを異なる走査線で
制御するようにしており、これによりアレイの歩留りを
著しく向上させることができる。なぜならば、１つの絵
素電極に接続された２つのスイッチ素子のうち一方が不
良（短絡不良）であってもそれを絵素電極ないし走査
線、信号線から切り離してやれば他方のスイッチ素子で
もって絵素電極を正常に駆動する事ができる。もちろん
オープン不良ならなにもしなくてよい。１つの絵素電極
に接続される２つのスイッチ素子が同時に不良になる確
率は、１つのスイッチ素子が不良になる確率に比べれば
著しく小さいから表示欠陥の発生確率は上のような冗長
構成と修正手続きを導入することにより著しく低下す
る。なお、２つのスイッチ素子は異なる走査線で制御さ
れているのでどちらのスイッチ素子が不良であるかをあ
らかじめ電気的に判別することができる。
でも不良があればそれが表示欠陥となってしまうことで
ある。それに対して我々はすでに第５図に一例を示すよ
うな改良されたアレイ構成（冗長構成）を提案してい
る。改良構成では１つの絵素電極あたり２つあるいはそ
れ以上のスイッチ素子を設け、それらを異なる走査線で
制御するようにしており、これによりアレイの歩留りを
著しく向上させることができる。なぜならば、１つの絵
素電極に接続された２つのスイッチ素子のうち一方が不
良（短絡不良）であってもそれを絵素電極ないし走査
線、信号線から切り離してやれば他方のスイッチ素子で
もって絵素電極を正常に駆動する事ができる。もちろん
オープン不良ならなにもしなくてよい。１つの絵素電極
に接続される２つのスイッチ素子が同時に不良になる確
率は、１つのスイッチ素子が不良になる確率に比べれば
著しく小さいから表示欠陥の発生確率は上のような冗長
構成と修正手続きを導入することにより著しく低下す
る。なお、２つのスイッチ素子は異なる走査線で制御さ
れているのでどちらのスイッチ素子が不良であるかをあ
らかじめ電気的に判別することができる。
ところで表示品質を高めるためには絵素電極の電位を
保持するための静電容量を実効的に大きくすることが必
要で、そのためにいわゆる補助容量を設けることが望ま
しい。しかしそのためにアレイの作製プロセスを複雑化
することは避けたい。そこで前段走査線と絵素電極の間
で補助容量を形成することがよくおこなわれる。このや
り方だとアレイの作製プロセスは従来とまったく変わら
ない。ところがこれを上記冗長構成に適用しようとする
とひとつの問題に直面する。第４図は前段走査線との間
に形成した補助容量CnmSを含む冗長構成のアレイであ
る。絵素Pnmに注目する。スイッチ素子TnmAが不良のた
めに切り離された場合は何も問題はないのであるが逆に
TnmBが不良のため切り離された場合には問題である。そ
れは、走査線Xn−１が選択（high）から非選択（low）
に切り替わる瞬間に補助容量CnmSを通して絵素電極の電
位が本来の値より負側へ引き下げられ、それがそのまま
保持されてしまうからである（これを突き抜け効果と呼
ぶ。）。このときはせっかく修正したのにその絵素は正
しい表示をしないことになってしまう。
保持するための静電容量を実効的に大きくすることが必
要で、そのためにいわゆる補助容量を設けることが望ま
しい。しかしそのためにアレイの作製プロセスを複雑化
することは避けたい。そこで前段走査線と絵素電極の間
で補助容量を形成することがよくおこなわれる。このや
り方だとアレイの作製プロセスは従来とまったく変わら
ない。ところがこれを上記冗長構成に適用しようとする
とひとつの問題に直面する。第４図は前段走査線との間
に形成した補助容量CnmSを含む冗長構成のアレイであ
る。絵素Pnmに注目する。スイッチ素子TnmAが不良のた
めに切り離された場合は何も問題はないのであるが逆に
TnmBが不良のため切り離された場合には問題である。そ
れは、走査線Xn−１が選択（high）から非選択（low）
に切り替わる瞬間に補助容量CnmSを通して絵素電極の電
位が本来の値より負側へ引き下げられ、それがそのまま
保持されてしまうからである（これを突き抜け効果と呼
ぶ。）。このときはせっかく修正したのにその絵素は正
しい表示をしないことになってしまう。
発明が解決しようとする問題点 本発明の目的は冗長構成のアクティブマトリクスアレ
イの長所を生かし、しかも上記したような突き抜け効果
の発生しない補助容量を導入することにある。
イの長所を生かし、しかも上記したような突き抜け効果
の発生しない補助容量を導入することにある。
問題点を解決するための手段 本発明によるアクティブマトリクスアレイでは各絵素
電極は異なる走査線で制御される少なくとも２つのスイ
ッチ素子に接続されており、かつ当該絵素電極に接続さ
れたスイッチ素子を制御する走査線以外の走査線と当該
絵素電極との間で補助容量を形成することを特徴とする
ものである。
電極は異なる走査線で制御される少なくとも２つのスイ
ッチ素子に接続されており、かつ当該絵素電極に接続さ
れたスイッチ素子を制御する走査線以外の走査線と当該
絵素電極との間で補助容量を形成することを特徴とする
ものである。
作用 本発明の実施例である第１図に示すように、本発明の
アクティブマトリクス基板では任意の絵素においてその
絵素に接続されているスイッチ素子を制御するための走
査線と補助容量を形成するための走査線は異なっている
ので上記したような突き抜け効果の影響を完全に避ける
ことが可能になる。従って冗長構成による歩留りの向
上、補助容量導入による表示品質の向上のプロセスを複
雑化することなく達成することができる。
アクティブマトリクス基板では任意の絵素においてその
絵素に接続されているスイッチ素子を制御するための走
査線と補助容量を形成するための走査線は異なっている
ので上記したような突き抜け効果の影響を完全に避ける
ことが可能になる。従って冗長構成による歩留りの向
上、補助容量導入による表示品質の向上のプロセスを複
雑化することなく達成することができる。
実施例 実施例１ 第１図に示すように、本実施例では絵素Pnmは相隣る
走査線Xn−１とXnで制御される２つのスイッチ素子TnmA
とTnmBで駆動されるように構成されており、補助容量Cn
mSはもうひとつ前段の走査線Xn−２との間に形成されて
いる。走査線にはX1,X2,・・・XNの順に一定のタイミン
グで選択パルスが順次印加される。絵素Pnmに注目する
と、まずXn−２が選択された時絵素にはCnmSを介して選
択パルスの一部が伝達されるが、これは単なる交流であ
って１選択パルス期間のみの変動である。つぎのタイミ
ングで走査線Xn−１が選択されるとスイッチ素子TnmAが
導通となって信号線Yn−１の信号が絵素Pnmに供給され
る。さらにそのつぎのタイミングでは信号線Xnが選択さ
れスイッチ素子TnmBが導通となるので絵素Pnmの電圧は
信号線Ynの信号で書き直される。その後再び信号線Xn−
１が選択されるまでの期間（ほぼ１画面が書き直される
期間で、１選択パルスの期間にくらべて通常十分長い）
先ほど絵素Pnmに最後に供給された電圧は補助容量を含
む静電容量によって保持され、それが液晶の電気光学特
性を決定する。
走査線Xn−１とXnで制御される２つのスイッチ素子TnmA
とTnmBで駆動されるように構成されており、補助容量Cn
mSはもうひとつ前段の走査線Xn−２との間に形成されて
いる。走査線にはX1,X2,・・・XNの順に一定のタイミン
グで選択パルスが順次印加される。絵素Pnmに注目する
と、まずXn−２が選択された時絵素にはCnmSを介して選
択パルスの一部が伝達されるが、これは単なる交流であ
って１選択パルス期間のみの変動である。つぎのタイミ
ングで走査線Xn−１が選択されるとスイッチ素子TnmAが
導通となって信号線Yn−１の信号が絵素Pnmに供給され
る。さらにそのつぎのタイミングでは信号線Xnが選択さ
れスイッチ素子TnmBが導通となるので絵素Pnmの電圧は
信号線Ynの信号で書き直される。その後再び信号線Xn−
１が選択されるまでの期間（ほぼ１画面が書き直される
期間で、１選択パルスの期間にくらべて通常十分長い）
先ほど絵素Pnmに最後に供給された電圧は補助容量を含
む静電容量によって保持され、それが液晶の電気光学特
性を決定する。
いま、もしスイッチ素子TnmBが短絡不良であったとし
てこれを取り除くと、絵素PnmはTnmAのみで駆動される
ことになり本来絵素Pn−1,m−１に供給されるべき信号
が絵素Pnmにも供給されることになるが、両絵素は近接
しているので視覚的には異常はまず認識できない。また
TnmBを制御する走査線Xn−１の選択パルスがhighからlo
wに変化するときこの走査線と絵素Pnmの間に容量結合は
ないのでこの構成では抜き抜け効果は発生しない。
てこれを取り除くと、絵素PnmはTnmAのみで駆動される
ことになり本来絵素Pn−1,m−１に供給されるべき信号
が絵素Pnmにも供給されることになるが、両絵素は近接
しているので視覚的には異常はまず認識できない。また
TnmBを制御する走査線Xn−１の選択パルスがhighからlo
wに変化するときこの走査線と絵素Pnmの間に容量結合は
ないのでこの構成では抜き抜け効果は発生しない。
なお、第１図ではスイッチ素子TnmAは信号線Ym−１
に、スイッチ素子TnmBは信号線Ymに接続されているが、
これらはともにYm−１に、あるいはともにYmに接続して
もよいことは明かである。
に、スイッチ素子TnmBは信号線Ymに接続されているが、
これらはともにYm−１に、あるいはともにYmに接続して
もよいことは明かである。
実施例２ 第２図に示すように、本実施例では絵素Pnmを駆動す
る２つのスイッチ素子TnmA,TnmBはそれぞれ走査線Xn−
２およびXnで制御される。そして補助容量CnmSは走査線
Xn−１との間に形成されている。突き抜け効果が避けら
れていることは説明の必要がないであろう。
る２つのスイッチ素子TnmA,TnmBはそれぞれ走査線Xn−
２およびXnで制御される。そして補助容量CnmSは走査線
Xn−１との間に形成されている。突き抜け効果が避けら
れていることは説明の必要がないであろう。
実施例３ 第３図はこれまでと異なる冗長構成のアレイに本発明
を適用したものである。この実施例では各絵素Pnmに対
応するスイッチ素子TnmAとTnmBのうちTnmAは当該絵素Pn
mと隣接絵素Pn−1,mとを結合している。補助容量CnmSは
走査線Xn−２との間に形成されている。もしTnmBが不良
であれば、TnmBとTn＋1,mAをともにアレイ回路から切り
離してやればよい。TnmAが不良の場合にはそれだけを切
り離せばよい。
を適用したものである。この実施例では各絵素Pnmに対
応するスイッチ素子TnmAとTnmBのうちTnmAは当該絵素Pn
mと隣接絵素Pn−1,mとを結合している。補助容量CnmSは
走査線Xn−２との間に形成されている。もしTnmBが不良
であれば、TnmBとTn＋1,mAをともにアレイ回路から切り
離してやればよい。TnmAが不良の場合にはそれだけを切
り離せばよい。
発明の効果 以上詳述したように本発明は歩留りが高く、表示品質
がよく、かつ製造プロセスの簡単なアクティブマトリク
スアレイを提供するもので、その工業的、実用的価値は
大きい。
がよく、かつ製造プロセスの簡単なアクティブマトリク
スアレイを提供するもので、その工業的、実用的価値は
大きい。
第１図は本発明のアクティブマトリクスアレイの回路構
成の一実施例を示す説明図、第２図と第３図は本発明の
他の実施例を示す説明図、第４図は冗長構成と補助容量
をとりいれたアクティブマトリクスアレイの従来例の説
明図、第５図は冗長構成の従来例の説明図、第６図は従
来のアクティブマトリクスアレイの典型例を示す説明図
である。 Xn……走査線、Ym……信号線、Pnm……絵素電極、CnmS
……補助容量。
成の一実施例を示す説明図、第２図と第３図は本発明の
他の実施例を示す説明図、第４図は冗長構成と補助容量
をとりいれたアクティブマトリクスアレイの従来例の説
明図、第５図は冗長構成の従来例の説明図、第６図は従
来のアクティブマトリクスアレイの典型例を示す説明図
である。 Xn……走査線、Ym……信号線、Pnm……絵素電極、CnmS
……補助容量。
Claims (4)
- 【請求項１】複数の走査線と信号線、各走査線と信号線
の交差点に対応して設けた絵素電極、各絵素電極に接続
され異なる走査線で制御される少なくとも２つのスイッ
チ素子、および各絵素電極と前記走査線との間に形成さ
れた補助容量を含んでなり、この補助容量は前記絵素電
極に接続されたスイッチ素子を制御する走査線以外の走
査線と前記絵素電極との間に形成されたことを特徴とす
るアクティブマトリクスアレイ。 - 【請求項２】走査線X1・・・XNには配列順に選択パルス
が印加され、各絵素電極にはその絵素電極を挟んで相隣
接する走査線Xn-1およびXnでそれぞれ制御される２つの
スイッチ素子が接続され、上記補助容量は前記絵素電極
と前前段の走査線Xn-2との間に形成されたことを特徴と
する特許請求の範囲第（１）項記載のアクティブマトリ
クスアレイ。 - 【請求項３】走査線X1・・・XNには配列順に選択パルス
が印加され、各絵素電極を挟む相隣接する走査線をXn-1
およびXnとして、その絵素電極に接続される２つのスイ
ッチ素子はそれぞれ走査線Xn-2とXnで制御され、前記補
助容量は前記絵素電極と走査線Xn-1との間に形成された
ことを特徴とする特許請求の範囲第（１）項記載のアク
ティブマトリクスアレイ。 - 【請求項４】走査線X1・・・XNには配列順に選択パルス
が印加され、各絵素電極を挟む相隣接する走査線をXn-1
およびXnとして、その絵素電極に接続される２つのスイ
ッチ素子はそれぞれ走査線XnとXn-1で制御され、走査線
Xn-1で制御されるスイッチ素子は、当該絵素電極と走査
線Xn-1とを挟んで相隣接する絵素電極とを結合したこと
を特徴とする特許請求の範囲第（１）項記載のアクティ
ブマトリクスアレイ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28601587A JP2646588B2 (ja) | 1987-11-12 | 1987-11-12 | アクティブマトリクスアレイ |
| DE3851557T DE3851557T2 (de) | 1987-03-18 | 1988-03-17 | Videoprojektor. |
| EP88302354A EP0283290B1 (en) | 1987-03-18 | 1988-03-17 | Video projector |
| US07/168,318 US4936656A (en) | 1987-03-18 | 1988-03-18 | Video projector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28601587A JP2646588B2 (ja) | 1987-11-12 | 1987-11-12 | アクティブマトリクスアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128042A JPH01128042A (ja) | 1989-05-19 |
| JP2646588B2 true JP2646588B2 (ja) | 1997-08-27 |
Family
ID=17698880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28601587A Expired - Lifetime JP2646588B2 (ja) | 1987-03-18 | 1987-11-12 | アクティブマトリクスアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646588B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0467019A (ja) * | 1990-07-05 | 1992-03-03 | Matsushita Electric Ind Co Ltd | 液晶表示デバイス |
-
1987
- 1987-11-12 JP JP28601587A patent/JP2646588B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01128042A (ja) | 1989-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1296438C (en) | Active matrix display device and method for driving the same | |
| US5193018A (en) | Active matrix liquid crystal display system using complementary thin film transistors | |
| US7750884B2 (en) | Method and apparatus of driving liquid crystal display device | |
| US20060119755A1 (en) | Liquid crystal display device | |
| JPS63311388A (ja) | マトリックス表示システム | |
| JPH05188395A (ja) | 液晶表示素子 | |
| JPH0514915B2 (ja) | ||
| JPH05303114A (ja) | 液晶表示素子 | |
| US7084842B2 (en) | Apparatus and method for driving liquid crystal display device | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| US20020033787A1 (en) | Driving method for a liquid crystal display device and driving circuits thereof | |
| JPH0614154B2 (ja) | 液晶マトリクスパネル | |
| JP2646588B2 (ja) | アクティブマトリクスアレイ | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JPH06265939A (ja) | 液晶表示装置 | |
| JP3316335B2 (ja) | 液晶表示装置 | |
| JPS62133478A (ja) | アクテイブマトリツクス形表示装置 | |
| US7057592B2 (en) | Liquid crystal display device and driving method thereof | |
| JPH07114045A (ja) | 液晶表示装置 | |
| JPH05341263A (ja) | 液晶表示装置 | |
| JPH02135318A (ja) | アクティブマトリクス型表示装置 | |
| JPH02150823A (ja) | 液晶表示装置 | |
| JPH07244296A (ja) | アクティブ・マトリクス駆動型液晶表示装置 | |
| JP2509024B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100480551B1 (ko) | 대형액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 11 |