JP2527477B2 - 絵素表示装置 - Google Patents
絵素表示装置Info
- Publication number
- JP2527477B2 JP2527477B2 JP13637989A JP13637989A JP2527477B2 JP 2527477 B2 JP2527477 B2 JP 2527477B2 JP 13637989 A JP13637989 A JP 13637989A JP 13637989 A JP13637989 A JP 13637989A JP 2527477 B2 JP2527477 B2 JP 2527477B2
- Authority
- JP
- Japan
- Prior art keywords
- picture elements
- signal line
- picture element
- signal lines
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/52—RGB geometrical arrangements
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、入力された画像信号を二次元のマトリッ
ス状にカラー表示する絵素表示装置に関する。
ス状にカラー表示する絵素表示装置に関する。
＜従来の技術＞ 従来、能動素子を付加したカラー液晶ディスプレイパ
ネルとして第７図および第８図に示すようなものがあ
る。第７図は絵素4,4,…を碁盤の目状に配列しているカ
ラー液晶ディスプレイパネルであり、第８図は絵素14,1
4,…の配列をデルタ配列に配列しているカラー液晶ディ
スプレイパネルである。ここで、図中の●印3,…または
●印13,…は能動素子であり、液晶によって構成された
絵素4,…または絵素14,…の表示をオン／オフ制御す
る。また、R,GおよびＢはカラー液晶ディスプレイで色
を表現するために上記絵素4,…または絵素14,…の表面
に形成された赤，緑および青のカラーフィルタの色を表
す。
ネルとして第７図および第８図に示すようなものがあ
る。第７図は絵素4,4,…を碁盤の目状に配列しているカ
ラー液晶ディスプレイパネルであり、第８図は絵素14,1
4,…の配列をデルタ配列に配列しているカラー液晶ディ
スプレイパネルである。ここで、図中の●印3,…または
●印13,…は能動素子であり、液晶によって構成された
絵素4,…または絵素14,…の表示をオン／オフ制御す
る。また、R,GおよびＢはカラー液晶ディスプレイで色
を表現するために上記絵素4,…または絵素14,…の表面
に形成された赤，緑および青のカラーフィルタの色を表
す。
上記能動素子３（または能動素子13）は薄膜トランジ
スタ等で構成され、一つの絵素に対して一つの能動素子
が設けられている。すなわち、能動素子３（または能動
素子13）を薄膜トランジスタで構成する場合は、薄膜ト
ランジスタのゲート電極にはスキャン信号ライン１（ま
たはスキャン信号ライン11）を接続し、ソース電極には
データ信号ライン２（またはデータ信号ライン12）を接
続し、ドレイン電極には絵素４（または絵素14）を構成
する液晶の絵素電極を接続して、薄膜トランジスタを液
晶の基板上に一体に形成している。
スタ等で構成され、一つの絵素に対して一つの能動素子
が設けられている。すなわち、能動素子３（または能動
素子13）を薄膜トランジスタで構成する場合は、薄膜ト
ランジスタのゲート電極にはスキャン信号ライン１（ま
たはスキャン信号ライン11）を接続し、ソース電極には
データ信号ライン２（またはデータ信号ライン12）を接
続し、ドレイン電極には絵素４（または絵素14）を構成
する液晶の絵素電極を接続して、薄膜トランジスタを液
晶の基板上に一体に形成している。
＜発明が解決しようとする課題＞ カラー液晶ディスプレイパネルにおいて優れた表示品
位を得るためには、上記絵素の配列パターンが目立たな
いように、すなわち各絵素を方向性のない配列にする必
要がある。
位を得るためには、上記絵素の配列パターンが目立たな
いように、すなわち各絵素を方向性のない配列にする必
要がある。
しかしながら、上記第７図に示す従来のカラー液晶デ
ィスプレイパネルは、各絵素4,…の配列が碁盤の目状に
規則正しく（すなわち、方向性を有して）配列している
ため表示品位が劣るという問題がある。一方、第８図に
示すカラー液晶ディスプレイパネルは、各絵素14,…の
配列がデルタ配列になっているため方向性がなく、カラ
ーの表示品位が優れている。ところが、縦方向に隣接す
る各絵素14,…の互いの配列が1/2絵素分だけ位相がずれ
ているために、データ信号ライン12は絵素の配列ピッチ
の1/2の振幅でクランク状あるいは曲線状に蛇行させな
ければならず配線が複雑かつ長くなる。また、これに伴
ってデータ信号ライン12の能動素子13への接続も複雑に
なって不良率が高くなりコスト高になるという問題があ
る。
ィスプレイパネルは、各絵素4,…の配列が碁盤の目状に
規則正しく（すなわち、方向性を有して）配列している
ため表示品位が劣るという問題がある。一方、第８図に
示すカラー液晶ディスプレイパネルは、各絵素14,…の
配列がデルタ配列になっているため方向性がなく、カラ
ーの表示品位が優れている。ところが、縦方向に隣接す
る各絵素14,…の互いの配列が1/2絵素分だけ位相がずれ
ているために、データ信号ライン12は絵素の配列ピッチ
の1/2の振幅でクランク状あるいは曲線状に蛇行させな
ければならず配線が複雑かつ長くなる。また、これに伴
ってデータ信号ライン12の能動素子13への接続も複雑に
なって不良率が高くなりコスト高になるという問題があ
る。
また、いずれのカラー液晶ディスプレイパネルにおい
ても、一つの能動素子は一つの絵素に対応し、絵素を構
成する液晶の基板上に一体に形成されている。したがっ
て、いずれか一つの能動素子が動作しない場合には、そ
の能動素子に対応した絵素が表示不可能になり表示欠陥
になるという問題がある。
ても、一つの能動素子は一つの絵素に対応し、絵素を構
成する液晶の基板上に一体に形成されている。したがっ
て、いずれか一つの能動素子が動作しない場合には、そ
の能動素子に対応した絵素が表示不可能になり表示欠陥
になるという問題がある。
これらの問題は、いずれも大型カラー液晶ディスプレ
イパネルを作成する場合には大きな障害となる。
イパネルを作成する場合には大きな障害となる。
そこで、この発明の目的は、一つの絵素が表示不可能
になっても表示欠陥にならず、表示品位に優れ、容易に
かつ安価に製作できる絵素表示装置を提供することにあ
る。
になっても表示欠陥にならず、表示品位に優れ、容易に
かつ安価に製作できる絵素表示装置を提供することにあ
る。
＜課題を解決するための手段＞ 上記目的を達成するため、請求項１に係る本発明の絵
素表示装置は、縦方向および横方向のいずれか一方向に
おいて1/2絵素分だけ位相をずらしたデルタ配列によっ
て、R,G,Bを単位とした所定の色周期で配列されたR,G,B
の絵素と、総ての絵素を所定数に分割して形成される一
つの領域を構成すると共に，上記絵素がデルタ配列され
た際に単体であるいは所定数を一組として碁盤の目状に
配列される小絵素と、上記小絵素に設けられると共に、
一つの絵素を構成する総ての小絵素の表示を同一の信号
によってオン／オフ制御するスイッチング素子を備える
と共に、上記碁盤の目を構成する小絵素の境界に格子状
に敷設されると共に，一つの絵素を構成する各小絵素の
スイッチング素子に接続されてこのスイッチング素子を
動作させるための信号を供給する信号ラインのうち、少
なくとも上記一方向に直交する他方向に向かって敷設さ
れた信号ラインを複数本に成して夫々の一端を表示領域
外で一本の信号ラインに接続し、上記他方向に配列され
ている小絵素を，同一の信号ラインに絵素単位で千鳥状
に接続し、上記他方向に向かって敷設されて上記複数の
信号ラインが接続された一本の信号ラインに，上記他方
向に向かって敷設された複数の信号ラインに供給すべき
信号をスイッチング素子駆動回路によって供給すること
を特徴としている。
素表示装置は、縦方向および横方向のいずれか一方向に
おいて1/2絵素分だけ位相をずらしたデルタ配列によっ
て、R,G,Bを単位とした所定の色周期で配列されたR,G,B
の絵素と、総ての絵素を所定数に分割して形成される一
つの領域を構成すると共に，上記絵素がデルタ配列され
た際に単体であるいは所定数を一組として碁盤の目状に
配列される小絵素と、上記小絵素に設けられると共に、
一つの絵素を構成する総ての小絵素の表示を同一の信号
によってオン／オフ制御するスイッチング素子を備える
と共に、上記碁盤の目を構成する小絵素の境界に格子状
に敷設されると共に，一つの絵素を構成する各小絵素の
スイッチング素子に接続されてこのスイッチング素子を
動作させるための信号を供給する信号ラインのうち、少
なくとも上記一方向に直交する他方向に向かって敷設さ
れた信号ラインを複数本に成して夫々の一端を表示領域
外で一本の信号ラインに接続し、上記他方向に配列され
ている小絵素を，同一の信号ラインに絵素単位で千鳥状
に接続し、上記他方向に向かって敷設されて上記複数の
信号ラインが接続された一本の信号ラインに，上記他方
向に向かって敷設された複数の信号ラインに供給すべき
信号をスイッチング素子駆動回路によって供給すること
を特徴としている。
また、請求項２に係る発明は、請求項１に係る絵素表
示装置において、上記各絵素は，亀甲文様を呈している
ことを特徴としている。
示装置において、上記各絵素は，亀甲文様を呈している
ことを特徴としている。
＜作用＞ 任意のカラーに対応した絵素を表示するために、スイ
ッチイング素子駆動回路からその絵素を構成する小絵素
に設けられたスイッチイング素子を動作させる信号が出
力される。このスイッチイング素子駆動回路から出力さ
れた信号は、表示領域外で複数の信号ラインに分岐して
上記絵素を構成する総ての小絵素のスイッチイング素子
に供給される。そうすると、上記絵素を構成する全小絵
素のスイッチイング素子が同時にオンとなり、上記全小
絵素すなわち上記絵素が表示される。このようにして、
上記スイッチイング素子駆動回路によって、デルタ配列
された全絵素の表示が制御される。
ッチイング素子駆動回路からその絵素を構成する小絵素
に設けられたスイッチイング素子を動作させる信号が出
力される。このスイッチイング素子駆動回路から出力さ
れた信号は、表示領域外で複数の信号ラインに分岐して
上記絵素を構成する総ての小絵素のスイッチイング素子
に供給される。そうすると、上記絵素を構成する全小絵
素のスイッチイング素子が同時にオンとなり、上記全小
絵素すなわち上記絵素が表示される。このようにして、
上記スイッチイング素子駆動回路によって、デルタ配列
された全絵素の表示が制御される。
その際に、上記各絵素はR,G,Bを単位とした所定の色
周期でデルタ配列されているので方向性がなく、カラー
液晶ディスプレイパネルの周囲での色バランスの崩れが
なく、表示品位が優れている。また、上記デルタ配列さ
れた複数の絵素に含まれる小絵素は、単体であるいは所
定数を一組として碁盤の目状に配列されると共に、各信
号ラインを上記碁盤の目を構成する小絵素の境界に格子
状に敷設しているので、各信号ラインの配線や各信号ラ
インの上記スイッチング素子への接続等が簡単にかつ安
価にできる。
周期でデルタ配列されているので方向性がなく、カラー
液晶ディスプレイパネルの周囲での色バランスの崩れが
なく、表示品位が優れている。また、上記デルタ配列さ
れた複数の絵素に含まれる小絵素は、単体であるいは所
定数を一組として碁盤の目状に配列されると共に、各信
号ラインを上記碁盤の目を構成する小絵素の境界に格子
状に敷設しているので、各信号ラインの配線や各信号ラ
インの上記スイッチング素子への接続等が簡単にかつ安
価にできる。
さらに、総ての絵素はスイッチング素子が設けられた
所定数の小絵素から構成されるのでカラー液晶ディスプ
レイパネルの周囲に在る総ての絵素の色バランスを均一
化できる。また、一つの絵素に含まれる各スイッチング
素子に信号を供給する格子状に敷設された信号ラインの
うち少なくとも上記デルタ配列において絵素の位相がず
れている一方向と直交する他方向に向かって敷設された
信号ラインは複数本存在するので、絵素に含まれる一つ
の小絵素が例えばスイッチング素子の動作不良や上記他
方向に向かって敷設された信号ラインの断線等によって
表示不可能になっても、その絵素は残りの小絵素によっ
て表示されるので直ちに表示欠陥にはならない。
所定数の小絵素から構成されるのでカラー液晶ディスプ
レイパネルの周囲に在る総ての絵素の色バランスを均一
化できる。また、一つの絵素に含まれる各スイッチング
素子に信号を供給する格子状に敷設された信号ラインの
うち少なくとも上記デルタ配列において絵素の位相がず
れている一方向と直交する他方向に向かって敷設された
信号ラインは複数本存在するので、絵素に含まれる一つ
の小絵素が例えばスイッチング素子の動作不良や上記他
方向に向かって敷設された信号ラインの断線等によって
表示不可能になっても、その絵素は残りの小絵素によっ
て表示されるので直ちに表示欠陥にはならない。
さらに、上記他方向に配列されている小絵素は、同一
の信号ラインに絵素単位で千鳥状に配列されているの
で、上記他方向に配列されている異なる色の小絵素を同
じ信号ラインで実施でき、信号ラインの本数を少なくで
きる。
の信号ラインに絵素単位で千鳥状に配列されているの
で、上記他方向に配列されている異なる色の小絵素を同
じ信号ラインで実施でき、信号ラインの本数を少なくで
きる。
＜実施例＞ 以下、この発明を図示の実施例により詳細に説明す
る。
る。
第１図はこの発明に係るカラー液晶ディスプレイパネ
ルにおける各絵素の配列の一例を示す。このカラー液晶
ディスプレイパネルは、Ｒ（赤）,G（緑）,B（青）に対
応する各絵素33,34,35,…を所定の色周期で配列すると
共に、縦方向に隣接する絵素（例えば、絵素33と絵素3
5）においては横方向に1/2絵素分だけ位相をずらしてい
わゆる縦方向デルタ配列に配列する。そして、このデル
タ配列されたR,G,Bの絵素33,34,35,…でR,G,Bを１つの
単位として平面を埋めつくし、この各絵素を夫々４個の
小絵素37,38,39,40;41,42,43,44;…で構成し、この小絵
素37,38,39,40;41,42,43,44;…を碁盤の目状に配列す
る。
ルにおける各絵素の配列の一例を示す。このカラー液晶
ディスプレイパネルは、Ｒ（赤）,G（緑）,B（青）に対
応する各絵素33,34,35,…を所定の色周期で配列すると
共に、縦方向に隣接する絵素（例えば、絵素33と絵素3
5）においては横方向に1/2絵素分だけ位相をずらしてい
わゆる縦方向デルタ配列に配列する。そして、このデル
タ配列されたR,G,Bの絵素33,34,35,…でR,G,Bを１つの
単位として平面を埋めつくし、この各絵素を夫々４個の
小絵素37,38,39,40;41,42,43,44;…で構成し、この小絵
素37,38,39,40;41,42,43,44;…を碁盤の目状に配列す
る。
このように碁盤の目状に配列された各小絵素の間に
は、後に詳述するように小絵素の表示をオン／オフ制御
する信号を供給するための副スキャン信号ライン21a,21
b,22a,22b,…および副データ信号ライン23a,23b,24a,24
b,…を格子状に敷設する。そして、複数の副スキャン信
号ライン21a,21b,22a,22b,…のうち隣接する２本の副ス
キャン信号ライン（例えば、副スキャン信号ライン21a,
21bあるいは副スキャン信号ライン22a,22b等）を互いに
接続して、スキャン信号ライン21,22,…を構成する。ま
た、複数の副データ信号ライン23a,23b,24a,24b,…のう
ち隣接する２本の副データ信号ライン（例えば、副デー
タ信号ライン23a,23bあるいは副データ信号ライン24a,2
4b等）を互いに接続して、データ信号ライン23,24,…を
構成する。すなわち、この例の場合は、１絵素４分割で
あって、かつ、スキャン信号ラインおよびデータ信号ラ
インは共に２本配線である。また、隣接する副スキャン
信号ライン，副データ信号ラインの互いの接続は表示部
のみならず小絵素37,…の間をぬって複数ケ所で行う。
は、後に詳述するように小絵素の表示をオン／オフ制御
する信号を供給するための副スキャン信号ライン21a,21
b,22a,22b,…および副データ信号ライン23a,23b,24a,24
b,…を格子状に敷設する。そして、複数の副スキャン信
号ライン21a,21b,22a,22b,…のうち隣接する２本の副ス
キャン信号ライン（例えば、副スキャン信号ライン21a,
21bあるいは副スキャン信号ライン22a,22b等）を互いに
接続して、スキャン信号ライン21,22,…を構成する。ま
た、複数の副データ信号ライン23a,23b,24a,24b,…のう
ち隣接する２本の副データ信号ライン（例えば、副デー
タ信号ライン23a,23bあるいは副データ信号ライン24a,2
4b等）を互いに接続して、データ信号ライン23,24,…を
構成する。すなわち、この例の場合は、１絵素４分割で
あって、かつ、スキャン信号ラインおよびデータ信号ラ
インは共に２本配線である。また、隣接する副スキャン
信号ライン，副データ信号ラインの互いの接続は表示部
のみならず小絵素37,…の間をぬって複数ケ所で行う。
第２図は絵素配列の他の一例を示す。各絵素は六角形
を成して亀甲文様を呈し、R,G,Bのカラーに対応する六
角形の絵素はR,G,Bを単位とした所定の色周期で亀甲状
に配列して平面を埋めつくす。こうすることによって、
各絵素は第１図の場合と同様に、縦方向に隣接する絵素
間において横方向に1/2絵素分だけ位相をずらした縦方
向デルタ配列となる。そして、一つの絵素54を、対向す
る二つの頂点および中心を通る直線と、この直線に垂直
な中心を通る直線とによって４個の小絵素55,56,57,58
に分割する。すなわち、各小絵素55,56,57,58,…は、縦
方向に隣接すると共に異なる絵素に属する二つの小絵素
55,57;56,58;…を一組として碁盤の目状に配列している
のである。
を成して亀甲文様を呈し、R,G,Bのカラーに対応する六
角形の絵素はR,G,Bを単位とした所定の色周期で亀甲状
に配列して平面を埋めつくす。こうすることによって、
各絵素は第１図の場合と同様に、縦方向に隣接する絵素
間において横方向に1/2絵素分だけ位相をずらした縦方
向デルタ配列となる。そして、一つの絵素54を、対向す
る二つの頂点および中心を通る直線と、この直線に垂直
な中心を通る直線とによって４個の小絵素55,56,57,58
に分割する。すなわち、各小絵素55,56,57,58,…は、縦
方向に隣接すると共に異なる絵素に属する二つの小絵素
55,57;56,58;…を一組として碁盤の目状に配列している
のである。
このように、二つの小絵素55,57;56,58;…を一組とし
て構成される上記碁盤の目の境界に隙間を設け、この隙
間に副データ信号ライン53a,53bおよびスキャン信号ラ
イン51,52を格子状に敷設する。そして、複数の副デー
タ信号ライン53a,53b,…のうち隣接する２本の副データ
信号ライン（例えば、副データ信号ライン53a,53b等）
を互いに隣接して、データ信号ライン53,…を構成す
る。すなわち、この例の場合は、１絵素４分割であっ
て、かつ、スキャン信号ラインは１本配線であり、デー
タ信号ラインは２本配線である。また、隣接する副デー
タ信号ラインの互いの接続は小絵素55,…の間をぬって
複数ケ所で行う。
て構成される上記碁盤の目の境界に隙間を設け、この隙
間に副データ信号ライン53a,53bおよびスキャン信号ラ
イン51,52を格子状に敷設する。そして、複数の副デー
タ信号ライン53a,53b,…のうち隣接する２本の副データ
信号ライン（例えば、副データ信号ライン53a,53b等）
を互いに隣接して、データ信号ライン53,…を構成す
る。すなわち、この例の場合は、１絵素４分割であっ
て、かつ、スキャン信号ラインは１本配線であり、デー
タ信号ラインは２本配線である。また、隣接する副デー
タ信号ラインの互いの接続は小絵素55,…の間をぬって
複数ケ所で行う。
第３図は絵素配列の他の一例を示す。R,G,Bのカラー
に対応する各絵素64,…をR,G,Bを単位とした所定の色周
期で縦方向デルタ配列に配列して平面を埋めつくす。そ
して、この各絵素64,…を夫々横方向に２個の小絵素65,
66;…に分割し、この小絵素65,66;…を碁盤の目状に配
列する。このように碁盤の目状に配列された各小絵素の
間に、スキャン信号ライン61,62,…および副データ信号
ライン63a,63b,…を格子状に敷設する。そして、複数の
副データ信号ライン63a,63b,…のうち隣接する２本の副
データ信号ライン（例えば、副データ信号ライン63a,63
b等）を互いに隣接して、データ信号ライン63,…を構成
する。すなわち、この例の場合は、１絵素２分割であっ
て、かつ、スキャン信号ラインは１本配線であり、デー
タ信号ラインは２本配線である。また、隣接する副デー
タ信号ラインの互いの接続は小絵素65,…の間をぬって
複数ケ所で行う。
に対応する各絵素64,…をR,G,Bを単位とした所定の色周
期で縦方向デルタ配列に配列して平面を埋めつくす。そ
して、この各絵素64,…を夫々横方向に２個の小絵素65,
66;…に分割し、この小絵素65,66;…を碁盤の目状に配
列する。このように碁盤の目状に配列された各小絵素の
間に、スキャン信号ライン61,62,…および副データ信号
ライン63a,63b,…を格子状に敷設する。そして、複数の
副データ信号ライン63a,63b,…のうち隣接する２本の副
データ信号ライン（例えば、副データ信号ライン63a,63
b等）を互いに隣接して、データ信号ライン63,…を構成
する。すなわち、この例の場合は、１絵素２分割であっ
て、かつ、スキャン信号ラインは１本配線であり、デー
タ信号ラインは２本配線である。また、隣接する副デー
タ信号ラインの互いの接続は小絵素65,…の間をぬって
複数ケ所で行う。
第４図は絵素配列の他の一例を示す。R,G,Bのカラー
に対応する各絵素74,…をR,G,Bを単位とした所定の色周
期でデルタ配列して平面を埋めつくす。この例の場合の
デルタ配列は横方向に隣接する絵素間において縦方向に
1/2絵素分だけ位相をずらしたいわゆる横方向デルタ配
列である。そして、この各絵素74,…を夫々縦方向に２
個の小絵素75,76;…に分割し、この小絵素75,76;…を碁
盤の目状に配列している。このように碁盤の目状に配列
された各小絵素75,76;…の間には、副スキャン信号ライ
ン71a,71b,…およびデータ信号ライン72,73,…を格子状
に敷設する。そして、複数の副スキャン信号ライン71a,
71b,…のうち隣接する２本の副スキャン信号ライン（例
えば、副スキャン信号ライン71a,71b等）を互いに接続
して、スキャン信号ライン71,…を構成する。すなわ
ち、この例の場合は、１絵素２分割であって、かつ、ス
キャン信号ラインは２本配線であり、データ信号ライン
は１本配線である。また、隣接する副スキャン信号ライ
ンの互いの接続は小絵素75,…の間をぬって複数ケ所で
行う。
に対応する各絵素74,…をR,G,Bを単位とした所定の色周
期でデルタ配列して平面を埋めつくす。この例の場合の
デルタ配列は横方向に隣接する絵素間において縦方向に
1/2絵素分だけ位相をずらしたいわゆる横方向デルタ配
列である。そして、この各絵素74,…を夫々縦方向に２
個の小絵素75,76;…に分割し、この小絵素75,76;…を碁
盤の目状に配列している。このように碁盤の目状に配列
された各小絵素75,76;…の間には、副スキャン信号ライ
ン71a,71b,…およびデータ信号ライン72,73,…を格子状
に敷設する。そして、複数の副スキャン信号ライン71a,
71b,…のうち隣接する２本の副スキャン信号ライン（例
えば、副スキャン信号ライン71a,71b等）を互いに接続
して、スキャン信号ライン71,…を構成する。すなわ
ち、この例の場合は、１絵素２分割であって、かつ、ス
キャン信号ラインは２本配線であり、データ信号ライン
は１本配線である。また、隣接する副スキャン信号ライ
ンの互いの接続は小絵素75,…の間をぬって複数ケ所で
行う。
上述のように、いずれの絵素配列例においても、絵素
単位では所定の色周期でデルタ配列になっているために
絵素配列に方向性がなく、優れた表示品位が得られるの
である。一方、この絵素を構成する小絵素は、単体であ
るいは所定数を一組として碁盤の目状に配列されてい
る。したがって、スキャン信号ライン（副スキャン信号
ライン）およびデータ信号ライン（副データ信号ライ
ン）を、上記碁盤の目を構成する小絵素間に格子状に
（すなわち、直線的に簡単に）敷設できるのである。
単位では所定の色周期でデルタ配列になっているために
絵素配列に方向性がなく、優れた表示品位が得られるの
である。一方、この絵素を構成する小絵素は、単体であ
るいは所定数を一組として碁盤の目状に配列されてい
る。したがって、スキャン信号ライン（副スキャン信号
ライン）およびデータ信号ライン（副データ信号ライ
ン）を、上記碁盤の目を構成する小絵素間に格子状に
（すなわち、直線的に簡単に）敷設できるのである。
また、総ての絵素は、R,G,Bを単位としてデルタ配列
されている。したがって、カラー液晶ディスプレイパネ
ルの周囲における総ての絵素もR,G,Bを単位としてデル
タ配列されており、色バランスの崩れがないのである。
されている。したがって、カラー液晶ディスプレイパネ
ルの周囲における総ての絵素もR,G,Bを単位としてデル
タ配列されており、色バランスの崩れがないのである。
第１図中の●印25,26,27,28…は液晶によって構成さ
れた小絵素37,38,39,40…の表示をオン／オフ制御する
能動素子を表す。上記能動素子25,…はそれぞれ一つの
小絵素に対応して設けられており、薄膜トランジスタで
構成している。第５図（ａ）は緑色を表示する小絵素37
に対応する薄膜トランジスタ25の概略拡大図であり、第
５図（ｂ）は第５図（ａ）のＡ−Ａ矢視断面図である。
以下、第５図（ａ）および第５図（ｂ）に従って、小絵
素表示オン／オフ制御用の薄膜トランジスタについて説
明する。
れた小絵素37,38,39,40…の表示をオン／オフ制御する
能動素子を表す。上記能動素子25,…はそれぞれ一つの
小絵素に対応して設けられており、薄膜トランジスタで
構成している。第５図（ａ）は緑色を表示する小絵素37
に対応する薄膜トランジスタ25の概略拡大図であり、第
５図（ｂ）は第５図（ａ）のＡ−Ａ矢視断面図である。
以下、第５図（ａ）および第５図（ｂ）に従って、小絵
素表示オン／オフ制御用の薄膜トランジスタについて説
明する。
薄膜トランジスタ25は次のようにして形成する。すな
わち、ガラス基板81上に、副スキャン信号ライン21aに
接続するゲート電極82,陽極酸化膜（Ta2O5）83とチッ化
膜（SiNx）84の２層から成るゲート絶縁膜，チャンネル
層（ｉ型ａ−Si）85,オーミックコンタクト層（ｎ型ａ
−Si）86,副データ信号ライン23aに接続するソース電極
87およびドレイン電極88を順次パターン化して積層す
る。そして、ドレイン電極88には絵素電極89を接続す
る。その際の薄膜形成法としては、真空蒸着法，スパッ
タリング法,CVD法，プラズマCVD法および減圧CVD法等を
用い、シャドウマスク技術やフォトリゾグラフィー技術
によってパターン化する。このようにして、形成した薄
膜トランジスタ25によって液晶を駆動するために、薄膜
トランジスタ25および絵素電極89の上面に配向層90を積
層する。この配向層90は、接触する液晶分子の配向方向
を設定する層である。
わち、ガラス基板81上に、副スキャン信号ライン21aに
接続するゲート電極82,陽極酸化膜（Ta2O5）83とチッ化
膜（SiNx）84の２層から成るゲート絶縁膜，チャンネル
層（ｉ型ａ−Si）85,オーミックコンタクト層（ｎ型ａ
−Si）86,副データ信号ライン23aに接続するソース電極
87およびドレイン電極88を順次パターン化して積層す
る。そして、ドレイン電極88には絵素電極89を接続す
る。その際の薄膜形成法としては、真空蒸着法，スパッ
タリング法,CVD法，プラズマCVD法および減圧CVD法等を
用い、シャドウマスク技術やフォトリゾグラフィー技術
によってパターン化する。このようにして、形成した薄
膜トランジスタ25によって液晶を駆動するために、薄膜
トランジスタ25および絵素電極89の上面に配向層90を積
層する。この配向層90は、接触する液晶分子の配向方向
を設定する層である。
上記ガラス基板81に対向して水平に配置するガラス基
板91上の絵素電極89に対向する部分には緑色のカラーフ
ィルタ92を積層する。一方、絵素電極89に対向しないカ
ラーフィルタ92の周囲の部分には対応する小絵素部以外
からの光を遮蔽してコントラストを向上するためのブラ
ックマトリックス93を積層する。その際に、第１図にお
ける緑色を表示する絵素33を構成する４つの小絵素37,3
8,39,40の表面には同じ緑のカラーフィルタを形成する
ようにする。このカラーフィルタ92およびブラックマト
リックス93はフォトリゾグラフィーあるいは印刷法によ
って積層する。さらに、カラーフィルタ92およびブラッ
クマトリックス93の表面に全絵素に対して共通の透明電
極94（共通電極）および配向層95を順次積層する。この
配向層95は、接触する液晶分子の配向方向を設定する層
である。
板91上の絵素電極89に対向する部分には緑色のカラーフ
ィルタ92を積層する。一方、絵素電極89に対向しないカ
ラーフィルタ92の周囲の部分には対応する小絵素部以外
からの光を遮蔽してコントラストを向上するためのブラ
ックマトリックス93を積層する。その際に、第１図にお
ける緑色を表示する絵素33を構成する４つの小絵素37,3
8,39,40の表面には同じ緑のカラーフィルタを形成する
ようにする。このカラーフィルタ92およびブラックマト
リックス93はフォトリゾグラフィーあるいは印刷法によ
って積層する。さらに、カラーフィルタ92およびブラッ
クマトリックス93の表面に全絵素に対して共通の透明電
極94（共通電極）および配向層95を順次積層する。この
配向層95は、接触する液晶分子の配向方向を設定する層
である。
こうして、薄膜トランジスタ25等が一体に形成された
ガラス基板81と透明電極94等が形成されたガラス基板91
とを、両ガラス基板81,91の配向層90,95を対向させてス
ペーサーを介して貼り合わせる。そして、両配向層91,9
5の間には液晶を充填して液晶層96を形成する。その際
に、配向層90および配向層95によって、配向層90に接触
する液晶分子の配向方向は図中前後方向となり、配向層
95に接触する液晶分子の配向方向は図中左右方向になる
とする。したがって、液晶分子97は第５図（ｂ）に示す
ようにガラス基板81側からガラス基板91側に向かうにつ
れて90゜捩れてTN（ツィステッドネマティック）液晶を
呈する。
ガラス基板81と透明電極94等が形成されたガラス基板91
とを、両ガラス基板81,91の配向層90,95を対向させてス
ペーサーを介して貼り合わせる。そして、両配向層91,9
5の間には液晶を充填して液晶層96を形成する。その際
に、配向層90および配向層95によって、配向層90に接触
する液晶分子の配向方向は図中前後方向となり、配向層
95に接触する液晶分子の配向方向は図中左右方向になる
とする。したがって、液晶分子97は第５図（ｂ）に示す
ようにガラス基板81側からガラス基板91側に向かうにつ
れて90゜捩れてTN（ツィステッドネマティック）液晶を
呈する。
上記ガラス基板81の外側には、配向層90の配向方向と
同方向の偏光方向を有する偏光板（図示せず）を配置す
る。一方、ガラス基板91の外側にはノーマリーホワイト
の場合には配向層95の配向方向と同じ方向の偏光方向を
有する偏光板（図示せず）を、また、ノーマリーブラッ
クの場合には配向層95の配向方向と90゜ずれた方向の偏
光方向を有する偏光板（図示せず）を配置する。上記構
成の薄膜トランジスタ25は、次のようにして小絵素37を
表示させる。副スキャン信号ライン21aが選択されてゲ
ート電極82に正の電圧が印加されると、チャンネル層85
のチッ化膜84側に電子の蓄積層が形成されて、ソース電
極（すなわち、副データ信号ライン23a）87とドレイン
電極88との間の抵抗が変調される。そして、副データ信
号ライン23aに電圧が印加されることによって液晶層96
に電圧が印加されると、液晶分子97の長軸の方向と電解
方向とが一致するように、すなわち、ガラス基板81,91
に対して垂直方向に液晶分子97が配列する。したがっ
て、液晶層96は入射される直線偏光に対して等方性を示
す。このような状態において、カラー液晶ディスプレイ
パネルの背面、すなわちガラス基板81側に設けられた偏
光板の外側からバックライトによって照射する。そうす
ると、偏光板を通過して直線偏光となって液晶層96に入
射した光は液晶層96を通過する際に偏光方向の回転は起
こらない。したがって、ノーマリーブラックの液晶カラ
ーディスプレイの場合には、液晶層96から出射する光の
偏光方向はガラス基板91側に設けられた偏光板の偏光方
向と同じになって表示は明状態となる。すなわち、小絵
素37はカラーフィルタ92に対応して緑色に表示されるの
である。
同方向の偏光方向を有する偏光板（図示せず）を配置す
る。一方、ガラス基板91の外側にはノーマリーホワイト
の場合には配向層95の配向方向と同じ方向の偏光方向を
有する偏光板（図示せず）を、また、ノーマリーブラッ
クの場合には配向層95の配向方向と90゜ずれた方向の偏
光方向を有する偏光板（図示せず）を配置する。上記構
成の薄膜トランジスタ25は、次のようにして小絵素37を
表示させる。副スキャン信号ライン21aが選択されてゲ
ート電極82に正の電圧が印加されると、チャンネル層85
のチッ化膜84側に電子の蓄積層が形成されて、ソース電
極（すなわち、副データ信号ライン23a）87とドレイン
電極88との間の抵抗が変調される。そして、副データ信
号ライン23aに電圧が印加されることによって液晶層96
に電圧が印加されると、液晶分子97の長軸の方向と電解
方向とが一致するように、すなわち、ガラス基板81,91
に対して垂直方向に液晶分子97が配列する。したがっ
て、液晶層96は入射される直線偏光に対して等方性を示
す。このような状態において、カラー液晶ディスプレイ
パネルの背面、すなわちガラス基板81側に設けられた偏
光板の外側からバックライトによって照射する。そうす
ると、偏光板を通過して直線偏光となって液晶層96に入
射した光は液晶層96を通過する際に偏光方向の回転は起
こらない。したがって、ノーマリーブラックの液晶カラ
ーディスプレイの場合には、液晶層96から出射する光の
偏光方向はガラス基板91側に設けられた偏光板の偏光方
向と同じになって表示は明状態となる。すなわち、小絵
素37はカラーフィルタ92に対応して緑色に表示されるの
である。
次に、上記一つの絵素を構成する小絵素のスキャン信
号ライン21,…およびデータ信号ライン23,…への接続方
法について詳細に述べる。
号ライン21,…およびデータ信号ライン23,…への接続方
法について詳細に述べる。
第１図に示す１絵素４分割，スキャン信号ライン２本
配線，データ信号ライン２本配線の場合には、次のよう
に各小絵素に接続する。すなわち、第１図において、絵
素33に属する４つの小絵素37,38,39および40のうち、２
つの小絵素37,38は薄膜トランジスタ25,26を介して副ス
キャン信号ライン21aおよび副データ信号ライン23a,23b
に第５図（ａ）および第５図（ｂ）に示すようにして接
続する。一方、他の２つの小絵素39,40は薄膜トランジ
スタ27,28を介して副スキャン信号ライン21bおよび副デ
ータ信号ライン23a,23bに接続する。その際に、小絵素3
7,38は副スキャン信号ライン21aの図中下側に配置し、
小絵素39,40は副スキャン信号ライン21bの図中下側に配
置する。また、小絵素37,39は副データ信号ライン23aの
図中右側に配置し、小絵素38,40は副データ信号ライン2
3bの図中右側に配置する。したがって、スキャン信号ラ
イン21とデータ信号ライン23とに選択信号が入力される
と薄膜トランジスタ25,26,27および28が動作し、小絵素
37,38,39および40が光を透過して絵素33が緑色に表示す
るのである。
配線，データ信号ライン２本配線の場合には、次のよう
に各小絵素に接続する。すなわち、第１図において、絵
素33に属する４つの小絵素37,38,39および40のうち、２
つの小絵素37,38は薄膜トランジスタ25,26を介して副ス
キャン信号ライン21aおよび副データ信号ライン23a,23b
に第５図（ａ）および第５図（ｂ）に示すようにして接
続する。一方、他の２つの小絵素39,40は薄膜トランジ
スタ27,28を介して副スキャン信号ライン21bおよび副デ
ータ信号ライン23a,23bに接続する。その際に、小絵素3
7,38は副スキャン信号ライン21aの図中下側に配置し、
小絵素39,40は副スキャン信号ライン21bの図中下側に配
置する。また、小絵素37,39は副データ信号ライン23aの
図中右側に配置し、小絵素38,40は副データ信号ライン2
3bの図中右側に配置する。したがって、スキャン信号ラ
イン21とデータ信号ライン23とに選択信号が入力される
と薄膜トランジスタ25,26,27および28が動作し、小絵素
37,38,39および40が光を透過して絵素33が緑色に表示す
るのである。
次に、絵素34に属する４つの小絵素も、上述と同様に
してスキャン信号ライン21とデータ信号ライン24に接続
する。したがって、スキャン信号ライン21とデータ信号
ライン24とに選択信号が入力されると、絵素34に属する
４つの小絵素が光を透過して絵素34が赤色に表示するの
である。
してスキャン信号ライン21とデータ信号ライン24に接続
する。したがって、スキャン信号ライン21とデータ信号
ライン24とに選択信号が入力されると、絵素34に属する
４つの小絵素が光を透過して絵素34が赤色に表示するの
である。
次に、絵素35に属する４つの小絵素41,42,43および44
のうち、２つの小絵素41,42は薄膜トランジスタ29,30を
介して副スキャン信号ライン22aおよび副データ信号ラ
イン23a,23bに接続する。一方、他の２つの小絵素43,44
は薄膜トランジスタ31,32を介して副スキャン信号ライ
ン22bおよび副データ信号ライン23a,23bに接続する。そ
の際に、小絵素41,42は副スキャン信号ライン22aの図中
下側に配置し、小絵素43,44は副スキャン信号ライン22b
の図中下側に配置する。また、小絵素41,43は副データ
信号ライン23aの図中左側に配置し、小絵素42,44は副デ
ータ信号ライン23bの図中左側に配置する。したがっ
て、スキャン信号ライン22とデータ信号ライン23とに選
択信号が入力されると薄膜トランジスタ29,30,31および
32が動作して、小絵素41,42,43および44が光を透過して
絵素35が青色に表示するのである。
のうち、２つの小絵素41,42は薄膜トランジスタ29,30を
介して副スキャン信号ライン22aおよび副データ信号ラ
イン23a,23bに接続する。一方、他の２つの小絵素43,44
は薄膜トランジスタ31,32を介して副スキャン信号ライ
ン22bおよび副データ信号ライン23a,23bに接続する。そ
の際に、小絵素41,42は副スキャン信号ライン22aの図中
下側に配置し、小絵素43,44は副スキャン信号ライン22b
の図中下側に配置する。また、小絵素41,43は副データ
信号ライン23aの図中左側に配置し、小絵素42,44は副デ
ータ信号ライン23bの図中左側に配置する。したがっ
て、スキャン信号ライン22とデータ信号ライン23とに選
択信号が入力されると薄膜トランジスタ29,30,31および
32が動作して、小絵素41,42,43および44が光を透過して
絵素35が青色に表示するのである。
次に、絵素36に属する４つの小絵素も、上述と同様に
してスキャン信号ライン22とデータ信号ライン24に接続
する。したがって、スキャン信号ライン22とデータ信号
ライン24とに選択信号が入力されると、絵素36に属する
４つの小絵素が光を透過して絵素36が緑色に表示するの
である。
してスキャン信号ライン22とデータ信号ライン24に接続
する。したがって、スキャン信号ライン22とデータ信号
ライン24とに選択信号が入力されると、絵素36に属する
４つの小絵素が光を透過して絵素36が緑色に表示するの
である。
他の小絵素についても同様に、絵素を単位としてスキ
ャン信号ラインおよびデータ信号ラインに接続する。
ャン信号ラインおよびデータ信号ラインに接続する。
ここで、上述のように、データ信号ライン23によって
選択される絵素33に属する小絵素37,38,39および40は、
副データ信号ライン23aまたは副データ信号ライン23bの
図中右側に配置している。また、同じデータ信号ライン
23によって選択される絵素35に属する小絵素41,42,43お
よび44は、副データ信号ライン23aまたは副データ信号
ライン23bの図中左側に配置している。すなわち、同じ
副データ信号ラインに接続される絵素は、その絵素に属
する小絵素を絵素単位で交互に副データ信号ラインに対
して千鳥状に配置し、かつ、この副データ信号ラインを
小絵素に絵素を単位として千鳥状に接続するのである。
すなわち、横方向に1/2絵素分だけ位相をずらして縦方
向デルタ配列に配列されている各絵素33,35,…を、クラ
ンク状あるいは曲線状に蛇行させることなく直線的に敷
設された副データ信号ライン23a,23b,…によって簡単に
接続することができるのである。
選択される絵素33に属する小絵素37,38,39および40は、
副データ信号ライン23aまたは副データ信号ライン23bの
図中右側に配置している。また、同じデータ信号ライン
23によって選択される絵素35に属する小絵素41,42,43お
よび44は、副データ信号ライン23aまたは副データ信号
ライン23bの図中左側に配置している。すなわち、同じ
副データ信号ラインに接続される絵素は、その絵素に属
する小絵素を絵素単位で交互に副データ信号ラインに対
して千鳥状に配置し、かつ、この副データ信号ラインを
小絵素に絵素を単位として千鳥状に接続するのである。
すなわち、横方向に1/2絵素分だけ位相をずらして縦方
向デルタ配列に配列されている各絵素33,35,…を、クラ
ンク状あるいは曲線状に蛇行させることなく直線的に敷
設された副データ信号ライン23a,23b,…によって簡単に
接続することができるのである。
第２図に示す１絵素４分割，スキャン信号ライン１本
配線，データ信号ライン２本配線の場合には次のように
各小絵素に接続する。この場合はスキャン信号ラインは
１本配線であるから、各絵素54,…を構成する小絵素の
うち小絵素55,56;…はスキャン信号ライン51,…の上側
に配置する一方、小絵素57,58;…は下側に配置する。こ
うして、横方向に並ぶ各絵素（例えば、絵素54,59,…）
を構成する小絵素は、一本のスキャン信号ライン（例え
ば、スキャン信号ライン51）に図示しない薄膜トランジ
スタを介して接続するのである。また、同じ副データ信
号ライン（例えば、副データ信号ライン53a,53b）に接
続される絵素（例えば、絵素54,60,…）は、その絵素に
属する小絵素を絵素単位で交互に副データ信号ラインに
対して千鳥状に配置する。そして、この副データ信号ラ
インを小絵素に絵素を単位として千鳥状に薄膜トランジ
スタを介して接続するのである。すなわち、縦方向デル
タ配列されている各絵素54,60,…を、クランク状あるい
は曲線状に蛇行させることなく直線的に敷設された副デ
ータ信号ライン53a,53b…によって簡単に接続すること
ができるのである。
配線，データ信号ライン２本配線の場合には次のように
各小絵素に接続する。この場合はスキャン信号ラインは
１本配線であるから、各絵素54,…を構成する小絵素の
うち小絵素55,56;…はスキャン信号ライン51,…の上側
に配置する一方、小絵素57,58;…は下側に配置する。こ
うして、横方向に並ぶ各絵素（例えば、絵素54,59,…）
を構成する小絵素は、一本のスキャン信号ライン（例え
ば、スキャン信号ライン51）に図示しない薄膜トランジ
スタを介して接続するのである。また、同じ副データ信
号ライン（例えば、副データ信号ライン53a,53b）に接
続される絵素（例えば、絵素54,60,…）は、その絵素に
属する小絵素を絵素単位で交互に副データ信号ラインに
対して千鳥状に配置する。そして、この副データ信号ラ
インを小絵素に絵素を単位として千鳥状に薄膜トランジ
スタを介して接続するのである。すなわち、縦方向デル
タ配列されている各絵素54,60,…を、クランク状あるい
は曲線状に蛇行させることなく直線的に敷設された副デ
ータ信号ライン53a,53b…によって簡単に接続すること
ができるのである。
第３図に示す１絵素２分割，スキャン信号ライン１本
配線，データ信号ライン２本配線の場合には次のように
接続する。この場合はスキャン信号ラインは１本配線で
あるから、各絵素64,…を構成する小絵素65,66;…はス
キャン信号ライン61,…の下側に配置する。そして、横
方向に並ぶ各絵素（例えば、絵素64,67,…）を構成する
小絵素は、一本のスキャン信号ライン（例えば、スキャ
ン信号ライン61）に図示しない薄膜トランジスタを介し
て接続するのである。また、同じ副データ信号ライン
（例えば、副データ信号ライン63a,63b）に接続される
絵素（例えば、絵素64,68,…）は、その絵素に属する小
絵素を絵素単位で交互に副データ信号ラインに対して千
鳥状に配置する。そして、この副データ信号ラインを小
絵素に絵素を単位として千鳥状に薄膜トランジスタを介
して接続するのである。すなわち、縦方向デルタ配列さ
れている各絵素64,68…を、クランク状あるいは曲線状
に蛇行させることなく直線的に敷設された副データ信号
ライン63a,63b…によって簡単に接続することができる
のである。
配線，データ信号ライン２本配線の場合には次のように
接続する。この場合はスキャン信号ラインは１本配線で
あるから、各絵素64,…を構成する小絵素65,66;…はス
キャン信号ライン61,…の下側に配置する。そして、横
方向に並ぶ各絵素（例えば、絵素64,67,…）を構成する
小絵素は、一本のスキャン信号ライン（例えば、スキャ
ン信号ライン61）に図示しない薄膜トランジスタを介し
て接続するのである。また、同じ副データ信号ライン
（例えば、副データ信号ライン63a,63b）に接続される
絵素（例えば、絵素64,68,…）は、その絵素に属する小
絵素を絵素単位で交互に副データ信号ラインに対して千
鳥状に配置する。そして、この副データ信号ラインを小
絵素に絵素を単位として千鳥状に薄膜トランジスタを介
して接続するのである。すなわち、縦方向デルタ配列さ
れている各絵素64,68…を、クランク状あるいは曲線状
に蛇行させることなく直線的に敷設された副データ信号
ライン63a,63b…によって簡単に接続することができる
のである。
第４図に示す１絵素２分割，スキャン信号ライン２本
配線，データ信号ライン１本配線の場合には次のように
接続する。この場合はデータ信号ラインは１本配線であ
るから、各絵素74,…を構成する小絵素75,76;…はデー
タ信号ライン72,…の右側に配置する。そして、縦方向
に並ぶ各絵素（例えば、絵素74,77,…）を構成する小絵
素には一本のデータ信号ライン（例えば、データ信号ラ
イン72）に図示しない薄膜トランジスタを介して接続す
るのである。また、同じ副スキャン信号ライン（例え
ば、副スキャン信号ライン71a,71b）に接続される絵素
（例えば、絵素74,78,…）は、その絵素に属する小絵素
を絵素単位で交互に副スキャン信号ラインに対して千鳥
状に配置する。そして、この副スキャン信号ラインを小
絵素に絵素を単位として千鳥状に薄膜トランジスタを介
して接続するのである。したがって、横方向デルタ配列
されている各絵素74,78,…を、クランク状あるいは曲線
状に蛇行させることなく直線的に敷設された副スキャン
信号ライン71a,71b…によって簡単に接続することがで
きるのである。
配線，データ信号ライン１本配線の場合には次のように
接続する。この場合はデータ信号ラインは１本配線であ
るから、各絵素74,…を構成する小絵素75,76;…はデー
タ信号ライン72,…の右側に配置する。そして、縦方向
に並ぶ各絵素（例えば、絵素74,77,…）を構成する小絵
素には一本のデータ信号ライン（例えば、データ信号ラ
イン72）に図示しない薄膜トランジスタを介して接続す
るのである。また、同じ副スキャン信号ライン（例え
ば、副スキャン信号ライン71a,71b）に接続される絵素
（例えば、絵素74,78,…）は、その絵素に属する小絵素
を絵素単位で交互に副スキャン信号ラインに対して千鳥
状に配置する。そして、この副スキャン信号ラインを小
絵素に絵素を単位として千鳥状に薄膜トランジスタを介
して接続するのである。したがって、横方向デルタ配列
されている各絵素74,78,…を、クランク状あるいは曲線
状に蛇行させることなく直線的に敷設された副スキャン
信号ライン71a,71b…によって簡単に接続することがで
きるのである。
このように、いずれの絵素配列例においても、直線的
に敷設されたスキャン信号ライン（副スキャン信号ライ
ン）およびデータ信号ライン（副データ信号ライン）
に、デルタ配列された絵素を構成する小絵素を薄膜トラ
ンジスタを介して接続するので、各信号ラインの敷設や
各信号ラインの薄膜トランジスタへの接続が容易にな
り、配線ミスおよび接続ミスが減少する。したがって、
不良率を減少してコストダウンを図ることができる。
に敷設されたスキャン信号ライン（副スキャン信号ライ
ン）およびデータ信号ライン（副データ信号ライン）
に、デルタ配列された絵素を構成する小絵素を薄膜トラ
ンジスタを介して接続するので、各信号ラインの敷設や
各信号ラインの薄膜トランジスタへの接続が容易にな
り、配線ミスおよび接続ミスが減少する。したがって、
不良率を減少してコストダウンを図ることができる。
また、上記デルタ配列における絵素がずれている方向
と直交する方向に敷設された信号ラインには、R,G,Bの
１単位を構成する異なる２色の小絵素を絵素単位で千鳥
状に接続している。したがって、R,G,Bの１単位を駆動
するための上記信号ラインは２本でよく、R,G,Bの３色
の個別の信号ラインで駆動する場合に比して、R,G,Bの
１単位当たりの信号ラインの本数を少なくできるのであ
る。
と直交する方向に敷設された信号ラインには、R,G,Bの
１単位を構成する異なる２色の小絵素を絵素単位で千鳥
状に接続している。したがって、R,G,Bの１単位を駆動
するための上記信号ラインは２本でよく、R,G,Bの３色
の個別の信号ラインで駆動する場合に比して、R,G,Bの
１単位当たりの信号ラインの本数を少なくできるのであ
る。
第６図は第１図に示すカラー液晶ディスプレイパネル
を表示するための表示回路のブロック図である。この表
示回路は、各小絵素に設けられた薄膜トランジスタを駆
動するためのゲートドライバ101およびソースドライバ1
02と、このゲートドライバ101およびソースドライバ102
を制御するためのコントロール回路103とから成る。ゲ
ートドライバ101の出力端子104,105にはスキャン信号ラ
イン21,22,…を接続し、ソースドライバ102の出力端子1
06,107,…にはデータ信号ライン23,24,…を接続する。
そして、このスキャン信号ライン21,22,…は、上述のよ
うに副スキャン信号ライン21a,21b,22a,22b,…に分岐し
て対応する各薄膜トランジスタのゲート電極に接続す
る。一方、データ信号ライン23,24,…は、上述のように
副データ信号ライン23a,23b,24a,24b,…に分岐して対応
する各薄膜トランジスタのソース電極に接続する。
を表示するための表示回路のブロック図である。この表
示回路は、各小絵素に設けられた薄膜トランジスタを駆
動するためのゲートドライバ101およびソースドライバ1
02と、このゲートドライバ101およびソースドライバ102
を制御するためのコントロール回路103とから成る。ゲ
ートドライバ101の出力端子104,105にはスキャン信号ラ
イン21,22,…を接続し、ソースドライバ102の出力端子1
06,107,…にはデータ信号ライン23,24,…を接続する。
そして、このスキャン信号ライン21,22,…は、上述のよ
うに副スキャン信号ライン21a,21b,22a,22b,…に分岐し
て対応する各薄膜トランジスタのゲート電極に接続す
る。一方、データ信号ライン23,24,…は、上述のように
副データ信号ライン23a,23b,24a,24b,…に分岐して対応
する各薄膜トランジスタのソース電極に接続する。
上記表示回路において、外部から、コントロール回路
103に複合同期信号が入力され、ソースドライバ102に映
像信号（RGB信号）が入力され、カラー液晶ディスプレ
イパネルの上記透明共通電極94（第５図（ｂ）参照）に
共通電極信号が入力されることによってカラー液晶ディ
スプレイパネルが表示される。すなわち、コントロール
回路103に入力された複合同期信号は、コントロール回
路103によってゲート信号とソース信号とに分離され、
この分離されたゲート信号はゲートドライバ101に入力
される一方、ソース信号はソースドライバ102に入力さ
れる。そうすると、ゲートドライバ101から出力される
スキャン信号によって各スキャン信号ライン毎に（すな
わち、各スキャン信号ラインから分岐した２本の副スキ
ャン信号ライン毎に）順次走査され、選択された副スキ
ャン信号ラインに接続された薄膜トランジスタのゲート
電極に電圧が印加され、この薄膜トランジスタが開成さ
れる。一方、ソースドライバ102から出力されるデータ
信号が、各データ信号ライン毎に（すなわち、各データ
信号ラインから分岐した２本の副データ信号ライン毎
に）全ライン同時に供給される。
103に複合同期信号が入力され、ソースドライバ102に映
像信号（RGB信号）が入力され、カラー液晶ディスプレ
イパネルの上記透明共通電極94（第５図（ｂ）参照）に
共通電極信号が入力されることによってカラー液晶ディ
スプレイパネルが表示される。すなわち、コントロール
回路103に入力された複合同期信号は、コントロール回
路103によってゲート信号とソース信号とに分離され、
この分離されたゲート信号はゲートドライバ101に入力
される一方、ソース信号はソースドライバ102に入力さ
れる。そうすると、ゲートドライバ101から出力される
スキャン信号によって各スキャン信号ライン毎に（すな
わち、各スキャン信号ラインから分岐した２本の副スキ
ャン信号ライン毎に）順次走査され、選択された副スキ
ャン信号ラインに接続された薄膜トランジスタのゲート
電極に電圧が印加され、この薄膜トランジスタが開成さ
れる。一方、ソースドライバ102から出力されるデータ
信号が、各データ信号ライン毎に（すなわち、各データ
信号ラインから分岐した２本の副データ信号ライン毎
に）全ライン同時に供給される。
この場合、各副データ信号ラインには２種類の表示カ
ラーの絵素（例えば、副データ信号ライン23a,23bには
緑色と青色を表示する小絵素）が接続されている。した
がって、ソースドライバ102は、コントロール回路103か
らのソース信号に従ってスキャン信号に同期して、入力
されるRGBの映像信号に基づいて表示すべき絵素のカラ
ーの映像信号を色切替回路等によって選択する。そし
て、この選択した映像信号をデータ信号として、上記表
示すべき絵素を構成する小絵素の薄膜トランジスタに接
続されたスキャン信号ラインがゲートドライバ101によ
って走査されているときに、対応するデータ信号ライン
に供給するのである。
ラーの絵素（例えば、副データ信号ライン23a,23bには
緑色と青色を表示する小絵素）が接続されている。した
がって、ソースドライバ102は、コントロール回路103か
らのソース信号に従ってスキャン信号に同期して、入力
されるRGBの映像信号に基づいて表示すべき絵素のカラ
ーの映像信号を色切替回路等によって選択する。そし
て、この選択した映像信号をデータ信号として、上記表
示すべき絵素を構成する小絵素の薄膜トランジスタに接
続されたスキャン信号ラインがゲートドライバ101によ
って走査されているときに、対応するデータ信号ライン
に供給するのである。
第２図および第３図に示すカラー液晶ディスプレイパ
ネルを表示するための表示回路の場合には、スキャン信
号ラインは１本配線であるから、ゲートドライバ101の
出力端子104,105,…にはスキャン信号ライン51,52,…あ
るいはスキャン信号ライン61,62,…を直接接続すればよ
い。また、第４図に示すカラー液晶ディスプレイパネル
を表示するための表示回路の場合には、データ信号ライ
ンは１本配線であるから、ソースドライバ102の出力端
子106,107,…にはデータ信号ライン72,73,…を直接接続
すればよい。上述のように、いずれの絵素配列において
も、各絵素を複数の小絵素で構成し、各小絵素にはこの
小絵素の表示をオン／オフ制御する薄膜トランジスタを
設けている。そして、一つの絵素を構成する総ての小絵
素の薄膜トランジスタを、コントロール回路103の制御
によってゲートドライバ101およびソースドライバ102か
ら出力される同一信号によって同時にオン／オフ制御す
るようにしている。また、一つの絵素に属する総ての薄
膜トランジスタをオン／オフ制御するためのスキャン信
号ラインあるいはデータ信号ラインのうち少なくとも一
方の信号ラインを複数本の副信号ラインで構成してい
る。したがって、一つの絵素を構成する一つの小絵素が
例えば薄膜トランジスタの不動作や上記副信号ラインの
断線等によって表示不可能になっても残りの小絵素によ
って表示されるので、この絵素は表示欠陥とはならない
のである。
ネルを表示するための表示回路の場合には、スキャン信
号ラインは１本配線であるから、ゲートドライバ101の
出力端子104,105,…にはスキャン信号ライン51,52,…あ
るいはスキャン信号ライン61,62,…を直接接続すればよ
い。また、第４図に示すカラー液晶ディスプレイパネル
を表示するための表示回路の場合には、データ信号ライ
ンは１本配線であるから、ソースドライバ102の出力端
子106,107,…にはデータ信号ライン72,73,…を直接接続
すればよい。上述のように、いずれの絵素配列において
も、各絵素を複数の小絵素で構成し、各小絵素にはこの
小絵素の表示をオン／オフ制御する薄膜トランジスタを
設けている。そして、一つの絵素を構成する総ての小絵
素の薄膜トランジスタを、コントロール回路103の制御
によってゲートドライバ101およびソースドライバ102か
ら出力される同一信号によって同時にオン／オフ制御す
るようにしている。また、一つの絵素に属する総ての薄
膜トランジスタをオン／オフ制御するためのスキャン信
号ラインあるいはデータ信号ラインのうち少なくとも一
方の信号ラインを複数本の副信号ラインで構成してい
る。したがって、一つの絵素を構成する一つの小絵素が
例えば薄膜トランジスタの不動作や上記副信号ラインの
断線等によって表示不可能になっても残りの小絵素によ
って表示されるので、この絵素は表示欠陥とはならない
のである。
このように、上記各実施例のカラー液晶ディスプレイ
パネルは、表示カラーに対応する各絵素をR,G,Bを単位
とした所定の色周期でデルタ配置すると共に、総ての絵
素を所定数の小絵素に分割している。そして、各小絵素
を単体であるいは複数個を一組として碁盤の目状に配列
している。さらに、この碁盤の目を形成する小絵素の間
にはスキャン信号ライン（副スキャン信号ライン）およ
びデータ信号ライン（副データ信号ライン）を格子状に
（すなわち、直線状に）敷設して、各小絵素の薄膜トラ
ンジスタに接続している。このように、各信号ラインは
直線状に敷設されているので配線や薄膜トランジスタへ
の接続等が簡単にできる。したがって、不良率を低くで
き、このカラー液晶ディスプレイパネルを安価に作成で
きる。その際に、総ての絵素は上述のようにR,G,Bを単
位とした所定の色周期でデルタ配列に配列している。し
たがって、カラー液晶ディスプレイパネルの周囲での色
バランスの崩れがなく、各カラーに対応する絵素の配列
パターンには方向性がなく、優れた表示品位を得ること
ができるのである。
パネルは、表示カラーに対応する各絵素をR,G,Bを単位
とした所定の色周期でデルタ配置すると共に、総ての絵
素を所定数の小絵素に分割している。そして、各小絵素
を単体であるいは複数個を一組として碁盤の目状に配列
している。さらに、この碁盤の目を形成する小絵素の間
にはスキャン信号ライン（副スキャン信号ライン）およ
びデータ信号ライン（副データ信号ライン）を格子状に
（すなわち、直線状に）敷設して、各小絵素の薄膜トラ
ンジスタに接続している。このように、各信号ラインは
直線状に敷設されているので配線や薄膜トランジスタへ
の接続等が簡単にできる。したがって、不良率を低くで
き、このカラー液晶ディスプレイパネルを安価に作成で
きる。その際に、総ての絵素は上述のようにR,G,Bを単
位とした所定の色周期でデルタ配列に配列している。し
たがって、カラー液晶ディスプレイパネルの周囲での色
バランスの崩れがなく、各カラーに対応する絵素の配列
パターンには方向性がなく、優れた表示品位を得ること
ができるのである。
また、上記各実施例のカラー液晶ディスプレイパネル
は、一つの絵素を複数の小絵素によって構成し、夫々の
小絵素にはその小絵素の表示をオン／オフ制御するため
の薄膜トランジスタを設けている。そして、同じ絵素を
構成する複数の小絵素の薄膜トランジスタのゲート電極
は同じスキャン信号が供給されるスキャン信号ライン
（あるいは、副スキャン信号ライン）に接続する一方、
ソース電極は同じデータ信号が供給されるデータ信号ラ
イン（あるいは、副データ信号ライン）に接続してい
る。そのため、例えば一つの薄膜トランジスタが動作不
可能になったり副スキャン信号ラインあるいは副データ
信号ラインが断線して対応する小絵素が表示不可能にな
っても、その表示不能となった小絵素が属する絵素の残
りの小絵素が表示されるので、その絵素は表示欠陥とは
ならないのである。
は、一つの絵素を複数の小絵素によって構成し、夫々の
小絵素にはその小絵素の表示をオン／オフ制御するため
の薄膜トランジスタを設けている。そして、同じ絵素を
構成する複数の小絵素の薄膜トランジスタのゲート電極
は同じスキャン信号が供給されるスキャン信号ライン
（あるいは、副スキャン信号ライン）に接続する一方、
ソース電極は同じデータ信号が供給されるデータ信号ラ
イン（あるいは、副データ信号ライン）に接続してい
る。そのため、例えば一つの薄膜トランジスタが動作不
可能になったり副スキャン信号ラインあるいは副データ
信号ラインが断線して対応する小絵素が表示不可能にな
っても、その表示不能となった小絵素が属する絵素の残
りの小絵素が表示されるので、その絵素は表示欠陥とは
ならないのである。
また、デルタ配列における絵素がずれている方向と直
交する方向に敷設された信号ラインには、R,G,Bの１単
位を構成する異なる２色の小絵素を絵素単位で千鳥状に
接続している。したがって、R,G,Bの１単位当たりの信
号ラインの本数を少なくできる。
交する方向に敷設された信号ラインには、R,G,Bの１単
位を構成する異なる２色の小絵素を絵素単位で千鳥状に
接続している。したがって、R,G,Bの１単位当たりの信
号ラインの本数を少なくできる。
以上の効果により、本実施例のカラー液晶ディスプレ
イパネルを用いれば大型カラー液晶表示ディスプレイパ
ネルの作成が容易に可能となる。また、表示信頼度の高
い大型カラー液晶ディスプレイパネルを作成できる。
イパネルを用いれば大型カラー液晶表示ディスプレイパ
ネルの作成が容易に可能となる。また、表示信頼度の高
い大型カラー液晶ディスプレイパネルを作成できる。
この発明における絵素の小絵素への分割数や分割方
向、および、各信号ラインへの接続方法等は上記各実施
例に限定されるものではない。要は、デルタ配列された
各絵素を複数の小絵素に分割し、一つの絵素を構成する
複数の小絵素が同じ信号によって表示されるように各信
号ラインに接続されると共に、上記小絵素は単体でまた
は所定数を一組として碁盤の目を構成するようになって
いればよいのである。
向、および、各信号ラインへの接続方法等は上記各実施
例に限定されるものではない。要は、デルタ配列された
各絵素を複数の小絵素に分割し、一つの絵素を構成する
複数の小絵素が同じ信号によって表示されるように各信
号ラインに接続されると共に、上記小絵素は単体でまた
は所定数を一組として碁盤の目を構成するようになって
いればよいのである。
＜発明の効果＞ 以上より明らかなように、この発明の絵素表示装置
は、所定数の小絵素からなる絵素をR,G,Bを単位とした
所定の色周期でデルタ配列にしたので、カラー液晶ディ
スプレイパネルの周囲での色バランスの崩れや方向性が
なく、優れた表示品位を得ることができる。また、上記
絵素をデルタ配列に配列した際に上記小絵素を単体であ
るいは所定数を一組として碁盤の目状に配列するように
すると共に、上記碁盤の目を構成する小絵素の境界に信
号ラインを格子状に敷設したので、上記各信号ラインの
配線や小絵素に設けられたスイッチング素子への各信号
ラインの接続が容易になり、不良率を低下してコストダ
ウンを図ることができる。
は、所定数の小絵素からなる絵素をR,G,Bを単位とした
所定の色周期でデルタ配列にしたので、カラー液晶ディ
スプレイパネルの周囲での色バランスの崩れや方向性が
なく、優れた表示品位を得ることができる。また、上記
絵素をデルタ配列に配列した際に上記小絵素を単体であ
るいは所定数を一組として碁盤の目状に配列するように
すると共に、上記碁盤の目を構成する小絵素の境界に信
号ラインを格子状に敷設したので、上記各信号ラインの
配線や小絵素に設けられたスイッチング素子への各信号
ラインの接続が容易になり、不良率を低下してコストダ
ウンを図ることができる。
また、各絵素を複数の小絵素によって構成すると共
に、一つの絵素を構成する総ての小絵素のスイッチング
素子を同一の信号によって動作させるようにし、且つ、
上記格子状に敷設された信号ラインのうち少なくとも一
方向に向って敷設された信号ラインを複数本に成したの
で、上記スイッチング素子の不動作や上記一方向に向か
って敷設された複数の信号ラインの断線によって上記絵
素を構成する一つの小絵素が表示不可能になっても残り
の小絵素によって上記絵素は表示可能であり、その絵素
は表示欠陥にはならないのである。
に、一つの絵素を構成する総ての小絵素のスイッチング
素子を同一の信号によって動作させるようにし、且つ、
上記格子状に敷設された信号ラインのうち少なくとも一
方向に向って敷設された信号ラインを複数本に成したの
で、上記スイッチング素子の不動作や上記一方向に向か
って敷設された複数の信号ラインの断線によって上記絵
素を構成する一つの小絵素が表示不可能になっても残り
の小絵素によって上記絵素は表示可能であり、その絵素
は表示欠陥にはならないのである。
その際に、上記一方向に向かって敷設された複数の信
号ラインの夫々の一端を表示領域外で一本の信号ライン
に接続して、この複数の信号ラインが接続された一本の
信号ラインに、上記一方向に向かって敷設された複数の
信号ラインに供給すべき信号を供給するので、従来の非
分割絵素表示用のスイッチング素子駆動回路をそのまま
使用できる。
号ラインの夫々の一端を表示領域外で一本の信号ライン
に接続して、この複数の信号ラインが接続された一本の
信号ラインに、上記一方向に向かって敷設された複数の
信号ラインに供給すべき信号を供給するので、従来の非
分割絵素表示用のスイッチング素子駆動回路をそのまま
使用できる。
また、デルタ配列における絵素がずれている方向と直
交する方向に敷設された信号ラインには、R,G,Bの１単
位を構成する異なる２色の小絵素を絵素単位で千鳥状に
接続している。したがって、R,G,Bの１単位当たりの信
号ラインの本数を少なくできる。
交する方向に敷設された信号ラインには、R,G,Bの１単
位を構成する異なる２色の小絵素を絵素単位で千鳥状に
接続している。したがって、R,G,Bの１単位当たりの信
号ラインの本数を少なくできる。
第１図はこの発明に係るカラー液晶ディスプレイパネル
の絵素の配列の一例を示す図、第２図は第１図とは異な
る絵素配列例を示す図、第３図は第１図および第２図と
は異なる絵素配列例を示す図、第４図は第１図，第２図
および第３図とは異なる絵素配列例を示す図、第５図は
小絵素表示をオン／オフ制御するための薄膜トランジス
タの概略構成図、第６図はカラー液晶ディスプレイパネ
ルを表示するための表示回路のブロック図、第７図は従
来例における絵素の配列の一例を示す図、第８図は従来
例における他の絵素配列例を示す図である。 21,51,61,71……スキャン信号ライン、 21a,21b,71a,71b……副スキャン信号ライン、 23,53,63,72……データ信号ライン、 23a,23b,53a,53b,63a,63b……副データ信号ライン 25,26,27,28,29,30,31,32……薄膜トランジスタ、 33,54,64,74……絵素、 37,38,39,40;55,56,57,58;65,66;75,76……小絵素、 82……ゲート電極、85……チャンネル層、87……ソース
電極、 88……ドレイン電極、89……絵素電極、96……液晶層、 101……ゲードドライバ、102……ソースドライバ、103
……コントロール回路。
の絵素の配列の一例を示す図、第２図は第１図とは異な
る絵素配列例を示す図、第３図は第１図および第２図と
は異なる絵素配列例を示す図、第４図は第１図，第２図
および第３図とは異なる絵素配列例を示す図、第５図は
小絵素表示をオン／オフ制御するための薄膜トランジス
タの概略構成図、第６図はカラー液晶ディスプレイパネ
ルを表示するための表示回路のブロック図、第７図は従
来例における絵素の配列の一例を示す図、第８図は従来
例における他の絵素配列例を示す図である。 21,51,61,71……スキャン信号ライン、 21a,21b,71a,71b……副スキャン信号ライン、 23,53,63,72……データ信号ライン、 23a,23b,53a,53b,63a,63b……副データ信号ライン 25,26,27,28,29,30,31,32……薄膜トランジスタ、 33,54,64,74……絵素、 37,38,39,40;55,56,57,58;65,66;75,76……小絵素、 82……ゲート電極、85……チャンネル層、87……ソース
電極、 88……ドレイン電極、89……絵素電極、96……液晶層、 101……ゲードドライバ、102……ソースドライバ、103
……コントロール回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−97626（ＪＰ，Ａ) 特開 昭61−173290（ＪＰ，Ａ) 特開 昭59−204878（ＪＰ，Ａ) 特開 昭60−218626（ＪＰ，Ａ)
Claims (2)
- 【請求項１】縦方向および横方向のいずれか一方向にお
いて1/2絵素分だけ位相をずらしたデルタ配列によっ
て、R,G,Bを単位とした所定の色周期で配列されたR,G,B
の絵素と、 総ての絵素を所定数に分割して形成される一つの領域を
構成すると共に、上記絵素がデルタ配列された際に単体
であるいは所定数を一組として碁盤の目状に配列される
小絵素と、 上記小絵素に設けられると共に、一つの絵素を構成する
総ての小絵素の表示を同一の信号によってオン／オフ制
御するスイッチング素子を備えると共に、 上記碁盤の目を構成する小絵素の境界に格子状に敷設さ
れると共に，一つの絵素を構成する各小絵素のスイッチ
ング素子に接続されてこのスイッチング素子を動作させ
るための信号を供給する信号ラインのうち、少なくとも
上記一方向に直交する他方向に向かって敷設された信号
ラインを複数本に成して夫々の一端を表示領域外で一本
の信号ラインに接続し、 上記他方向に配列されている小絵素を、同一の信号ライ
ンに絵素単位で千鳥状に接続し、 上記他方向に向かって敷設されて上記複数の信号ライン
が接続された一本の信号ラインに、上記他方向に向かっ
て敷設された複数の信号ラインに供給すべき信号をスイ
ッチング素子駆動回路によって供給することを特徴とす
る絵素表示装置。 - 【請求項２】請求項１に記載の絵素表示装置において、 上記各絵素は、亀甲文様を呈していることを特徴とする
絵素表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-146674 | 1988-06-14 | ||
| JP14667488 | 1988-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02110433A JPH02110433A (ja) | 1990-04-23 |
| JP2527477B2 true JP2527477B2 (ja) | 1996-08-21 |
Family
ID=15413041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13637989A Expired - Lifetime JP2527477B2 (ja) | 1988-06-14 | 1989-05-29 | 絵素表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0347187B1 (ja) |
| JP (1) | JP2527477B2 (ja) |
| DE (1) | DE68914887T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007034770A1 (ja) * | 2005-09-21 | 2007-03-29 | Sharp Kabushiki Kaisha | 表示装置およびカラーフィルタ基板 |
| CN104460158A (zh) * | 2014-12-18 | 2015-03-25 | 合肥鑫晟光电科技有限公司 | 一种像素排列结构、显示面板及显示装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0558134A3 (en) * | 1992-02-27 | 1994-08-10 | Philips Nv | Display device |
| US5715025A (en) * | 1993-02-22 | 1998-02-03 | Goldstar Co., Ltd. | Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode |
| EP0754483B1 (en) * | 1995-02-03 | 2004-02-04 | Denso Corporation | Filter |
| US7193625B2 (en) | 1999-04-30 | 2007-03-20 | E Ink Corporation | Methods for driving electro-optic displays, and apparatus for use therein |
| US6518709B2 (en) * | 2000-10-16 | 2003-02-11 | Nec Corporation | Color organic EL display and method for driving the same |
| CN104238227B (zh) * | 2002-06-13 | 2019-03-22 | 伊英克公司 | 用于寻址双稳电光媒质的方法 |
| JP4003714B2 (ja) | 2003-08-11 | 2007-11-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4610315B2 (ja) * | 2003-12-17 | 2011-01-12 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| TWI344133B (en) * | 2006-02-24 | 2011-06-21 | Prime View Int Co Ltd | Thin film transistor array substrate and electronic ink display device |
| JP5665255B2 (ja) | 2007-10-15 | 2015-02-04 | Ｎｌｔテクノロジー株式会社 | 表示装置とその駆動方法、端末装置及び表示パネル |
| CN103187431A (zh) * | 2013-03-11 | 2013-07-03 | 华映视讯（吴江）有限公司 | 有机发光显示装置的像素结构 |
| CN103280162B (zh) * | 2013-05-10 | 2015-02-18 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、显示装置 |
| CN103715227A (zh) * | 2013-12-26 | 2014-04-09 | 京东方科技集团股份有限公司 | 一种显示面板及其驱动方法和显示装置 |
| CN104617127B (zh) * | 2015-01-23 | 2018-03-27 | 信利（惠州）智能显示有限公司 | 一种oled像素结构 |
| CN105118421B (zh) | 2015-09-29 | 2018-03-20 | 京东方科技集团股份有限公司 | 像素阵列及其驱动方法和显示面板 |
| JP6192765B2 (ja) * | 2016-04-21 | 2017-09-06 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置 |
| CN106371257B (zh) * | 2016-11-02 | 2020-05-05 | 深圳市华星光电技术有限公司 | 液晶面板及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197626A (ja) * | 1984-10-18 | 1986-05-16 | Nec Corp | 液晶マトリツクスパネル |
| JPS61173290A (ja) * | 1985-01-29 | 1986-08-04 | 日本電気株式会社 | カラ−液晶マトリクスパネル |
| EP0189214B1 (en) * | 1985-01-25 | 1997-07-23 | Nec Corporation | Liquid-crystal multi-color display panel structure |
| JPS61282823A (ja) * | 1985-06-07 | 1986-12-13 | Sanyo Electric Co Ltd | カラ−テレビ用液晶パネル |
-
1989
- 1989-05-29 JP JP13637989A patent/JP2527477B2/ja not_active Expired - Lifetime
- 1989-06-13 DE DE1989614887 patent/DE68914887T2/de not_active Expired - Fee Related
- 1989-06-13 EP EP19890305984 patent/EP0347187B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007034770A1 (ja) * | 2005-09-21 | 2007-03-29 | Sharp Kabushiki Kaisha | 表示装置およびカラーフィルタ基板 |
| US7760177B2 (en) | 2005-09-21 | 2010-07-20 | Sharp Kabushiki Kaisha | Display device and color filter substrate |
| CN104460158A (zh) * | 2014-12-18 | 2015-03-25 | 合肥鑫晟光电科技有限公司 | 一种像素排列结构、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0347187A2 (en) | 1989-12-20 |
| EP0347187B1 (en) | 1994-04-27 |
| JPH02110433A (ja) | 1990-04-23 |
| EP0347187A3 (en) | 1990-06-27 |
| DE68914887T2 (de) | 1994-10-13 |
| DE68914887D1 (de) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2527477B2 (ja) | 絵素表示装置 | |
| JP2605723B2 (ja) | 薄膜トランジスタアレー形液晶表示装置 | |
| US10768492B2 (en) | Array substrate and manufacturing method thereof, display panel and driving method thereof, and electronic device | |
| US5530570A (en) | Color liquid crystal display arrangement with elongated color filters | |
| JPH0467127A (ja) | 液晶ディスプレイパネル | |
| JPH11167127A (ja) | アクティブマトリクス型液晶表示装置 | |
| WO2009119798A1 (ja) | 液晶表示装置 | |
| EP0721603A1 (en) | Pixel arrangement for flat panel display | |
| KR20070030014A (ko) | 액정표시장치 및 그 제조방법 | |
| JPS60218627A (ja) | カラ−液晶表示装置 | |
| CN104570469B (zh) | 一种显示装置及其驱动方法 | |
| JPS61190315A (ja) | カラ−液晶表示装置 | |
| KR100289358B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| CN115145082A (zh) | 像素结构、阵列基板及显示面板 | |
| JPS61282823A (ja) | カラ−テレビ用液晶パネル | |
| WO2007034618A1 (ja) | デュアルビューディスプレイ | |
| JP3845762B2 (ja) | 液晶表示装置 | |
| CN112071279A (zh) | 单双视角可切换的显示装置及控制方法 | |
| JPS60207118A (ja) | マトリクス形フルカラ−液晶表示パネル | |
| US10255867B2 (en) | Display device | |
| CN109298557A (zh) | 显示面板和防窥显示方法及显示装置 | |
| JPS6112270B2 (ja) | ||
| JP4082198B2 (ja) | 液晶表示装置 | |
| JPS59208530A (ja) | マルチカラ−液晶マトリツクス・パネル | |
| JPS613119A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |