JPS613119A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS613119A JPS613119A JP59122938A JP12293884A JPS613119A JP S613119 A JPS613119 A JP S613119A JP 59122938 A JP59122938 A JP 59122938A JP 12293884 A JP12293884 A JP 12293884A JP S613119 A JPS613119 A JP S613119A
- Authority
- JP
- Japan
- Prior art keywords
- display
- substrate
- electrode
- substrates
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１１斑ｊ
本発明は薄膜トランジスタ（Ｔ Ｐ Ｔ）アレイを有す
る表示装置に関する。更に詳しくは、このＴＦＴ駆動に
よる表示の画素密度を高め得る液晶表示素子の構成に関
するものである。
る表示装置に関する。更に詳しくは、このＴＦＴ駆動に
よる表示の画素密度を高め得る液晶表示素子の構成に関
するものである。
１見韮遣
本来、ＴＰＴを駆動素子として用いる液晶表示装置は、
透明基板上にＴＰＴに接続した透明なドレイン電極と、
対向する透明導電膜間に液晶を挾持することによって、
上下基板を光が透過できる透過構成の表示器を高い画素
密度で作れるという特徴を有している。ところで、この
種の従来装置は、基本的には一枚の基板の上に、ゲート
電極、ドレイン電極、ソース電極の三つの機能を示す電
極をマトリクス状に配置したＴＰＴ基板（マトリクス基
板）と、共通電極となる対向電極基板の二枚の基板間に
液晶を挾持して構成されてきた。ところが、ＴＰＴの構
成要素のうち表示部として画像が表現できる部分はドレ
イン部のみで、他のゲートやソース線及び電極間の隙間
は画像を出すことができない非表示部となり、この部分
の面積は有効表示部を少なくする欠点があった。
透明基板上にＴＰＴに接続した透明なドレイン電極と、
対向する透明導電膜間に液晶を挾持することによって、
上下基板を光が透過できる透過構成の表示器を高い画素
密度で作れるという特徴を有している。ところで、この
種の従来装置は、基本的には一枚の基板の上に、ゲート
電極、ドレイン電極、ソース電極の三つの機能を示す電
極をマトリクス状に配置したＴＰＴ基板（マトリクス基
板）と、共通電極となる対向電極基板の二枚の基板間に
液晶を挾持して構成されてきた。ところが、ＴＰＴの構
成要素のうち表示部として画像が表現できる部分はドレ
イン部のみで、他のゲートやソース線及び電極間の隙間
は画像を出すことができない非表示部となり、この部分
の面積は有効表示部を少なくする欠点があった。
このような従来構成のＴＰＴ基板を用いた表示装置の一
例として、ＴＰＴ、アクティブマトリックス型液晶表示
装置の概略断面図を第１図に示す。
例として、ＴＰＴ、アクティブマトリックス型液晶表示
装置の概略断面図を第１図に示す。
第１図を参照して、ガラス基板１上には、スイッチング
回路としてのＴＰＴが形成されるが、このＴＰＴは、Ａ
１．Ｃｒ、Ｃｕ等の金属薄膜からなるゲート電極２、た
とえばＳｉＮ：Ｈ層からなる層間絶縁層３および半導体
層４を包含する。
回路としてのＴＰＴが形成されるが、このＴＰＴは、Ａ
１．Ｃｒ、Ｃｕ等の金属薄膜からなるゲート電極２、た
とえばＳｉＮ：Ｈ層からなる層間絶縁層３および半導体
層４を包含する。
ＴＰＴを構成する半導体層４としてはたとえばＳｔ、Ｃ
ｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｔｅ等が用いられ、特に非
晶質、多結晶又は微品質のＳｉが好適に用し―られる。
ｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｔｅ等が用いられ、特に非
晶質、多結晶又は微品質のＳｉが好適に用し―られる。
非晶質ＳｉはＨ原子又はノ＼ロゲン原子（特にＦ原子）
を含むことができる。Ｈ原子又はハロゲン原子はそれぞ
れ単独で含まれてもよいし双方が含まれてもよい、居間
絶縁層３及び半導体層４はグロー放電法、ＣＶＤ法等一
般に知られている多くの方法により作成される。低温で
層形成を行うにはグロー放電法を利用することができる
。
を含むことができる。Ｈ原子又はハロゲン原子はそれぞ
れ単独で含まれてもよいし双方が含まれてもよい、居間
絶縁層３及び半導体層４はグロー放電法、ＣＶＤ法等一
般に知られている多くの方法により作成される。低温で
層形成を行うにはグロー放電法を利用することができる
。
半導体層４に接続して、それぞれＡ１．Ｃｒ。
Ｃｕ等の金属薄膜からなるソース電極５及びドレイン電
極６が設けられ、このドレイン電極と接続して、画素（
表示部）をなすドレイン電極７が設けられる０画素電極
７としては、たとえばインジウム−スズ酸化物（ＩＴＯ
）、酸化スズ、金薄膜等の透明電極を用いることができ
る。
極６が設けられ、このドレイン電極と接続して、画素（
表示部）をなすドレイン電極７が設けられる０画素電極
７としては、たとえばインジウム−スズ酸化物（ＩＴＯ
）、酸化スズ、金薄膜等の透明電極を用いることができ
る。
上記したようなＴＰＴ構造を覆ってポリイミド、ポリパ
ラキシリレン、ポリビニルアルコール等の有機物薄膜か
らなる液晶配向のための配向層８が設けられ、同様な材
料からなる対向基板１２の配向Ｎ９との間に、ツィステ
ッドネマチック（ＴＮ）液晶層１０が挾持される。対向
基板１２は、基板１と同様なガラス基板であり、画素電
極７に対向する対向電極１１上に、上記した配向層を有
する。これら基板１及び１２上の電極その他の素子は通
常の薄膜堆積法及びフォトリソエツチング法により形成
することができる。また基板ｌと１２とは、適宜シール
部材により固定して間隙を、例えば５〜１０ｇｍに保持
し、この間隙に液晶が封入される。これら基板ｌおよび
１２の内外側には、更に一対の偏光板１３及び１４が、
例えばクロスニコルあるいはパラレルニコルの関係に配
置され、照射光１５による画像表示に供される。
ラキシリレン、ポリビニルアルコール等の有機物薄膜か
らなる液晶配向のための配向層８が設けられ、同様な材
料からなる対向基板１２の配向Ｎ９との間に、ツィステ
ッドネマチック（ＴＮ）液晶層１０が挾持される。対向
基板１２は、基板１と同様なガラス基板であり、画素電
極７に対向する対向電極１１上に、上記した配向層を有
する。これら基板１及び１２上の電極その他の素子は通
常の薄膜堆積法及びフォトリソエツチング法により形成
することができる。また基板ｌと１２とは、適宜シール
部材により固定して間隙を、例えば５〜１０ｇｍに保持
し、この間隙に液晶が封入される。これら基板ｌおよび
１２の内外側には、更に一対の偏光板１３及び１４が、
例えばクロスニコルあるいはパラレルニコルの関係に配
置され、照射光１５による画像表示に供される。
第２図は、このようなＴＰＴをマトリックス配置した時
の等価回路図である。前記ゲート電極の配線が、必要な
例えば走査線Ｘ１．Ｘ２．Ｘ３、・・参Ｘｎに相当する
本数設けられ、前記ソースの配線は、所望の水平方向解
像度を与えるに必要な、例えば信号１１！ｙｔ 、
ｙ２ 、 ｙｓ 、 も−１ｙＩＩに相当する本数設
けられる。各交点に前記ＴＰＴ２１が各々設けられ、各
々のドレインに対し画素となる電極と対向電極間で液晶
の画素２２が構成される。端子２３は対向電極によって
共通接続されている。
の等価回路図である。前記ゲート電極の配線が、必要な
例えば走査線Ｘ１．Ｘ２．Ｘ３、・・参Ｘｎに相当する
本数設けられ、前記ソースの配線は、所望の水平方向解
像度を与えるに必要な、例えば信号１１！ｙｔ 、
ｙ２ 、 ｙｓ 、 も−１ｙＩＩに相当する本数設
けられる。各交点に前記ＴＰＴ２１が各々設けられ、各
々のドレインに対し画素となる電極と対向電極間で液晶
の画素２２が構成される。端子２３は対向電極によって
共通接続されている。
この表示パネルの駆動は、例えばゲート線に画素信号を
、ソース線には駆動用電圧を走査して印加すると（ゲー
ト線に信号が入力されてし）る間に限って）、これらの
電極の交点のうちの選択された箇所でンースードレイン
（ドツト電極）間が導通して、ドレイン電極と対向電極
との間で電場が生じ、液晶層の液晶分子の配列状態が変
化することにより表示が行われる。
、ソース線には駆動用電圧を走査して印加すると（ゲー
ト線に信号が入力されてし）る間に限って）、これらの
電極の交点のうちの選択された箇所でンースードレイン
（ドツト電極）間が導通して、ドレイン電極と対向電極
との間で電場が生じ、液晶層の液晶分子の配列状態が変
化することにより表示が行われる。
第３図は、このような構成の表示装置のＴＦＴ側基板の
単位セルを示す平面図である。
単位セルを示す平面図である。
１３図において、３１はゲート配線部で３２はゲートで
ある。
ある。
このゲート上に絶縁層（図示せず）を介して設けた半導
体パット３４があり、その−・端に接してソース線及び
ソース配線３５があり、半導体の他端にはドレイン３６
があり、絶縁層に設けられたコンタクトホール３６ａを
介して、透明電極３７が表示画素として設けられている
。光導電性を有する半導体材料を用いるときには、少な
くとも半導体パッド３４の下のゲート部３２は遮光性の
材料が好適であり、ゲート線３１も金属が容易に用いら
れる。同時にＴＦＴ上にも絶縁層を介して遮光層３３が
設けられると有効で、例えばこの端子もコンタクトホー
ル３３ａを介してゲート線３１に接続できる。この構成
によってＸ方向のピッチＰｘと、ｙ方向のピッチＰｙを
繰り返しパターンとして、多数の画素が作られる。この
パネルで表示に有効な光学的変化を示す部分は、透明電
極３７で構成するドレイン部のみである０図から明らか
なように、ゲート線３１、ソース線３５は直接液晶を動
作して表示に利用することはできない。
体パット３４があり、その−・端に接してソース線及び
ソース配線３５があり、半導体の他端にはドレイン３６
があり、絶縁層に設けられたコンタクトホール３６ａを
介して、透明電極３７が表示画素として設けられている
。光導電性を有する半導体材料を用いるときには、少な
くとも半導体パッド３４の下のゲート部３２は遮光性の
材料が好適であり、ゲート線３１も金属が容易に用いら
れる。同時にＴＦＴ上にも絶縁層を介して遮光層３３が
設けられると有効で、例えばこの端子もコンタクトホー
ル３３ａを介してゲート線３１に接続できる。この構成
によってＸ方向のピッチＰｘと、ｙ方向のピッチＰｙを
繰り返しパターンとして、多数の画素が作られる。この
パネルで表示に有効な光学的変化を示す部分は、透明電
極３７で構成するドレイン部のみである０図から明らか
なように、ゲート線３１、ソース線３５は直接液晶を動
作して表示に利用することはできない。
即ちｌ絵素に相当するＰｘＸＰｙの面積のうち。
表示効果を示さないスペースは、ゲート線とその配線の
為の隙間、ソース線とその隙間、及びＴＦＴ自体とその
遮光部材によるものである。
為の隙間、ソース線とその隙間、及びＴＦＴ自体とその
遮光部材によるものである。
ところで、このようなＴＰＴ基板を用いて、一定の面積
の平面パネル表示を行なうに際しては、以下の条件が満
足されることが好ましい。
の平面パネル表示を行なうに際しては、以下の条件が満
足されることが好ましい。
１、有効表示面積が、できるだけ大きいこと。
２、高解像度で、精度の良い画像が得られること。
一ヒ記２の条件を満足するためには、各絵素ならびに配
線の寸法を小さくすることが好ましい。
線の寸法を小さくすることが好ましい。
しかしながら、種々のパターンが重ね合わされて作られ
るこのようなパネルの作成では、面積とパターンの細さ
に比例して欠陥が生じ易くなる。
るこのようなパネルの作成では、面積とパターンの細さ
に比例して欠陥が生じ易くなる。
従って線巾を無限に小さくしてゆくことはできない、又
線巾を小さくせずに画素ピッチを小さくすると、相対的
に配線スペースが増し有効表示面積が減じる。これは有
効な明るさを維持し、又画素と画素の連続性を保つのに
は不利となる欠点を持っている。更に第３図に示すよう
な構成で高密度化を計っていく時、ソース線、ゲート線
の密度も高くなり、このような実装密度の上昇は、大き
な技術的負担を生じる欠点を持つ。
線巾を小さくせずに画素ピッチを小さくすると、相対的
に配線スペースが増し有効表示面積が減じる。これは有
効な明るさを維持し、又画素と画素の連続性を保つのに
は不利となる欠点を持っている。更に第３図に示すよう
な構成で高密度化を計っていく時、ソース線、ゲート線
の密度も高くなり、このような実装密度の上昇は、大き
な技術的負担を生じる欠点を持つ。
」１豊ＩＥ
上述の事情に鑑み、本発明の目的は、比較的製造上の困
難性を伴なわずに、高密度画素表示を可能とするＴＰＴ
駆動の液晶表示装置を提供することにある。
難性を伴なわずに、高密度画素表示を可能とするＴＰＴ
駆動の液晶表示装置を提供することにある。
久」ＬΩＪＩＪ
本発明の表示装置は、上記目的を達成するために開発さ
れたものであり、より詳しくは、同一パターンの薄膜ト
ランジスタを有する一対のマトリクス基板（ＴＰＴ基板
）を対置して液晶を挾持してなり、それぞれのマトリク
ス基板上には、表示部をなすドレイン電極部および非表
示部を有する薄膜トランジスタの列と対向電極線とが交
互に形成されており、且つ一対のマトリクス基板は互い
の非表示部が重なり、一方の表示部をなすドレイン電極
部が他方の対向電極線と重なるように対置されているこ
とを特徴とするものである。
れたものであり、より詳しくは、同一パターンの薄膜ト
ランジスタを有する一対のマトリクス基板（ＴＰＴ基板
）を対置して液晶を挾持してなり、それぞれのマトリク
ス基板上には、表示部をなすドレイン電極部および非表
示部を有する薄膜トランジスタの列と対向電極線とが交
互に形成されており、且つ一対のマトリクス基板は互い
の非表示部が重なり、一方の表示部をなすドレイン電極
部が他方の対向電極線と重なるように対置されているこ
とを特徴とするものである。
すなわち、本発明においては、液晶を挾持する一対の基
板のそれぞれをＴＰＴ基板として駆動機能を分配し、両
者の非表示部を重ねることにより、個々のＴＰＴ基板の
製造は、従来のそれよりも簡単化するとともに、有効表
示面積率の向上を可能とするものである。
板のそれぞれをＴＰＴ基板として駆動機能を分配し、両
者の非表示部を重ねることにより、個々のＴＰＴ基板の
製造は、従来のそれよりも簡単化するとともに、有効表
示面積率の向上を可能とするものである。
支ムｌ
第４図は本発明で用いる基板（ＴＰＴ基板）の部分平面
図、第５図はこの基板を二枚重ね合せて構成する本発明
の表示装置の一実施例の断面図である。第４図のＴＰＴ
基板において、ＴＦＴ部の構成は第３図のものと基本的
に同一である。複数のゲート線３１．３１ａｅ・・が一
定の間隔で設けられ、例えばその一つゲート線３１には
、ゲート部３２が凸出して設けられ、このトに絶縁層（
図示せず）を介して半導体パッド３４が設けられている
。この半導体パッド３４の一端にはソース線３５が、他
端にはドレイン３６が接続され、このドレイン３６は例
えば透明電極３７へ絶縁層に設けたコンタクトホール３
６ａを介して接続されている。半導体が光導電性材料か
らなる場合は、このＴＦＴ上に絶縁層を介して遮光膜３
３が設けられ、これは例えばコンタクトホール３３ａを
介してゲート線３１に接続している。
図、第５図はこの基板を二枚重ね合せて構成する本発明
の表示装置の一実施例の断面図である。第４図のＴＰＴ
基板において、ＴＦＴ部の構成は第３図のものと基本的
に同一である。複数のゲート線３１．３１ａｅ・・が一
定の間隔で設けられ、例えばその一つゲート線３１には
、ゲート部３２が凸出して設けられ、このトに絶縁層（
図示せず）を介して半導体パッド３４が設けられている
。この半導体パッド３４の一端にはソース線３５が、他
端にはドレイン３６が接続され、このドレイン３６は例
えば透明電極３７へ絶縁層に設けたコンタクトホール３
６ａを介して接続されている。半導体が光導電性材料か
らなる場合は、このＴＦＴ上に絶縁層を介して遮光膜３
３が設けられ、これは例えばコンタクトホール３３ａを
介してゲート線３１に接続している。
この発明の一つの特徴は、このようなＴＰＴ構成の一列
に対し、隣接する部分に透明電極４１で構成した対向電
極線が設けられていることにある。このＴＦＴ部と対向
電極線が一対となっている構造のものが複数段けである
。この実施例では、第４図のパターンを有するＴＰＴ基
板を二枚用いて、表示の中央部に相当する対称軸Ａ−Ａ
線を中心に反転して第５図に示すよう重ね合せられてい
る、このようにして配置すると下側基板の表示電極３７
上には、上側基板の対向電極４１ａが対向し、逆に上側
基板の表示電極３７ａに対しては下側基板の対向電極４
１が向い合う配置とすることができる。又向い合せる時
、ゲート配線部は互いに重なり合うようにする。第５図
で示すようにソース配線３５と３５ａも重なり合うよう
配置でき、この結果、２ケのＴＰＴ表示部に対し一側方
のソース線と隙間の非表示部を設けるだけで済むことに
なる。
に対し、隣接する部分に透明電極４１で構成した対向電
極線が設けられていることにある。このＴＦＴ部と対向
電極線が一対となっている構造のものが複数段けである
。この実施例では、第４図のパターンを有するＴＰＴ基
板を二枚用いて、表示の中央部に相当する対称軸Ａ−Ａ
線を中心に反転して第５図に示すよう重ね合せられてい
る、このようにして配置すると下側基板の表示電極３７
上には、上側基板の対向電極４１ａが対向し、逆に上側
基板の表示電極３７ａに対しては下側基板の対向電極４
１が向い合う配置とすることができる。又向い合せる時
、ゲート配線部は互いに重なり合うようにする。第５図
で示すようにソース配線３５と３５ａも重なり合うよう
配置でき、この結果、２ケのＴＰＴ表示部に対し一側方
のソース線と隙間の非表示部を設けるだけで済むことに
なる。
このようなセル構成の絵素の配列を第６図の模式平面図
によって示す、下側基板Ａ（実線）は電極ならびにＴＰ
Ｔパターンを上向きに、上側基板Ａａ（点線）はパター
ンを下向きにして、両者を重ね合す、対向電極４１．４
１ａは表示部端で共通接続し、各々のゲート線（Ｘｌ、
Ｘ２． ・・・Ｘ５とｘ、ａ、Ｘ２ ａ＊＊＊ｘ６
ａ）、ソース線（Ｙ＋ 、Ｖ２．、ＶｓとＹ＋ ａ、
ｙ２ ＆、Ｖｓ ＆）の端子は、Ａ、Ａａの重なり合わ
ない部分に露出すうよう配置する。この端子を外部回路
と接続する。
によって示す、下側基板Ａ（実線）は電極ならびにＴＰ
Ｔパターンを上向きに、上側基板Ａａ（点線）はパター
ンを下向きにして、両者を重ね合す、対向電極４１．４
１ａは表示部端で共通接続し、各々のゲート線（Ｘｌ、
Ｘ２． ・・・Ｘ５とｘ、ａ、Ｘ２ ａ＊＊＊ｘ６
ａ）、ソース線（Ｙ＋ 、Ｖ２．、ＶｓとＹ＋ ａ、
ｙ２ ＆、Ｖｓ ＆）の端子は、Ａ、Ａａの重なり合わ
ない部分に露出すうよう配置する。この端子を外部回路
と接続する。
第６図を見ればわかる通り、個々の基板」二におけるソ
ース線Ｙ＋ 、 ｙ２．７ｍとＶ１＆、Ｖｔ ＆、”ｌ
ｓ＆の配線密度は、一枚のＴＰＴ基板だけで構成する表
示装置と比べて、１／２になっている、但しゲートの配
線密度は従来と同じ密度で本数は二倍になる。
ース線Ｙ＋ 、 ｙ２．７ｍとＶ１＆、Ｖｔ ＆、”ｌ
ｓ＆の配線密度は、一枚のＴＰＴ基板だけで構成する表
示装置と比べて、１／２になっている、但しゲートの配
線密度は従来と同じ密度で本数は二倍になる。
上記第６図の絵素配列を、カラーフィルターとの組合わ
せによりカラー表示に適用した例を、第７図（ＩＬ）に
示す。
せによりカラー表示に適用した例を、第７図（ＩＬ）に
示す。
前記実施例では、ソース線と対向電極線が一本置きに配
置した例を示したが、他の実施例としてゲート線と対向
電極線を一本置きに配置して構成することができる。こ
の例を、第７図（ａ）と対比して第７図（ｂ）に示す、
この場合はゲート線の配線密度を従来構成と比較して１
／２にすることができる。これら図を対比すればわかる
ように、この例の配置ではソース線毎に色信号ドライバ
ーが固定されている場合に、に示すようにカラーフィル
ターと組合せた時の配置が前記実施例による配置（第７
図（ａ））と比較して、−直線上に同一色が整列しない
で、見掛上混色性が良く、又画素欠陥、特に線欠陥時の
不良を目立ち難くする効果がある。
置した例を示したが、他の実施例としてゲート線と対向
電極線を一本置きに配置して構成することができる。こ
の例を、第７図（ａ）と対比して第７図（ｂ）に示す、
この場合はゲート線の配線密度を従来構成と比較して１
／２にすることができる。これら図を対比すればわかる
ように、この例の配置ではソース線毎に色信号ドライバ
ーが固定されている場合に、に示すようにカラーフィル
ターと組合せた時の配置が前記実施例による配置（第７
図（ａ））と比較して、−直線上に同一色が整列しない
で、見掛上混色性が良く、又画素欠陥、特に線欠陥時の
不良を目立ち難くする効果がある。
及」Ｊと肱】−
上記説明からもわかる通り、本発明によれば、場合に応
じて、下記（１）〜（３）のような改善が得られる。
じて、下記（１）〜（３）のような改善が得られる。
（１）従来と同じ最小線巾ルールを用い同じ画素ピッチ
を使えば、有効表示面積率（開口率）を大きくできる。
を使えば、有効表示面積率（開口率）を大きくできる。
（２）従来と同じルールを用い、同じ開口率を維持して
高密度化が図れる。
高密度化が図れる。
（３）従来と同じ画素ピッチと開口率を維持する時最小
線巾のルールを暖めることができ、より安全な設計が可
能となる。
線巾のルールを暖めることができ、より安全な設計が可
能となる。
上記、いずれの場合も、そのソース線の実装密度につい
ては約１／２程度にすることができる。
ては約１／２程度にすることができる。
これらの効果は、下表１のように、まとめることができ
る。
る。
表１
すなわち、この発明によれば、液晶を挾持する一対の基
板のそれぞれをＴＰＴ基板として駆！ｌＩ機能を分配し
、両者の非表示部を重ねることにより、個々のＴＰＴ基
板の製造は、従来のそれよりも簡単化するとともに、有
効表示面積率の向上を可能とした表示装置が提供される
。
板のそれぞれをＴＰＴ基板として駆！ｌＩ機能を分配し
、両者の非表示部を重ねることにより、個々のＴＰＴ基
板の製造は、従来のそれよりも簡単化するとともに、有
効表示面積率の向上を可能とした表示装置が提供される
。
より具体的には、ＴＰＴを二枚の基板に振り分けること
によりソース線又はゲート線のいずれか一方の実装密度
を１／２程度減じることができる。これ等から画素の高
密度化、開口率の増加、最小線巾（ルール）の緩和に対
しいずれかの効果を活用でき、設計に対する任意性も得
られることとなる。また実装密度の低減に伴ない、製造
の歩止りの向上も可能になる。
によりソース線又はゲート線のいずれか一方の実装密度
を１／２程度減じることができる。これ等から画素の高
密度化、開口率の増加、最小線巾（ルール）の緩和に対
しいずれかの効果を活用でき、設計に対する任意性も得
られることとなる。また実装密度の低減に伴ない、製造
の歩止りの向上も可能になる。
第１図は従来構成のＴＰＴ基板を用いたＴＰＴアクティ
ブマトリックス型液晶表示装置の概略断面図、第２図は
ＴＰＴをマトリックス配置した時の等価回路図、第３図
はＴＦＴ側基板の単位セルを示す平面図、第４図は本発
明で用いる基板（ＴＰＴ基板）の部分平面図、第５図は
この基板を二枚重ね合せて構成する本発明の表示装置の
一実施例の断面図、第６図は実施例にかかるセル構成の
絵素の配列を示す模式平面図、第７図（ａ）は上記躬６
図の絵素配列をカラーフィルターとの組合わせによりカ
ラー表示に適用した例の平面配置図、第７図（ｂ）は他
の絵素配列によりカラー表示に適用した例の平面配置図
である。 １．１２・・・ガラス基板 ２・・−ゲート電極 ３・・・絶縁層 ４．３４−争・半導体パッド ５・ｅ＠ソース ６．３６・・ｅドレイン ７．３７．３７ａ・・・表示電極 １０番・・液晶 １．１．４１．４１ ａ壷＊ ｅ対向電極３工・φ・ゲ
ート配線 ３２１ｅゲート ３５．３５ａ拳拳−ソースおよびソース配線Ｘｌ、Ｘ２
−−ＸＩ ａ、Ｘ２ ａｍ＊＊ゲート線Ｙｅｔ ｙ２
、、Ｖｌ ａ、Ｙ２ ａ” ・拳ソース線Ｒ・・Φ
赤色フィルター Ｇ・・拳緑色フィルター Ｂｍ−・青色フィルター 第１図 １［ト１５ 第２図 り１ ｓｇｐ３３ Ｘ Ｘ： Ｘ Ｘ Ｘ −Ｃ％Ｊのぐの
ブマトリックス型液晶表示装置の概略断面図、第２図は
ＴＰＴをマトリックス配置した時の等価回路図、第３図
はＴＦＴ側基板の単位セルを示す平面図、第４図は本発
明で用いる基板（ＴＰＴ基板）の部分平面図、第５図は
この基板を二枚重ね合せて構成する本発明の表示装置の
一実施例の断面図、第６図は実施例にかかるセル構成の
絵素の配列を示す模式平面図、第７図（ａ）は上記躬６
図の絵素配列をカラーフィルターとの組合わせによりカ
ラー表示に適用した例の平面配置図、第７図（ｂ）は他
の絵素配列によりカラー表示に適用した例の平面配置図
である。 １．１２・・・ガラス基板 ２・・−ゲート電極 ３・・・絶縁層 ４．３４−争・半導体パッド ５・ｅ＠ソース ６．３６・・ｅドレイン ７．３７．３７ａ・・・表示電極 １０番・・液晶 １．１．４１．４１ ａ壷＊ ｅ対向電極３工・φ・ゲ
ート配線 ３２１ｅゲート ３５．３５ａ拳拳−ソースおよびソース配線Ｘｌ、Ｘ２
−−ＸＩ ａ、Ｘ２ ａｍ＊＊ゲート線Ｙｅｔ ｙ２
、、Ｖｌ ａ、Ｙ２ ａ” ・拳ソース線Ｒ・・Φ
赤色フィルター Ｇ・・拳緑色フィルター Ｂｍ−・青色フィルター 第１図 １［ト１５ 第２図 り１ ｓｇｐ３３ Ｘ Ｘ： Ｘ Ｘ Ｘ −Ｃ％Ｊのぐの
Claims (1)
- 【特許請求の範囲】 １、同一パターンの薄膜トランジスタを有する一対のマ
トリクス基板を対置して液晶を挾持してなり、それぞれ
のマトリクス基板上には、表示部をなすドレイン電極部
および非表示部を有する薄膜トランジスタの列と対向電
極線とが交互に形成されており、且つ一対のマトリクス
基板は互いの非表示部が重なり、一方の表示部をなすド
レイン電極部が他方の対向電極線と重なるように対置さ
れていることを特徴とする表示装置。 ２、有効表示部となるドレイン電極部と重なる対向電極
線が透明導電材料により構成されている特許請求の範囲
第１項に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122938A JPS613119A (ja) | 1984-06-16 | 1984-06-16 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122938A JPS613119A (ja) | 1984-06-16 | 1984-06-16 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613119A true JPS613119A (ja) | 1986-01-09 |
Family
ID=14848325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59122938A Pending JPS613119A (ja) | 1984-06-16 | 1984-06-16 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613119A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211894A (ja) * | 1984-04-06 | 1985-10-24 | 住友ベークライト株式会社 | プリントコイルパタ−ンの接続方法 |
| FR2632435A1 (fr) * | 1988-06-01 | 1989-12-08 | Maurice Francois | Ecran d'affichage permettant de visualiser le contour d'une image et procede de commande d'un tel ecran |
| FR2639453A1 (fr) * | 1988-11-24 | 1990-05-25 | Alcatel Nv | Cellule a cristaux liquides avec transistors a film mince redondants |
| JPH03136395A (ja) * | 1989-10-23 | 1991-06-11 | Shinko Electric Ind Co Ltd | 配線基板の形成方法 |
| WO2012091020A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | 液晶パネル、液晶表示装置、テレビジョン受像機 |
-
1984
- 1984-06-16 JP JP59122938A patent/JPS613119A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211894A (ja) * | 1984-04-06 | 1985-10-24 | 住友ベークライト株式会社 | プリントコイルパタ−ンの接続方法 |
| FR2632435A1 (fr) * | 1988-06-01 | 1989-12-08 | Maurice Francois | Ecran d'affichage permettant de visualiser le contour d'une image et procede de commande d'un tel ecran |
| FR2639453A1 (fr) * | 1988-11-24 | 1990-05-25 | Alcatel Nv | Cellule a cristaux liquides avec transistors a film mince redondants |
| JPH03136395A (ja) * | 1989-10-23 | 1991-06-11 | Shinko Electric Ind Co Ltd | 配線基板の形成方法 |
| WO2012091020A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | 液晶パネル、液晶表示装置、テレビジョン受像機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2620240B2 (ja) | 液晶表示装置 | |
| TWI609219B (zh) | 畫素單元、畫素陣列結構與顯示面板 | |
| JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US6833890B2 (en) | Liquid crystal display | |
| CN100445850C (zh) | 液晶显示装置及其制造方法 | |
| US6724444B2 (en) | Liquid crystal display device | |
| WO1985004962A1 (fr) | Element d'affichage a cristaux liquides en couleurs | |
| KR100254870B1 (ko) | 액정 표시 장치의 칼라 필터 구조 및 그 제조 방법 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| CN115516370B (zh) | 阵列基板及显示装置 | |
| KR100260532B1 (ko) | 액정 표시 장치의 칼라 필터 패널 구조 및 그 제조방법 | |
| TW200420942A (en) | Liquid crystal display with an uniform common voltage and method thereof | |
| US6885416B2 (en) | Flat panel display with a non-matrix light shielding structure | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| WO2004017129A1 (en) | Pixel array for display device and liquid crystal display | |
| JPH0546932B2 (ja) | ||
| JPS613119A (ja) | 表示装置 | |
| WO2018212084A1 (ja) | 表示装置 | |
| JPH04110992A (ja) | 液晶表示装置 | |
| JP2828981B2 (ja) | 液晶ディスプレイパネル | |
| JPS614018A (ja) | 表示装置および表示方法 | |
| KR20050041010A (ko) | 박막 다이오드 표시판 및 그 제조 방법 | |
| CN117590656B (zh) | 阵列基板及显示面板 | |
| KR100438964B1 (ko) | 액정표시장치및그제조방법 | |
| JP2947233B2 (ja) | 表示装置 |