TWI609219B - 畫素單元、畫素陣列結構與顯示面板 - Google Patents

畫素單元、畫素陣列結構與顯示面板 Download PDF

Info

Publication number
TWI609219B
TWI609219B TW106104490A TW106104490A TWI609219B TW I609219 B TWI609219 B TW I609219B TW 106104490 A TW106104490 A TW 106104490A TW 106104490 A TW106104490 A TW 106104490A TW I609219 B TWI609219 B TW I609219B
Authority
TW
Taiwan
Prior art keywords
pixel
data line
line
width
common electrode
Prior art date
Application number
TW106104490A
Other languages
English (en)
Other versions
TW201830109A (zh
Inventor
陳勇達
徐雅玲
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106104490A priority Critical patent/TWI609219B/zh
Priority to CN201710223436.0A priority patent/CN106773432B/zh
Application granted granted Critical
Publication of TWI609219B publication Critical patent/TWI609219B/zh
Publication of TW201830109A publication Critical patent/TW201830109A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Description

畫素單元、畫素陣列結構與顯示面板
本發明是有關於一種畫素單元與畫素陣列結構。
於家用電器設備的各式電子產品之中，應用薄膜電晶體(thin film transistor；TFT)的液晶顯示器已經被廣泛地使用。薄膜電晶體式的液晶顯示器主要是由薄膜電晶體陣列基板、彩色濾光陣列基板和液晶層所構成，其中薄膜電晶體陣列基板上設置有多個以陣列排列的薄膜電晶體，以及，與每一個薄膜電晶體對應配置的畫素電極(pixel electrode)，以構成畫素結構。此外，薄膜電晶體陣列基板上也會設置金屬層，以做為資料線或掃描線。
然而，於薄膜電晶體陣列基板的結構之中，由於會有寄生電容產生於其中的問題，畫素結構的效能將可能會受到此寄生電容的影響，亦即，當畫素結構中有寄生電容產生時，液晶顯示器的畫面品質將可能會受影響。
本發明之一實施方式提供一種畫素單元包含多 個透明共用電極線，其中多個透明共用電極線係由同一膜層所形成，並可視為一層類似網狀(包含部份網狀)或網狀的透明電極層。類似網狀(包含部份網狀)或網狀的透明電極層於畫素單元之中延伸，於此配置下，若其中一條透明共用電極線與資料線或共用電極線產生有寄生電容時，此所產生的寄生電容於畫素單元之中具有較佳均勻性，因此，所產生的寄生電容將均勻存在於畫素單元之中，藉以防止畫素單元所應用的顯示面板出現有亮度不均的狀況。
本發明之一實施方式提供一種畫素單元，設置於基板，畫素單元包括多個畫素，其中各畫素包括第一畫素，且第一畫素包括掃描線、第一資料線、第二資料線、第一主畫素電極、第一子畫素電極、共用電極線、第一透明共用電極線及第二透明共用電極線。掃描線沿第一方向延伸。第一資料線以及第二資料線與掃描線交錯，以定義出第一主畫素區與第一子畫素區，且第一主畫素區與第一子畫素區分別位於掃描線的兩側。第一主畫素電極位於第一主畫素區，並具有平行第一方向之第一側邊以及垂直第一方向之第二側邊。第一子畫素電極位於第一子畫素區，並具有平行第一方向之第三側邊以及垂直第一方向之第四側邊，第一主畫素電極與第一子畫素電極電性連接於第一資料線或第二資料線，其中第一主畫素電極於基板的垂直投影與第一資料線與第二資料線於基板的垂直投影不重疊，第一子畫素電極於基板的垂直投影與第一資料線與第二資料線於基板的垂直投影部分重疊。共用電極線與第一主畫素電極部分重疊，且共用電極線之材料主要由不透明材料所組成。 第一透明共用電極線於基板的垂直投影與第一資料線於基板的垂直投影至少部分重疊。第二透明共用電極線於基板的垂直投影與第二資料線於基板的垂直投影至少部分重疊，其中第一透明共用電極線連接於第二透明共用電極線，且第一透明共用電極線及第二透明共用電極線的其中至少之一者具有延伸部，延伸部從第二側邊延伸至第四側邊，其中延伸至第一子畫素區之第一透明共用電極線或第二透明共用電極線對應之第一資料線或第二資料線的寬度大於另一個未延伸至第一子畫素區之第一透明共用電極線或第二透明共用電極線對應之第一資料線或第二資料線的寬度。
於部分實施方式中，畫素單元更包含鈍化層。鈍化層覆蓋第一資料線以及第二資料線的至少其中至少一者，其中第一主畫素電極、第一子畫素電極、第一透明共用電極線及第二透明共用電極線設置於鈍化層上。
於部分實施方式中，畫素更包括第二畫素。第二畫素包括第三資料線、第二主畫素電極及第二子畫素電極。第一資料線以及第三資料線與掃描線交錯，以定義出第二主畫素區與第二子畫素區，且第二主畫素區與第二子畫素區分別位於掃描線的兩側，其中第一畫素及第二畫素分別位於第一資料線的相對兩側，且第二畫素位於第一資料線與第三資料線之間。第二主畫素電極位於第二畫素之第二主畫素區。第二子畫素電極位於第二畫素之第二子畫素區，其中第二主畫素電極於基板的垂直投影與第一資料線與第三資料線於基板的垂直投影不重疊，第二子畫素電極於基板的垂直投影與第一資料線與第三 資料線於基板的垂直投影至少部分重疊。第一資料線、第二資料線及第三資料線其中一條的寬度小於第一資料線、第二資料線及第三資料線之其中至少另一條的寬度。
於部分實施方式中，位於第一主畫素電極與第二主畫素電極之間的第一資料線具有第一寬度，位於第一子畫素電極與第二子畫素電極之間的第一資料線具有第二寬度，其中第一寬度小於第二寬度。
於部分實施方式中，第二畫素為綠色畫素，且第一子畫素電極與第二子畫素電極之間的第一資料線所增加的寬度為朝遠離第二子畫素區的方向延伸。
於部分實施方式中，第一主畫素電極於第一方向的寬度等於第二主畫素電極於第一方向的寬度。
於部分實施方式中，第二畫素為綠色畫素，且第二主畫素區兩側之第一資料線與第三資料的寬度與第二子畫素區兩側之第一資料線與第三資料線的寬度一致。
於部分實施方式中，第一資料線的寬度大於第二資料線的寬度，其中第一資料線的寬度為大於4微米且小於30微米，且第二資料線的寬度為大於4微米且小於30微米。
於部分實施方式中，位於第一主畫素電極與第二主畫素電極之間的第一透明共用電極線具有第三寬度，位於第一子畫素電極與第二子畫素電極之間的第一透明共用電極線具有第四寬度，其中第三寬度大於第四寬度。
本發明之一實施方式提供一種畫素陣列結構，包括第一掃描線、第二掃描線、第一資料線、第二資料線、第一 畫素電極、第二畫素電極、第一透明共用電極線及第二透明共用電極線。第一掃描線與第二掃描線相互平行，並沿第一方向設置於基板上。第一資料線與第二資料線相互平行，並沿第二方向設置於基板上，其中第一方向與第二方向不相同，且第一資料線與第二資料線分別與第一掃描線與第二掃描線交錯。第一畫素電極具有第一側邊及第二側邊，且設置於基板上，並位於第一掃描線、第二掃描線、第一資料線與第二資料線之間，其中第一側邊及第二側邊沿第一方向延伸並互相相對。第二畫素電極具有第三側邊及第四側邊，且設置於基板上，並位於第二掃描線、第一資料線與第二資料線之間，其中第三側邊及第四側邊沿第一方向延伸並互相相對，其中第一資料線及第二資料線分別毗鄰於第一畫素電極的第一側邊及第二側邊，且至少部分的第一資料線及/或至少部分的第二資料線具有第一寬度及第二寬度。第一透明共用電極線設置於第一資料線上，且具有延伸部，且第一透明共用電極線於基板的垂直投影與第一資料線於基板的垂直投影至少部分重疊。第二透明共用電極線設置於第二資料線上，且第二透明共用電極線於基板的垂直投影與第二資料線於基板的垂直投影至少部分重疊，其中延伸部垂直投影設置於第一寬度對應之至少部分的第一資料線及/或至少部分的第二資料線。
於部分實施方式中，第一畫素電極與相鄰的另一第一畫素電極與第一資料及/或第二資線於基板的垂直投影至少部分互相重疊，或者，第二畫素電極與相鄰的另一第二畫素電極與第一資料及/或第二資料線於基板的垂直投影至少部分 重疊，且延伸部設置於與第一資料及/或第二資線部分重疊之第一畫素電極與另一第一畫素電極或第二畫素電極與另一第二畫素電極之間。
於部分實施方式中，毗鄰於第二畫素電極之第三側邊的第一透明共用電極線於第一方向的寬度小於毗鄰於第一畫素電極之第一側邊的第一透明共用電極線於第一方向的寬度。
於部分實施方式中，該延伸部從第一畫素電極之第一側邊延伸到第二畫素電極之第三側邊，且毗鄰第三側邊之部分的第一資料線具有第三寬度及毗鄰第四側邊之部分的第二資料線具有第四寬度，其中第三寬度小於第四寬度。
本發明之一實施方式提供一種顯示面板，包括畫素單元以及畫素陣列結構的其中一者以及液晶層，其中液晶層設置以與基板相對。
100A、100B、100C、100D、100E‧‧‧畫素單元
102、202‧‧‧基板
104‧‧‧畫素
110‧‧‧掃描線
112、214‧‧‧第一資料線
114、216‧‧‧第二資料線
116‧‧‧第三資料線
118‧‧‧第四資料線
120‧‧‧共用電極線
122、224‧‧‧第一透明共用電極線
124、226‧‧‧第二透明共用電極線
126‧‧‧第三透明共用電極線
128‧‧‧第四透明共用電極線
129、228‧‧‧橫向透明共用電極線
130‧‧‧第一畫素
132‧‧‧第一主畫素區
134、134’、134”‧‧‧第一子畫素區
136‧‧‧第一主畫素電極
138、138’、138”‧‧‧第一子畫素電極
140‧‧‧第二畫素
142‧‧‧第二主畫素區
144、144’、144”‧‧‧第二子畫素區
146‧‧‧第二主畫素電極
148、148’、148”‧‧‧第二子畫素電極
150‧‧‧第三畫素
152‧‧‧第三主畫素區
154、154’、154”‧‧‧第三子畫素區
158、158’、158”‧‧‧第三子畫素電極
160、260‧‧‧延伸部
162‧‧‧鈍化層
164‧‧‧第一絕緣層
168‧‧‧第二絕緣層
170、230‧‧‧第一開關元件
172、232‧‧‧第二開關元件
173‧‧‧第三開關元件
174‧‧‧第四開關元件
175‧‧‧第五開關元件
176‧‧‧第六開關元件
178‧‧‧第一色阻層
180‧‧‧第二色阻層
200A、200B‧‧‧畫素陣列結構
210‧‧‧第一掃描線
212‧‧‧第二掃描線
218A、218B‧‧‧畫素區域
220、220’‧‧‧第一畫素電極
222、222’‧‧‧第二畫素電極
CC’‧‧‧線段
D1‧‧‧第一方向
D2‧‧‧第二方向
S1、S2‧‧‧寬度
L1、L1’‧‧‧第一側邊
L2、L2’‧‧‧第二側邊
L3、L3’‧‧‧第三側邊
L4、L4’‧‧‧第四側邊
W1、W1’‧‧‧第一寬度
W2、W2’‧‧‧第二寬度
W3、W3’‧‧‧第三寬度
W4、W4’‧‧‧第四寬度
R‧‧‧紅色
G‧‧‧綠色
B‧‧‧藍色
通過參照附圖進一步詳細描述本發明的示例性實施例，本發明的上述和其他示例性實施例，優點和特徵將變得更加清楚，其中：第1A圖繪示本發明之畫素單元於第一實施方式的上視示意圖。
第1B圖繪示第1A圖的虛線範圍內的畫素的配置示意圖。
第1C圖繪示沿第1B圖的線段CC’的剖面示意圖。
第2圖繪示本發明之畫素單元於第二實施方式的上視示意 圖。
第3圖繪示本發明之畫素單元於第三實施方式的上視示意圖。
第4圖繪示本發明之畫素單元於第四實施方式的上視示意圖。
第5A圖繪示本發明之畫素單元於第五實施方式的上視示意圖。
第5B圖繪示第5A圖的畫素單元的子畫素電極配置示意圖。
第6圖繪示本發明之畫素陣列結構於部分實施方式的上視示意圖。
第7圖繪示本發明之畫素陣列結構於部分實施方式的上視示意圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在 另一元件”上”或”連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為”直接在另一元件上”或”直接連接到”另一元件時，不存在中間元件。如本文所使用的，”連接”可以指物理及/或電連接。
應當理解，儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
此外，諸如”下”或”底部”和”上部”或”頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的”下”側的元件將被定向在其他元件的”上”側。因此，示例性術語”下”可以包括”下”和”上”的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件”下方”或”下方”的元件將被定向為在其它元件”上方”。因此，示例性術語”下面”或”下面”可以包括上方和下方的取向。
本文使用的”約”或”近似”或”實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範 圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，”約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
當寄生電容不均勻地散佈於畫素單元之中時，畫素單元所組成的顯示面板可能會有亮度不均的狀況發生，有鑑於此，本發明之一實施方式提供一種畫素單元包含多個透明共用電極線，其中多個透明共用電極線係由同一膜層所形成，並可視為類似網狀(包含部份網狀)或網狀的透明電極層。類似網 狀(包含部份網狀)或網狀的透明電極層可延伸於畫素單元之中，於此配置下，各個畫素單元的寄生電容具有較佳均勻性，因此可以改善顯示面板亮度不均的狀況。
請看到第1A圖，其中第1A圖繪示本發明之畫素單元100A於第一實施方式的上視示意圖。畫素單元100A可應用於顯示面板(未繪示)，並與顯示面板內的液晶層(未繪示)結合，以使顯示面板可提供影像。
畫素單元100A設置於基板102，並包括多數個畫素104。畫素104包括第一畫素130、第二畫素140及第三畫素150組成，其中第一畫素130、第二畫素140及第三畫素150較佳可發出不同的色光。畫素104沿第一方向D1及第二方向D2排列於基板102上，其中第一方向D1，例如：為第1A圖的水平方向，第二方向D2，例如：為第1A圖的垂直方向，且第一方向D1與第二方向D2較佳為正交。舉例而言，畫素單元100A的配置可視為由多個第一畫素130、第二畫素140及第三畫素150依序週期性地排列而成，但並不以此為限。以下將對第一畫素130、第二畫素140及第三畫素150做進一步的描述。
請參考第1B圖，其中第1B圖繪示第1A圖的虛線範圍內的畫素104的放大配置示意圖，且第1A圖的虛線範圍內的畫素104由右至左，例如分別為第一畫素130、第二畫素140及第三畫素150。此外，第一方向D1及第二方向D2也繪示於第1B圖之中。
第1B圖中，畫素104的配置包括掃描線110、第一資料線112、第二資料線114、第三資料線116、第四資料線 118、共用電極線120、第一透明共用電極線122、第二透明共用電極線124、第三透明共用電極線126及第四透明共用電極線128、橫向透明共用電極線129、第一開關元件170、第二開關元件172、第三開關元件173及第四開關元件174。掃描線110沿第一方向D1延伸。於第1B圖的資料線配置之中，由右至左分別依序為第二資料線114、第一資料線112、第三資料線116及第四資料線118，且上述的資料線112、114、116、118為沿第二方向D2延伸。本發明之實施例，係以第一開關元件170及第二開關元件172電性連接至掃描線110(即同一條掃描線)及第一資料線112(即同一條資料線)，而第三開關元件173及第四開關元件174電性連接至掃描線110(即同一條掃描線)及第三資料線116(即同一條資料線)為範例，其中上述的開關元件可以是薄膜電晶體。於其它實施例中，第一開關元件170及第二開關元件172可電性連接於不同的掃描線及/或不同的資料線(例如：第二資料線114或第一資料線112)；而第三開關元件173及第四開關元件174也可電性連接於不同的掃描線及/或不同的資料線(例如：第一資料線112或第三資料線116)。
舉例而言，第一畫素130位於第一資料線112及第二資料線114之間，並包含第一主畫素電極136及第一子畫素電極138，其中第一資料線112以及第二資料線114與掃描線110交錯，以定義出第一主畫素區132與第一子畫素區134。第一主畫素區132與第一子畫素區134分別位於掃描線110的兩側，且第一主畫素電極136及第一子畫素電極138分別位於第 一主畫素區132與第一子畫素區134，其中第一主畫素電極136及第一子畫素電極138的電位可以實質上相同或不同。於其它實施例中，第一畫素130之第二開關元件172與第一開關元件170更可與一電荷分享電路(圖未示)電性連接，使得第二開關元件172所控制的第一主畫素電極136與第二開關元件170所分別控制的第一子畫素電極138的電位更可以不同，然本發明並不以此為限。
第一主畫素電極136於基板102的垂直投影與第一資料線112與第二資料線114於基板102的垂直投影不重疊。第一主畫素電極136具有平行第一方向D1之至少一第一側邊L1以及垂直第一方向D1之至少一第二側邊L2(例如第1B圖所示)，第一主畫素電極136電性連接於第一資料線112，且由第一開關元件170控制其驅動。第一子畫素電極138於基板102的垂直投影與第一資料線112與第二資料線114於基板102的垂直投影部分重疊。第一子畫素電極138具有平行第一方向D1之至少一第三側邊L3以及垂直第一方向D1之至少一第四側邊L4(例如第1B圖所示)。於本實施例中，第一子畫素電極138具有二個第四側邊L4，其中一個第四側邊L4與第一資料線112部份重疊，另一個第四側邊L4與第二資料線114部份重疊為範例。第一子畫素電極138電性連接於第一資料線112，且由第二開關元件172控制其驅動為範例，然本發明並不以此為限。此外，第一主畫素電極136的第二側邊L2及第一子畫素電極138的第四側邊L4為位於第一畫素130的同一側。第二畫素140位於第一資料線112及第三資料線116之間，即第一畫素 130及第二畫素140分別位於第一資料線112的相對兩側。第二畫素140包括第二主畫素電極146及第二子畫素電極148，其中第一資料線112以及第三資料線116與掃描線110交錯，以定義出第二主畫素區142與第二子畫素區144，其中第二主畫素區142與第二子畫素區144分別位於掃描線110的兩側，且第二主畫素電極146及第二子畫素電極148分別位於第二主畫素區142與第二子畫素區144，其中第二主畫素區142與第二子畫素區144的電位可以實質上相同或不同，然本發明並不以此為限。於其它實施例中，第三開關元件173與第四開關元件174更可與電荷分享電路(圖未示)電性連接，使得第三開關元件173所控制的第二主畫素電極146與第四開關元件174所控制的第二子畫素電極148電位更可以不同，然本發明並不以此為限。
第二主畫素電極146於基板102的垂直投影與第一資料線112與第三資料線116於基板102的垂直投影不重疊。第二主畫素電極146具有平行第一方向D1之至少一第一側邊L1以及垂直第一方向D1之至少一第二側邊L2(例如第1B圖所示)，第二主畫素電極146電性連接於第三資料線116，且由第三開關元件173控制其驅動。第二子畫素電極148於基板102的垂直投影與第一資料線112與第三資料線116於基板102的垂直投影至少部分重疊。第二子畫素電極148具有平行第一方向D1之至少一第三側邊L3以及垂直第一方向D1之至少一第四側邊L4(例如第1B圖所示)。於本實施例中，第二子畫素電極148具有二個第四側邊L4，其中一個第四側邊L4與第一資 料線112部份重疊，另一個第四側邊L4與第三資料線116部份重疊為範例。第二子畫素電極148電性連接於第三資料線116，且由第四開關元件174控制其驅動為範例，然本發明並不以此為限。此外，第二主畫素電極146的第二側邊L2及第二子畫素電極148的第四側邊L4為位於第二畫素140的同一側。
第三畫素150的配置大致雷同於第二畫素140，可參閱第二畫素140相關的描述，例如：第五開關元件175與第六開關元件176及其連接關係、第三主畫素電極156與第三子畫素電極158及其連接關係等等且加以更動與潤飾，在此不再贅述。然而，必需說明的是第一主畫素電極136、第一子畫素電極138、第二主畫素電極146、第二子畫素電極148、第三主畫素電極156與第三子畫素電極158皆相互分隔開來。此外，第一畫素130、第二畫素140及第三畫素150為三種不同的顏色的畫素，可以是紅色畫素、綠色畫素及藍色畫素的組合。舉例而言，第一畫素130、第二畫素140及第三畫素150可以分別是紅色畫素、綠色畫素及藍色畫素，或者，也可以分別是藍色畫素、紅色畫素及綠色畫素。此外，由於第一子畫素電極138於基板102的垂直投影與第一資料線112與第二資料線114於基板102的垂直投影部分重疊，且第二子畫素電極148於基板102的垂直投影與第一資料線112與第三資料線116於基板102的垂直投影至少部分重疊，故畫素104中的各子畫素電極所對應的子畫素區可增加其開口率。
共用電極線120係連接一公用訊號(COM)或其它合適的訊號，且共用電極線120至少與第一主畫素電極136以 及第二主畫素電極146部分重疊，而共用電極線120不設置於第一子畫素區134與第二子畫素區144，藉以可更提高第一畫素130與第二畫素140的開口率。其中，共用電極線120之材料較佳係要由不透明的導電材料所形成，因此，共用電極線120可做為遮蔽光線之用，亦可以防止漏光現象的產生。
第一透明共用電極線122沿第一資料線112的延伸方向設置於第一資料線112的上方，且第一透明共用電極線122於基板102的垂直投影與第一資料線112於基板102的垂直投影至少部分重疊；第二透明共用電極線124沿第二資料線114的延伸方向設置於第二資料線114的上方，且第二透明共用電極線124於基板102的垂直投影與第二資料線114於基板102的垂直投影至少部分重疊；第三透明共用電極線126沿第三資料線116的延伸方向設置於第三資料線116的上方，且第三透明共用電極線126於基板102的垂直投影與第三資料線116於基板102的垂直投影至少部分重疊；第四透明共用電極線128於基板102的垂直投影與第四資料線118沿第四資料線118的延伸方向設置於第四資料線118的上方，且第四透明共用電極線128於基板102的垂直投影至少部分重疊。於本實施例中，第一透明共用電極線122連接於第二透明共用電極線124。舉例而言，第一透明共用電極線122經由橫向透明共用電極線129連接於第二透明共用電極線124，橫向透明共用電極線129沿第一方向D1延伸，且橫向透明共用電極線129於基板102的垂直投影與共用電極線120或掃描線110於基板102的垂直投影至少部分重疊。於其它實施例中，第一透明共用電 極線122連接於第三透明共用電極線126及/或第三透明共用電極線126連接第四透明共用電極線128。換言之，橫向透明共用電極線129於第一方向D1上與第一透明共用電極線122、第二透明共用電極線124、第一透明共用電極線122與第一透明共用電極線122的其中至少兩條連接。較佳地，橫向透明共用電極線129於第一方向D1上與第一透明共用電極線122、第二透明共用電極線124、第一透明共用電極線122與第一透明共用電極線122連接。本實施例，以第一透明共用電極線122、第二透明共用電極線124、第三透明共用電極線126、第四透明共用電極線128及橫向透明共用電極線129分別位於第一資料線112、第二資料線114、第三資料線116、第四資料線118及共用電極線120上方，但不限於此。其中，第一至第四透明共用電極線122、124、126、128係連接至共用訊號(COM)，且可降低第一至第四資料線112、114、116、118邊緣電場的竄出，因此可將遮光層(例如：黑色矩陣)之寬度大幅的下降，可以提高開口率。更甚而，可以不需額外設置遮光層(例如：黑色矩陣)，因此，可減少製程上的對位誤差或生產成本的降低。
第一透明共用電極線122、第二透明共用電極線124、第三透明共用電極線126及第四透明共用電極線128透過橫向透明共用電極線129而電性連接。於本實施例中，只有第一透明共用電極線122具有延伸部160，第二透明共用電極線124、第三透明共用電極線126及第四透明共用電極線128不具有延伸部160，且以第一畫素130為藍色畫素為範例，然本發 明並不以此為限，其相對位置與數量可依照實際需求做調整。延伸部160從第一主畫素電極136的第二側邊L2跨越掃描線110，並延伸至第一子畫素電極138的第四側邊L4。透過延伸部160而延伸至第一子畫素區134的第一透明共用電極線122，其中所對應的第一資料線112的於第一方向D1的寬度大於未具有延伸部160之透明共用電極線所對應之資料線(即第二資料線114、第三資料線116及第四資料線118)的寬度。亦即，第一資料線112的寬度可大於第二資料線114、第三資料線116及第四資料線118之其中至少一者的寬度。更具體而言，於第一資料線112的寬度大於其他資料線的寬度之實施方式中，第一資料線112的寬度較佳為大於8微米且小於30微米，因其考慮第二子畫素電極148與第一資料線112的重疊寬度以及第一透明共用電極線122之延伸部160與第二子畫素電極148的間距。而其他資料線的寬度為大於4微米且小於30微米，其中其他資料線例如是第二資料線114、第三資料線116或第四資料線118。其中，各資料線的寬度數值可依照設計而變更，然而，各資料線大小關係需要參閱前述，於此不再說明。
此外，請同時看到第1B圖及第1C圖，其中第1C圖繪示沿第1B圖的線段CC’的剖面示意圖。此剖面示意圖，僅為其中一個可能的實施例。畫素單元更包含鈍化層162、第一絕緣層164、第二絕緣層168、第一色阻層178及第二色阻層180。第一資料線112夾於第一絕緣層164與第二絕緣層168之間，且第一色阻層178及第二色阻層180設置於第二絕緣層168上，其中第一色阻層178及第二色阻層180彼此相鄰。鈍化層 162覆蓋第一資料線112、第一色阻層178及第二色阻層180。第一色阻層178及第二色阻層180分別為對應第一畫素130及第二畫素140的色阻層，即第一色阻層178不同於第二色阻層180顏色。例如，當第一畫素130為用以呈現藍色時，第一色阻層178為藍色色阻。然於其他變化實施例，也可將第一色阻層178及第二色阻層180製作於對向基板(圖未示)或是省略鈍化層162及第二絕緣層168其中至少一者，然本發明並不以此為限。再者，第一透明共用電極線122設置於第一資料線112上，則第一透明共用電極線122可位於第一色阻層178與第二色阻層180之交界處、重疊處或間隔處(即二色色阻分隔開來)，且此處也可依設計上需要而可選擇性的加以更動。
第一主畫素電極136、第一子畫素電極138、第二主畫素電極146、第二子畫素電極148、第一透明共用電極線122、第二透明共用電極線124、第三透明共用電極線126、第四透明共用電極線128、橫向透明共用電極線129設置於鈍化層162上。此外，設置於鈍化層162上的第一主畫素電極136、第一子畫素電極138、第二主畫素電極146、第二子畫素電極148、第一透明共用電極線122、第二透明共用電極線124、第三透明共用電極線126、第四透明共用電極線128及橫向透明共用電極線129可以是由同一膜層所形成，其材料可包括透明金屬氧化物材料例如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋁鋅(AZO)、氧化鋁銦(AIO)、氧化銦(InO)與氧化鎵(gallium oxide,GaO)之其中至少一者，或其它透明導電材料例如奈米碳管、奈米銀顆粒、厚度小於60奈米(nm)的金屬或合金、有 機透明導電材料或上述至少兩種材料的組合。於其它實施例中，第一主畫素電極136、第一子畫素電極138、第二主畫素電極146與第二子畫素電極148其中至少一者之材料可為透明導電材料與不透明導電材料。再者，本發明之實施例，除了各畫素電極相互分隔開來之外，各透明共用電極線也會與各畫素電極相互分隔開來，以降低產生其它的問題，而導致顯示品質之下降。
請再回到第1A圖及第1B圖，於此配置下，第一透明共用電極線122、第二透明共用電極線124、第三透明共用電極線126及第四透明共用電極線128可做為所對應之資料線112、114、116、118的遮蔽電極，使得當畫素單元100A應用於顯示面板時，液晶層內的液晶分子可避免受到資料線112、114、116、118造成的影響。進一步而言，當資料線112、114、116、118的電位改變時，透明共用電極線122、124、126、128做為遮蔽資料線112、114、116、118的電場竄出，可避免液晶層內的液晶分子受到資料線112、114、116、118的電位改變或電場影響。此外，由於第一透明共用電極線122、第二透明共用電極線124、第三透明共用電極線126、第四透明共用電極線128、延伸部160及橫向透明共用電極線129是位於同一膜層，故上述電極線可視為一層具有類似網狀(包含部份網狀)或網狀的透明電極層。
類似網狀(包含部份網狀)或網狀的透明電極層覆蓋於共用電極線120及各資料線112、114、116、118的上方，並透過其中的橫向透明共用電極線129及具有延伸部160的第 一透明共用電極線122，而於畫素單元100A之中沿第一方向D1及第二方向D2延伸，以具有於第一方向D1及第二方向D2的電性連接。因此，若其中一條透明共用電極線與資料線、共用電極線或掃描線產生有寄生電容時，此所產生的寄生電容於畫素單元100A之中會具有較佳均勻性。具體而言，例如當第一資料線112與第一透明共用電極線122產生寄生電容於其間時，所產生的寄生電容可視為第一資料線112耦合於整個類似網狀(包含部份網狀)或網狀透明電極層，藉由增加透明共用電極線122、124、126、128的面積(例如：垂直投影於基板上之面積)，避免透明共用電極線122、124、126、128被其他的導電性電極(例如：共用電極線、資料線、共用電極線或掃描線)所影響。因此，增加透明共用電極線122、124、126、128的面積將有效的避免耦合電容的現象發生，且能更有效的抑制資料線112、114、116或118的邊緣電場竄出，藉以防止畫素單元100A所應用的顯示面板出現有亮度不均的狀況。此外，由於類似網狀(包含部份網狀)或網狀透明電極層並非完全覆蓋於所有資料線之上，故所產生的寄生電容也不會因具有過高的數值而影響到畫素單元100A所應用的顯示面板的影像提供品質。
除此之外，由於第一資料線112(對應於第一畫素130(例如藍色畫素))的寬度大於第二資料線114、第三資料線116及第四資料線118的寬度，故可防止覆蓋於第一資料線112上方的第一透明共用電極線122會與其兩側的第一子畫素電極138及第二子畫素電極148發生製程變異的狀況。具體而 言，由於第1B圖中的第一資料線112的寬度大於其他資料線，故第一資料線112的寬度足以使第一透明共用電極線122、第一子畫素電極138及第二子畫素電極148覆蓋於其上方，進而防止第一透明共用電極線122於製程完成後會與第一子畫素電極138或第二子畫素電極148相連，並且也可達到高開口率的顯示效果。
請再看到第2圖，其中第2圖繪示本發明之畫素單元100B於第二實施方式的上視示意圖。本實施方式與第一實施方式的至少一個差異在於，本實施方式之透過延伸部160而跨過掃描線110的透明共用電極線數量不限定為一條。也就是說，畫素單元100B之中的類似網狀(包含部份網狀)或網狀透明電極層的電性傳導能力可透過調整具有延伸部160的透明共用電極線的數量而改變。例如，於第2圖的虛線範圍內，所設置類似網狀(包含部份網狀)或網狀的透明電極層分別有第一透明共用電極線122、第三透明共用電極線126及第四透明共用電極線128，其中第一透明共用電極線122及第四透明共用電極線128皆具有延伸部160，即具有延伸部160的透明共用電極線數量為兩條。舉例而言，於第一列(row)的畫素排列中，第三畫素150所對應的資料線118上方之第四透明共用電極線128經由延伸部160連接至第二列的畫素排列中，第三畫素150所對應的資料線118上方之第四透明共用電極線128與橫向透明共用電極線129。於第一列的畫素排列中，第二畫素140所對應的資料線116上方之第三透明共用電極線126，並未延伸且連接於第二列的第二畫素140所對應的資料線116上方之第 三透明共用電極線126與橫向透明共用電極線129。於第一列(row)的畫素排列中，第一畫素130所對應的資料線112上方之第一透明共用電極線122經由延伸部160連接至第二列的畫素排列中，第一畫素130所對應的資料線112上方之第一透明共用電極線122與橫向透明共用電極線129。此外，第二資料線114上方之第二透明共用電極線124於此可同樣代表為下一個重複的畫素排列中的第四透明共用電極128，且第二資料線114於此，也可同樣代表為下一個重複的畫素排列中的第四資料線118。因此，前述的描述關係可以知道第2圖中的中斷與連接之透明共同電極線路，可代表其相對應的連接關係。於此配置下，可提升類似網狀(包含部份網狀)或網狀透明電極層的電性傳導能力，故可使其於畫素單元100B之中具有更佳的均勻性。
請再看到第3圖，其中第3圖繪示本發明之畫素單元100C於第三實施方式的上視示意圖。本實施方式與第一實施方式的至少一個差異在於，本實施方式的單一條資料線的寬度具有變化。舉例而言，對應於第一畫素130(例如：藍色畫素)之第一資料線112具有兩種寬度，分別為第一寬度W1及第二寬度W2，其中位於第一主畫素電極136(第一畫素130)與第二主畫素電極146(第二畫素140)之間的第一資料線112為第一寬度W1，而位於第一子畫素電極138(第一畫素130)與第二子畫素電極148(第二畫素140)之間的第一資料線112為第二寬度W2，其中第一寬度W1小於第二寬度W2。具體而言，第一寬度W1大致可以是約4um至約30um，而第二寬度W2大致可 以是約4um至約30um。此外，第一寬度W1的數值也可小於第一實施方式的第一資料線112的寬度。於此配置下，各畫素130、140、150所對應的第一主畫素區132、第二主畫素區142以及第三主畫素區152可增加開口率，且各主畫素區132、142、152內的主畫素電極的寬度也可實質上相等，以增加畫素單元100C的畫面均勻性。例如，第一主畫素電極136於第一方向D1的寬度S1實質上等於第二主畫素電極146於第一方向D1的寬度S1，第一子畫素電極138於第一方向D1的寬度S2實質上等於第二子畫素電極148於第一方向D1的寬度S2。
除此之外，因應第一資料線112的寬度變化，單一條第一透明共用電極線122(例如：其位於第一資料線112上)的寬度也可做調整，以調整類似網狀(包含部份網狀)或網狀共用電極層的電阻值及電容值。例如，位於第一主畫素電極136與第二主畫素電極146之間的第一透明共用電極線122具有第三寬度W3，位於第一子畫素電極138與第二子畫素電極148之間的第一透明共用電極線122具有第四寬度W4，且第三寬度W3大於第四寬度W4。具體而言，第三寬度W3大致可以是約2um至約30um，而第四寬度W4大致可以是約2um至約30um。另一方面，各畫素的子畫素區也可因應第一資料線112的寬度變化而做調整，以調整各子畫素區的開口率大小。例如，第二畫素140與第三畫素150之間的第三資料線116為鋸齒狀。具體而言，位於第二畫素140與第三畫素150兩者的子畫區之間的第三資料線116會朝第三畫素150挪動，以使第三資料線116具有錯位距離，並成為鋸齒狀。
請再看到第4圖，其中第4圖繪示本發明之畫素單元100D於第四實施方式的上視示意圖。本實施方式為進一步應用第三實施方式的配置，亦即，本實施方式之部分的資料線會具有寬度變化，且也會有部分的資料線為鋸齒狀。此外，本實施方式之具有延伸部160的透明共用電極線位置為依序變動。
舉例而言，請見到第4圖的虛線範圍，於虛線範圍內，第一列畫素排列中，對應第一畫素130(例如：藍色畫素)之第一資料線112上之延伸部160寬度小於第一透明共用電極線122寬度，且第一資料線112的寬度變化如上所述。第二列畫素排列中，對應第二畫素140(例如：紅色或綠色畫素其中一者)之第三資料線116上之延伸部160寬度小於第三透明共用電極線126寬度，且第三資料線116的寬度變化如上可類似於前述之第一資料線112的寬度變化。第三列畫素排列中，對應第三畫素150(例如：紅色或綠色畫素其中另一者)之第四資料線118上之延伸部160寬度小於第四透明共用電極線128寬度，且第四資料線118的寬度變化如上可類似於前述之第一資料線112的寬度變化。此外，第4圖中中斷與連接之透明共同電極線路，可參閱前述來知道其所代表的相對應的連接關係。於此配置下，由於具有延伸部160的透明共用電極線為依序更換位置，故資料線與類似網狀(包含部份網狀)或網狀透明電極層之間所產生的寄生電容可更均勻地存在於畫素單元100D之中，藉以提升顯示亮度的均勻性。
請再看到第5A圖及第5B圖，其中第5A圖繪示本 發明之畫素單元100E於第五實施方式的上視示意圖，而第5B圖繪示第5A圖的畫素單元100E的子畫素電極配置示意圖。第5A圖中，具有第一列畫素104、第二列畫素104’與第三列畫素104”。其中第一列畫素104、第二列畫素104’與第三列畫素104”排列於同一行(column)中，但第一列畫素104、第二列畫素104’與第三列畫素104”分別包括位於不同行(或稱為不同次行(sub-column))的第一畫素130、130’與130”、第二畫素140、140’與140’及第三畫素150、150’與150”。於第三或第四實施方式中，第一子畫素區134、第二子畫素區144與第三子畫素區154會因資料線的寬度變化造成不同列畫素對應的子畫素電極於第一方向D1上具有位移，使得第一列子畫素電極於第二方向D2上的兩側邊與第二列的子畫素電極的兩側邊於第二方向D2無法對齊的排列。對此，人眼對綠色具有較高的敏感度，而為了不使人眼對畫素單元100E中的綠色畫素的排列產生變異，本實施方式與前述實施方式的至少一個差異為使畫素單元100E的第二畫素(例如：綠色畫素)係沿一直線排列，即不同列的第二畫素(例如：綠色畫素)排列於同一行(或稱為同一次行)時，其位移極小，即人眼無法判斷的位移量或者是製程上的位移量(tolerance)。
本實施例中第一資料線112、第二資料線114、第三資料線116與第四資料線118，於不同列所對應的子畫素區之間資料線112、114、116、118具有變寬的設計，其中各資料線變寬的設計分別依序位於不同列的子畫素區之間。於第5A圖的虛線範圍內為例具有第一列畫素104之中，第二主畫素 區142兩側之第一資料線112與第三資料線116的寬度與第二子畫素區144兩側之第一資料線112與第三資料線116的寬度實質上一致。於第5A圖虛線範圍內的第二列畫素104’之中，第三資料線116所增加的寬度為朝遠離第二子畫素區144’的方向延伸。於虛線範圍內的第三列畫素104”之中，第一子畫素電極138與第二子畫素電極148之間的第一資料線112所增加的寬度為朝遠離第二子畫素區144的方向延伸。於此配置下，第二畫素140較佳為綠色畫素。請參閱第5B圖，第二子畫素電極148係用以發出綠色光，第二子畫素電極146將可沿第二方向D2呈現一直線的排列方式。第5B圖中，第一子畫素電極138、第二子畫素電極148及第三子畫素電極158分別以藍色B、綠色G及紅色R呈現，其中不同列的第二子畫素電極148、148’、148”(綠色G的子畫素電極)的左右兩側邊界分別齊平，例如，綠色G的子畫素電極的左側邊界皆對齊於同一直線(以虛線表示)，而綠色G的子畫素電極的右側邊界皆對齊於同一直線(以虛線表示)，使得綠色G的子畫素電極會沿一直線排列。藉由此配置，畫素單元100E的畫素排列方式可避免人眼察覺畫素產生位移的變異，以進而提升畫素單元100E所應用的顯示面板的影像品質。不同列的第一子畫素電極138、138’、138”與不同列的第三子畫素電極158、158’、158”所對應的左右兩側邊則因為資料線112、114、116、118變寬的設計而有些許的位移。
上述實施方式中，畫素單元內之單一個畫素具有主畫素區及子畫素區，然而，主畫素區與子畫素區也可視為兩 個個別的畫素，即單一個畫素可以是一個畫素區，因此透明共用電極線也可應用於其他設計的畫素結構，以下將具體舉例說明。
請看到第6圖，其中第6圖繪示本發明之畫素陣列結構200A於部分實施方式的上視示意圖。畫素陣列結構200A設置於基板202上，並包括第一掃描線210、第二掃描線212、第一資料線214、第二資料線216、第一畫素電極220、第二畫素電極222、第一透明共用電極線224、第二透明共用電極線226、橫向透明共用電極線228及第一開關元件230。
第一掃描線210與第二掃描線212相互平行，並沿第二方向D2排列且設置於基板202上。第一資料線214與第二資料線216相互平行，並沿第一方向D1排列且設置於基板上，其中第一方向D1與第二方向D2不相同，例如第一方向D1與第二方向D2可為正交關係。第一掃描線210與第二掃描線212分別與第一資料線214與第二資料線216交錯，以定義出畫素區域。例如，第一掃描線210、第二掃描線212、第一資料線214及第二資料線216可定義出畫素區域218A。
第一畫素電極220設置於基板202上，並位於畫素區域218A內，且可由第一開關元件230控制及驅動。具體而言，第一畫素電極220可位於第一掃描線210、第二掃描線212、第一資料線214與第二資料線216之間。第一畫素電極220具有第一側邊L1’及第二側邊L2’，其中第一側邊L1’及第二側邊L2’沿第二方向D2延伸並互相相對。此外，第一畫素電極220於基板202的垂直投影與第一資料線214及第二資料線 216於基板202的垂直投影部分重疊，然而本揭露內容不以此為限，於其他實施方式中，第一畫素電極220於基板202的垂直投影也可與第一資料線214及第二資料線216的其中一者於基板202的垂直投影部分重疊，用以增加畫素區域218A的開口率。另一方面，第一畫素電極220以及與其相鄰的第一畫素電極220’(即沿第一方向D1連續排列的兩個畫素電極)於基板202的垂直投影會與第一資料線214於基板202的垂直投影部分重疊，並同樣可藉此增加畫素區域218A的開口率。
第二畫素電極222設置於基板202上，並位於畫素區域218B內，且可由第二開關元件232控制及驅動，其中畫素區域218A與218B為第二方向D2上連續相鄰兩個畫素區域，但於不限於此，畫素區域218A與218B亦可為第一方向D1上連續相鄰兩個畫素區域或其它合適方向上的排列。必需說明的是，本實施例之第一開關元件230與第二開關元件232係以連接第一資料線214為範例，但不限於此。於其它實施例中，第一開關元件230與第二開關元件232亦可連接至不同的資料線，即第一開關元件230連接至第一資料線214或第二資料線216其中一者，第二開關元件232連接至第一資料線214或第二資料線216另一者。第二畫素電極222可位於第二掃描線212、第一資料線214與第二資料線216之間。第二畫素電極222具有第三側邊L3’及第四側邊L4’，其中第三側邊L3’及第四側邊L4’沿第二方向D2延伸並互相相對。此外，第二畫素電極222於基板202的垂直投影與第一資料線214及第二資料線216於基板202的垂直投影部分重疊，然而本揭露內容不以此為限， 於其他實施方式中，第二畫素電極222於基板202的垂直投影也可與第一資料線214及第二資料線216的其中一者於基板202的垂直投影部分重疊。另一方面，第二畫素電極222以及與其相鄰的第二畫素電極222’(即沿第一方向D1連續排列的兩個畫素電極)於基板202的垂直投影也會與第一資料線214於基板202的垂直投影部分重疊。
第一透明共用電極線224設置於基板202上，且於基板202的垂直投影與第一資料線214於基板202的垂直投影至少部分重疊。換言之，第一透明共用電極線224分別位於對應畫素區域218A之第一資料線214部份上與對應畫素區域218B之第一資料線214部份上。第二透明共用電極線226設置於基板202上，且於基板202的垂直投影與第二資料線216於基板202的垂直投影至少部分重疊。換言之，第二透明共用電極線226分別位於對應畫素區域218A之第二資料線216部份上與對應畫素區域218B之第二資料線216部份上。橫向透明共用電極線228設置於基板202上，且於基板202的垂直投影與其所對應的掃描線(例如：第一掃描線210及/或第二掃描線212)於基板202的垂直投影至少部分重疊，其中第一透明共用電極線224可透過橫向透明共用電極線228而與第二透明共用電極線226電性連接。換言之，橫向透明共用電極線228位於對應畫素區域218A之第一掃描線210部份上，且橫向透明共用電極線228與於對應畫素區域218A之第一透明共用電極線224與第二透明共用電極線226連接，橫向透明共用電極線228也可位於對應畫素區域218B之第二掃描線212部份上，且橫向透明 共用電極線228與於對應畫素區域218B之第一透明共用電極線224與第二透明共用電極線226連接。第一畫素電極220、第二畫素電極222、第一透明共用電極線224、第二透明共用電極線226及橫向透明共用電極線228可以是由同一膜層所形成，且材料組成實質上相同，且可選自前述所述的材料。
本實施方式中，第一透明共用電極線224具有延伸部260從第一畫素電極220之第一側邊L1’透過跨越第二掃描線212而延伸到第二畫素電極222之第三側邊L3’。換言之，延伸部260分別位於對應畫素區域218A之第一資料線214部份上與對應畫素區域218B之第一資料線214部份上，而對應畫素區域218A之延伸部260連接對應畫素區域218B之第一透明共用電極線224，對應畫素區域218B之延伸部260可選擇性的連接下一列對應畫素區域218A之第一透明共用電極線224。此外，延伸部260會位於第一畫素電極220與第一畫素電極220’之間。第二透明共用電極線226不具有延伸部260，即第二透明共用電極線226不延伸到第二畫素電極222之第三側邊L3’。換言之，對應畫素區域218A之第二資料線216部份上與對應畫素區域218B之第二資料線216上不具有延伸部，即對應於畫素區域218A與畫素區域218B之第二透明共用電極線226係相互分隔開來(或稱為中斷)。此外，第6圖中，第一資料線214，其一部分為毗鄰於第一畫素電極220的第一側邊L1’並具有第一寬度W1’，而另一部分為毗鄰於第二畫素電極222的第三側邊L3’並具有第三寬度W3’。雷同於第一資料線214，第二資料線216也可分作兩部分，其一部分為毗鄰於第一畫素電 極220的第二側邊L2’並具有第二寬度W2’，而另一部分為毗鄰於第二畫素電極222的第四側邊L4’並具有第四寬度W4’，其中第一寬度W1’大於第二寬度W2’且第三寬度W3’大於第四寬度W4’，且第一寬度W1’與第三寬度W3’實質上相等，且第二寬度W2’與第四寬度W4’實質上相等為範例，但不限於此。於其它實施例中，亦可採用前述實施例之所述的設計方式或參閱後續描述。
雷同於前述的實施方式，本實施方式中，資料線可配合透明共用電極線的延伸型式而具有對應較寬的尺寸，藉以防止資料線上方的透明共用電極線會與畫素電極發生製程變異的狀況。另一方面，藉由透明共用電極線的配置方式，若其中一條透明共用電極線與資料線或共用電極線產生有寄生電容時，此所產生的寄生電容於畫素陣列結構200A之中會具有均勻性。
除此之外，雖第6圖未繪示，然而，第一透明共用電極線224的尺寸配置可雷同第三實施方式的第一透明共用電極線122(請見第3圖)，例如：第一透明共用電極線224於第一方向D1的寬度也可有變化，例如，於其他實施方式中，毗鄰於第二畫素電極222之第三側邊L3’的第一透明共用電極線224於第一方向D1的寬度小於毗鄰於第一畫素電極220之第一側邊L1’的第一透明共用電極線224於第一向D1的寬度，以調整其電阻值或是與其他導體層的電容值。
請再看到第7圖，其中第7圖繪示本發明之畫素陣列結構200B於另一實施方式的上視示意圖。第7圖所繪的畫素 陣列結構200B與第6圖所繪的畫素陣列結構200A不同之處在於，第7圖所繪的畫素陣列結構200B的第一透明共用電極線224為延伸至第一畫素電極220之第一側邊L1’，而不延伸至第二畫素電極222之第四側邊L4’，且第一資料線214及第二資料線216的尺寸也對應第一透明共用電極線224的延伸型式。換句話說，第一透明共用電極線224設置於對應畫素區域218A之第一資料線214部份上，但不位於對應畫素區域218B之第一資料線214部份上。對應於畫素218B之第二資料線216部份上的第二透明共用電極線226具有延伸部260，對應於畫素區域218B之橫向透明共用電極線228一端連接對應畫素218A之第一透明共用電極線224，另一端連接對應畫素區域218B之第二透明共用電極線226，而對應畫素區域218B之延伸部260可選擇性的連接下一列對應畫素區域218A之第二透明共用電極線226。第7圖中，第一資料線214的寬度可分作兩部分，其一部分為毗鄰於第一畫素電極220的第一側邊L1’並具有第一寬度W1’，而另一部分為毗鄰於第二畫素電極222的第三側邊L3’並具有第三寬度W3’。雷同於第一資料線214，第二資料線216也可分作兩部分，其一部分為毗鄰於第一畫素電極220的第二側邊L2’並具有第二寬度W2’，而另一部分為毗鄰於第二畫素電極222的第四側邊L4’並具有第四寬度W4’，其中第一寬度W1’大於第二寬度W2’且第三寬度W3’小於第四寬度W4’，而第一寬度W1’大於第三寬度W3’，第二寬度W2’小於第四寬度W4’。雷同於前述的實施方式，本實施方式中，資料線可配合透明共用電極線的延伸型式而具有對應較寬的尺寸，藉以防止 資料線上方的透明共用電極線會與畫素電極發生製程變異的狀況。
本發明前述實施例以畫素單元中之畫素直立設置為範例，但不限於此。於其它實施例中，畫素單元中之畫素可以躺平(或稱為橫向)設置。本發明前述實施例皆以掃描線延著第一方向延伸且資料線延著第二方向延伸，且加以描述前述實施例內容為範例，但不限於此。於其它實施例中，掃描線延著第二方向延伸且資料線延著第一方向延伸，則前述實施例內中各元件與第一方向以及第二方向有相關的就可加以更動與潤飾。本發明前述實施例之開關元件以底閘型電晶體，即閘極位於半導體層之下方為範例，但不限於此。於其它實施例中，前述實施例之開關元件可為頂閘型電晶體，即閘極位於半導體層之上方或其它合適的電晶體類型。其中，半導體層之材料可為單晶矽、多晶矽、非晶矽、微晶矽、奈米晶矽、氧化物半導體材料、有機半導體材料、奈米碳管/桿、或其它合適的材料。
綜上所述，本發明之畫素單元包含多個透明共用電極線，其中多個透明共用電極線可係由同一膜層所形成，並可視為類似網狀(包含部份網狀)或網狀的透明電極層。類似網狀(包含部份網狀)或網狀的透明電極層於畫素單元之中延伸，於此配置下，若其中一條透明共用電極線與資料線或共用電極線有寄生電容時，此寄生電容於畫素單元之中會具有均勻性，因此，所產生的寄生電容將均勻存在於畫素單元之中，藉以防止畫素單元所應用的顯示面板出現有亮度不均的狀況，且由於類似網狀(包含部份網狀)或網狀透明電極層具有較高的 總電容值，故單一資料線所產生的寄生電容也不會影響到影像提供品質。
雖然本發明已以多種實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100A‧‧‧畫素單元
102‧‧‧基板
104‧‧‧畫素
110‧‧‧掃描線
112‧‧‧第一資料線
114‧‧‧第二資料線
116‧‧‧第三資料線
118‧‧‧第四資料線
120‧‧‧共用電極線
122‧‧‧第一透明共用電極線
124‧‧‧第二透明共用電極線
126‧‧‧第三透明共用電極線
128‧‧‧第四透明共用電極線
129‧‧‧橫向透明共用電極線
146‧‧‧第二主畫素電極
148‧‧‧第二子畫素電極
150‧‧‧第三畫素
152‧‧‧第三主畫素區
154‧‧‧第三子畫素區
156‧‧‧第三主畫素電極
158‧‧‧第三子畫素電極
160‧‧‧延伸部
170‧‧‧第一開關元件
172‧‧‧第二開關元件
173‧‧‧第三開關元件
174‧‧‧第四開關元件
175‧‧‧第五開關元件
176‧‧‧第六開關元件
130‧‧‧第一畫素
132‧‧‧第一主畫素區
134‧‧‧第一子畫素區
136‧‧‧第一主畫素電極
138‧‧‧第一子畫素電極
140‧‧‧第二畫素
142‧‧‧第二主畫素區
144‧‧‧第二子畫素區
CC’‧‧‧線段
D1‧‧‧第一方向
D2‧‧‧第二方向
L1‧‧‧第一側邊
L2‧‧‧第二側邊
L3‧‧‧第三側邊
L4‧‧‧第四側邊

Claims (14)

  1. 一種畫素單元，設置於一基板，該畫素單元包括複數個畫素，該些畫素包括一第一畫素，該第一畫素包括：一掃描線，沿一第一方向延伸；一第一資料線以及一第二資料線，與該掃描線交錯，以定義出一第一主畫素區與一第一子畫素區，且該第一主畫素區與該第一子畫素區分別位於該掃描線的兩側；一第一主畫素電極位於該第一主畫素區，並具有平行該第一方向之一第一側邊以及垂直該第一方向之一第二側邊；一第一子畫素電極位於該第一子畫素區，並具有平行該第一方向之一第三側邊以及垂直該第一方向之一第四側邊，該第一主畫素電極與該第一子畫素電極電性連接於該第一資料線或該第二資料線，其中該第一主畫素電極於該基板的垂直投影與該第一資料線與該第二資料線於該基板的垂直投影不重疊，該第一子畫素電極於該基板的垂直投影與該第一資料線與該第二資料線於該基板的垂直投影部分重疊；一共用電極線，其與該第一主畫素電極部分重疊，該共用電極線之材料主要由不透明材料所組合；一第一透明共用電極線，於該基板的垂直投影與該第一資料線於該基板的垂直投影至少部分重疊；以及一第二透明共用電極線，於該基板的垂直投影與該第二資料線於該基板的垂直投影至少部分重疊，其中該第一透明共用電極線連接於該第二透明共用電極線，且該第一透明共 用電極線及該第二透明共用電極線的其中至少之一者具有一延伸部，該延伸部延伸至第三側邊或該第四側邊，其中延伸至該第一子畫素區之該第一透明共用電極線或該第二透明共用電極線對應之該第一資料線或該第二資料線的寬度大於另一個未具有延伸部之該第一透明共用電極線或該第二透明共用電極線對應之該第一資料線或該第二資料線的寬度。
  2. 如申請專利範圍第1項所述的畫素單元，更包含：一鈍化層，覆蓋該第一資料線以及該第二資料線的至少其中至少一者，其中該第一主畫素電極、該第一子畫素電極、該第一透明共用電極線及該第二透明共用電極線設置於該鈍化層上。
  3. 如申請專利範圍第1項所述的畫素單元，其中該些畫素更包括一第二畫素，該第二畫素包括：一第三資料線，其中該第一資料線以及該第三資料線與該掃描線交錯，以定義出一第二主畫素區與一第二子畫素區，且該第二主畫素區與該第二子畫素區分別位於該掃描線的兩側，其中該第一畫素及該第二畫素分別位於該第一資料線的相對兩側，且該第二畫素位於該第一資料線與該第三資料線之間；一第二主畫素電極，位於該第二畫素之該第二主畫素區；以及 一第二子畫素電極，位於該第二畫素之該第二子畫素區，其中該第二主畫素電極於該基板的垂直投影與該第一資料線與該第三資料線於該基板的垂直投影不重疊，該第二子畫素電極於該基板的垂直投影與該第一資料線與該第三資料線於該基板的垂直投影至少部分重疊，該第一資料線、該第二資料線及該第三資料線其中一條的寬度小於該第一資料線、該第二資料線及該第三資料線之其中至少另一條的寬度。
  4. 如申請專利範圍第3項所述的畫素單元，其中位於該第一主畫素電極與該第二主畫素電極之間的該第一資料線具有一第一寬度，位於該第一子畫素電極與該第二子畫素電極之間的該第一資料線具有一第二寬度，其中該第一寬度小於該第二寬度。
  5. 如申請專利範圍第4項所述的畫素單元，其中該第二畫素為綠色畫素，且該第一子畫素電極與該第二子畫素電極之間的該第一資料線所增加的寬度為朝遠離該第二子畫素的方向延伸。
  6. 如申請專利範圍第4項所述的畫素單元，其中該第一主畫素電極於該第一方向的寬度等於該第二主畫素電極於該第一方向的寬度。
  7. 如申請專利範圍第3項所述的畫素單元，其 中該第二畫素為綠色畫素，且該第二主畫素區兩側之該第一資料線與該第三資料的寬度與該第二子畫素區兩側之該第一資料線與該第三資料線的寬度一致。
  8. 如申請專利範圍第3項所述的畫素單元，該第一資料線的寬度大於該第二資料線的寬度，該第一資料線的寬度為大於4微米且小於30微米，該第二資料線的寬度為大於4微米且小於30微米。
  9. 如申請專利範圍第8項所述的畫素單元，其中位於該第一主畫素電極與該第二主畫素電極之間的該第一透明共用電極線具有一第三寬度，位於該第一子畫素電極與該第二子畫素電極之間的該第一透明共用電極線具有一第四寬度，其中該第三寬度大於該第四寬度。
  10. 一種畫素陣列結構，包括：一第一資料線與一第二資料線，相互平行，並沿一第一方向設置於該基板上；一第一掃描線與一第二掃描線，相互平行，並沿一第二方向設置於一基板上，其中該第一方向與該第二方向不相同，且該第一資料線與該第二資料線分別與該第一掃描線與該第二掃描線交錯；一第一畫素電極，具有一第一側邊及一第二側邊，且設置於該基板上，並位於該第一掃描線、該第二掃描線、該第 一資料線與該第二資料線之間，其中該第一側邊及該第二側邊沿該第二方向延伸並互相相對；一第二畫素電極，具有一第三側邊及一第四側邊，且設置於該基板上，並位於該第二掃描線、該第一資料線與該第二資料線之間，其中該第三側邊及該第四側邊沿該第二方向延伸並互相相對，其中該第一資料線及該第二資料線分別毗鄰於該第一畫素電極的該第一側邊及該第二側邊，且至少部分的該第一資料線及/或至少部分的該第二資料線具有一第一寬度及一第二寬度；一第一透明共用電極線，設置於該第一資料線上，且具有一延伸部且該第一透明共用電極線於該基板的垂直投影與該第一資料線於該基板的垂直投影至少部分重疊；以及一第二透明共用電極線，設置於該第二資料線上，且該第二透明共用電極線於該基板的垂直投影與該第二資料線於該基板的垂直投影至少部分重疊，其中該延伸部垂直投影設置於該第一寬度對應之至少部分的該第一資料線及/或至少部分的該第二資料線。
  11. 如申請專利範圍第10項所述的畫素陣列結構，其中該第一畫素電極與相鄰的一另一第一畫素電極與該第一資料及/或該第二資線於該基板的垂直投影至少部分互相重疊；或者該第二畫素電極與相鄰的一另一第二畫素電極與該第一資料及/或該第二資料線於該基板的垂直投影至少部分重 疊，且該延伸部設置於與該第一資料及/或該第二資線部分重疊之該第一畫素電極與該另一第一畫素電極或該第二畫素電極與該另一第二畫素電極之間。
  12. 如申請專利範圍第10項所述的畫素陣列結構，其中毗鄰於該第二畫素電極之該第三側邊的該第一透明共用電極線於該第一方向的寬度小於毗鄰於該第一畫素電極之該第一側邊的該第一透明共用電極線於該第一方向的寬度。
  13. 如申請專利範圍第10項所述的畫素陣列結構，其中該延伸部從該第一畫素電極之該第一側邊延伸到該第二畫素電極之該第三側邊，且毗鄰該第三側邊之部分的該第一資料線具有一第三寬度及毗鄰該第四側邊之部分的該第二資料線具有一第四寬度，其中該第三寬度小於該第四寬度。
  14. 一種顯示面板，包括：請求項1至9之任一項的畫素單元以及請求項10至13之任一項的畫素陣列結構的其中一者；以及一液晶層，設置以與該基板相對。
TW106104490A 2017-02-10 2017-02-10 畫素單元、畫素陣列結構與顯示面板 TWI609219B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106104490A TWI609219B (zh) 2017-02-10 2017-02-10 畫素單元、畫素陣列結構與顯示面板
CN201710223436.0A CN106773432B (zh) 2017-02-10 2017-04-07 像素单元、像素阵列结构与显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106104490A TWI609219B (zh) 2017-02-10 2017-02-10 畫素單元、畫素陣列結構與顯示面板

Publications (2)

Publication Number Publication Date
TWI609219B true TWI609219B (zh) 2017-12-21
TW201830109A TW201830109A (zh) 2018-08-16

Family

ID=58965980

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104490A TWI609219B (zh) 2017-02-10 2017-02-10 畫素單元、畫素陣列結構與顯示面板

Country Status (2)

Country Link
CN (1) CN106773432B (zh)
TW (1) TWI609219B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660224B (zh) * 2018-03-12 2019-05-21 友達光電股份有限公司 畫素陣列

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI609220B (zh) * 2017-05-09 2017-12-21 友達光電股份有限公司 畫素陣列
CN108389508B (zh) * 2018-03-05 2020-10-20 云谷（固安）科技有限公司 显示模组以及电子设备
TWI662349B (zh) * 2018-05-18 2019-06-11 友達光電股份有限公司 畫素結構
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
TWI683427B (zh) * 2018-08-15 2020-01-21 友達光電股份有限公司 畫素結構
CN110646988A (zh) * 2018-12-05 2020-01-03 友达光电股份有限公司 显示装置
TWI685828B (zh) * 2019-01-03 2020-02-21 友達光電股份有限公司 顯示裝置
CN110070800A (zh) * 2019-04-04 2019-07-30 深圳市华星光电技术有限公司 像素电极结构及像素电极制作方法
TWI699603B (zh) * 2019-05-10 2020-07-21 友達光電股份有限公司 畫素結構
CN110335872A (zh) * 2019-06-21 2019-10-15 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN110703526A (zh) * 2019-10-30 2020-01-17 深圳市华星光电半导体显示技术有限公司 液晶显示面板和液晶显示装置
US11126221B2 (en) * 2019-11-28 2021-09-21 Innolux Corporation Transparent display device
CN111045261B (zh) * 2019-12-05 2021-07-27 苏州华星光电技术有限公司 一种显示面板
CN111061103B (zh) 2019-12-24 2021-02-26 深圳市华星光电半导体显示技术有限公司 Coa基板及液晶显示面板
CN113675216A (zh) * 2020-05-13 2021-11-19 上海和辉光电股份有限公司 显示装置、显示面板及其阵列基板
CN111580293B (zh) * 2020-06-05 2021-07-09 厦门天马微电子有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN112445038B (zh) * 2020-11-30 2022-07-26 厦门天马微电子有限公司 显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216842A1 (en) * 2006-03-20 2007-09-20 Nec Lcd Technologies, Ltd Active matrix substrate, liquid crystal display device, and method of manufacturing liquid crystal display device
TW201211964A (en) * 2010-09-08 2012-03-16 Au Optronics Corp Pixel array

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491967B (zh) * 2013-06-20 2015-07-11 Au Optronics Corp 畫素結構及顯示面板
CN104267546A (zh) * 2014-09-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN104793416B (zh) * 2015-04-14 2018-02-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
TWI567468B (zh) * 2015-11-19 2017-01-21 友達光電股份有限公司 畫素單元以及畫素陣列

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216842A1 (en) * 2006-03-20 2007-09-20 Nec Lcd Technologies, Ltd Active matrix substrate, liquid crystal display device, and method of manufacturing liquid crystal display device
TW201211964A (en) * 2010-09-08 2012-03-16 Au Optronics Corp Pixel array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660224B (zh) * 2018-03-12 2019-05-21 友達光電股份有限公司 畫素陣列

Also Published As

Publication number Publication date
TW201830109A (zh) 2018-08-16
CN106773432B (zh) 2019-10-25
CN106773432A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
TWI609219B (zh) 畫素單元、畫素陣列結構與顯示面板
US9529237B2 (en) Display device and driving method thereof
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
US8098357B2 (en) Liquid crystal display panel
US20180335674A1 (en) Liquid crystal display device
TWI526761B (zh) 液晶顯示面板
TW201622112A (zh) 顯示面板
WO2020088279A1 (zh) 显示基板及显示装置
JP5387950B2 (ja) 液晶表示素子及びそれを用いた画像表示装置
TW201905565A (zh) 陣列基板與顯示面板
WO2013037236A1 (zh) 阵列基板及液晶显示面板
US9448455B2 (en) Thin film transistor substrate and liquid crystal display including the same
TWI685697B (zh) 顯示裝置
US10191336B2 (en) Liquid crystal display device that avoids influence on image quality due to residual ions
WO2017124790A1 (zh) 像素结构、显示面板及显示装置
US9494838B2 (en) Liquid crystal display device
US20160202574A1 (en) Liquid crystal device and electronic apparatus
US8665405B2 (en) Thin film transistor array panel
WO2021098411A1 (zh) 薄膜晶体管、阵列基板以及显示装置
US11201175B2 (en) Array substrate with capacitance forming portion to hold potential at electrode
JP5594637B2 (ja) 液晶表示素子及びそれを用いた画像表示装置
KR102081604B1 (ko) 액정표시장치
KR101903604B1 (ko) 횡전계형 액정표시장치용 어레이 기판
JP5594636B2 (ja) 液晶表示素子及びそれを用いた画像表示装置
JP5594638B2 (ja) 液晶表示素子及びそれを用いた画像表示装置