JP2007036196A - 薄膜トランジスター基板及びその製造方法 - Google Patents

薄膜トランジスター基板及びその製造方法 Download PDF

Info

Publication number
JP2007036196A
JP2007036196A JP2006144575A JP2006144575A JP2007036196A JP 2007036196 A JP2007036196 A JP 2007036196A JP 2006144575 A JP2006144575 A JP 2006144575A JP 2006144575 A JP2006144575 A JP 2006144575A JP 2007036196 A JP2007036196 A JP 2007036196A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
data line
line
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006144575A
Other languages
English (en)
Other versions
JP2007036196A5 (ja
Inventor
Joon-Hak Oh
濬 鶴 呉
Jong-Hyun Seo
宗 鉉 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007036196A publication Critical patent/JP2007036196A/ja
Publication of JP2007036196A5 publication Critical patent/JP2007036196A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】フレキシブル基板を用いた液晶表示装置の製造工程に際し、基板の膨張及び収縮による誤整列に備えることを可能にする。
【解決手段】ベース基板１１０上に形成されたゲートライン１２０と、ゲートラインと絶縁されて形成されたデータライン、及びゲートラインとデータラインとが交差する領域に形成され、ゲートラインの線幅は少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備え、データラインは、前記ゲートラインと絶縁されて交差する第１のデータライン１６０ａ、１６０ｃと、第１のデータラインと交差し、その一端が第１のデータラインと電気的に接続される第２のデータライン１６０ｂと、を備え、薄膜トランジスターのドレイン電極１７０は、データラインと所定の間隔だけ離して配置されることを特徴とする。
【選択図】図４

Description

本発明はパッド構造、薄膜トランジスター及びディスプレイ装置に係り、より詳しくは、フレキシブル基板を用いたディスプレイ装置の製造工程に際し、基板の膨張及び収縮による誤整列に備えたパッド構造、薄膜トランジスター基板と、これを備えるディスプレイ装置及びその製造方法に関する。
通常の液晶表示装置は、液晶の電気及び光学的な性質を用いて情報を表示する液晶パネル、液晶パネルと電気的に接続されて液晶パネルを駆動する駆動装置及びバックライトアセンブリにより構成される。
図１は、通常の液晶表示装置の概略構成図である。これを参照すると、液晶パネル１０は、薄膜トランジスター基板と、薄膜トランジスター基板と対向するカラーフィルター基板及び両基板の間に注入される液晶物質を備える。通常の薄膜トランジスター基板には、複数本のゲートラインと複数本のデータラインが互いに交差すべく形成され、これらのゲートラインとデータラインとの交差領域には、スイッチング素子としての薄膜トランジスターと画素電極が形成され、それぞれのゲートラインとデータラインの一端には、駆動装置と電気的に接続される入力パッド２０が形成される。そして、駆動装置は、データラインの一端に形成された入力パッドと電気的に接続されてデータラインに階調電圧
を印加するソース駆動ドライブＩＣ、ゲートラインの一端に形成された入力パッドと電気的に接続されてゲートラインのそれぞれに薄膜トランジスターの制御信号を印加するゲート駆動ドライブＩＣ及び各種の駆動信号を生成する能動素子と受動素子が実装されるプリント回路基板３０を備える。
図２Ａは、従来の技術による液晶表示装置の薄膜トランジスター基板の画素を示し、図２Ｂは、同図の２−２’線断面図である。
前記図２Ａ及び図２Ｂを参照すると、液晶表示装置の薄膜トランジスター基板１は、ガラスなどの透明な絶縁性基板１１上に所定の間隔をあけて互いに平行に配置された複数本のゲートライン２を有する。隣り合うゲートライン２の中央部には、下部ストレージ電極１２が前記ゲートライン２と平行に配置される。画素６ごとに形成された薄膜トランジスター７のゲート電極７ａは、ゲートライン２に接続される。ゲートライン２、データライン３及び薄膜トランジスター７のゲート電極７ａを備える透明な絶縁性基板１１の全面上には、ゲート絶縁膜１３が形成される。ゲート電極７ａ上のゲート絶縁膜１３の上部には、活性層１４ａとオーミック接触層１４ｂが形成され、前記活性層１４とオーミック接触層１４ｂの縁部上に形成されたソース電極７ｂ及びドレイン電極７ｃが与えられる。ゲート絶縁膜１３上には、各ゲートライン２と直交するように所定の間隔をあけてデータライン３が形成される。各データライン３は、薄膜トランジスター７のソース電極７ｂに接続される。一方、ドレイン電極７ｃは延設して上部ストレージ電極１６を形成し、前記上部ストレージ電極１６は画素電極８に接続される。前記薄膜トランジスター７、ストレージ電極１６、ゲートライン２及びデータライン３の上に層間絶縁膜１７が形成され、前記層間絶縁膜１７にはコンタクトホール１８が前記上部ストレージ電極１６に達するように形成される。前記層間絶縁膜１７の上には、各画素６の全体の領域上に亘って画素電極８が形成され、コンタクトホール１８を介して前記上部ストレージ電極１６と電気的に接続される。
上述したような従来の技術による液晶表示装置の基板は、通常、ガラス製である。しかしながら、ガラス基板は大重量であり、しかも割れ易いといった性質を有しているため、軽量であり、多少の変形に耐えるほか、衝撃に受けても割れないという性能が求められるデバイスには向いていない。
このため、従来のガラス基板をフレキシブル基板に取り替えるために、フレキシブルディスプレイ装置に関する研究・開発が絶えず行われてきている。かかるフレキシブルディスプレイ装置は、既存のディスプレイ装置に用いられていたガラス基板の代わりに、薄膜のフレキシブル基板、例えば、プラスチック基板などを用いる次世代のディスプレイ装置であって、軽量・薄膜であり、柔軟性に優れて割れないほか、製造コストが節減されるという長所を有することから、スマートカードや携帯電話、ＰＤＡなどの小型端末への適用が期待されている。
しかしながら、プラスチック基板などのフレキシブル基板は、従来のガラス基板とは異なり、製造工程中の環境によって基板が膨張若しくは収縮してしまい、基板のサイズが変化してしまうという問題がある。例えば、ガラス基板は温度に対する変化率が約３〜５ｐｐｍ／℃であるが、プラスチック基板は、温度に対する変化率が約５０〜１００ｐｐｍ／℃である。また、水分を吸収するときにもプラスチック基板のサイズが変化するが、このときの変化率は、約３０００ｐｐｍ／℃程度である。
これと関連し、図３は、フレキシブルディスプレイ装置における、プラスチックを用いた薄膜トランジスター基板の誤整列を示すグラフであって、５インチ及び７インチのプラスチック基板の製造工程中にプラスチック基板の膨張若しくは収縮により生じるゲートに対する各構成要素の誤整列の度合いが示してある。例えば、７インチのフレキシブルな液晶表示装置において、ゲートに対するアクティブが２である場合、約３７μｍの誤整列が生じる。また、薄膜トランジスターを製造するためには、両側に約３７μｍのマージンが求められ、さらに、薄膜トランジスターのサイズを考慮したとき、少なくとも９０μｍの幅が必要となる。しかしながら、７インチのＶＧＡフレキシブル液晶表示装置の薄膜トランジスター基板の画素のサイズは約７４×２２２μｍであるため、従来のものと同じ構造に設計する場合は、誤整列に備えた設計を行えないという問題点がある。
以上から、プラスチックなどのフレキシブル基板は、従来のガラス基板とは異なり、製造工程中の環境によって膨張若しくは収縮してしまうため、基板のサイズ変化による誤整列に備えたマージンを考慮して設計しないと、薄膜トランジスターが正常に形成されなくなるという問題点がある。
本発明は上記の問題点を克服するためのものであって、その目的は、液晶表示装置の製造工程中における基板のサイズの変化による誤整列に備えたパッド構造、薄膜トランジスター基板と、これを備える液晶表示装置及びその製造方法を提供するところにある。
前記本発明の目的を達成するために、本発明の一側面によれば、ベース基板上に形成されたゲートラインと、前記ゲートラインと絶縁されて形成されたデータラインと、前記ゲートラインと前記データラインとが交差する領域に形成され、前記ゲートラインの線幅は少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備える薄膜トランジスター基板であって、前記データラインは前記ゲートラインと絶縁されて交差する第１のデータラインと、前記第１のデータラインと交差し、その一端が前記第１のデータラインと電気的に接続される第２のデータラインと、を備え、前記薄膜トランジスターのドレイン電極は前記データラインと所定の間隔だけ離れて配置されることを特徴とする薄膜トランジスター基板が提供される。
前記薄膜トランジスターは活性層を備え、前記ゲートラインとデータラインに対する活性層の位置は、ゲート電極及びソース電極の位置をそれぞれ決める。
前記第２のデータラインは、前記ゲートラインと平行に形成される。
前記第２のデータラインは、前記ゲートライン上に形成される。
前記ドレイン電極は、前記第２のデータラインと平行に形成される。
前記第２のデータラインの第１の部分は前記ゲートラインと平行に、且つ、第２の部分は前記第１のデータラインと平行に折り曲げ状に形成される。
前記ドレイン電極は、前記第２のデータラインの第１の部分と平行に形成された第１のセクション及び前記第２のデータラインの第２の部分と平行に形成された第２のセクションを備える。
前記ドレイン電極は、前記第１のデータラインと平行な第１のセクション及び第２のデータラインと平行な第２のセクションを備える。
前記ドレイン電極は、前記第１のデータラインと平行であり、前記第２のセクションから延びる第３のセクションを備える。
前記ドレイン電極の第１のセクション及び第３のセクションと接続されたストレージ電極をさらに備える。
前記ゲートラインの線幅は、前記ベース基板の伸縮率に左右される。
第１のストレージ電極をさらに備える。
前記第１のストレージ電極は、薄膜トランジスター基板の隣り合う画素のゲートライン突出部から形成される。
前記第１のストレージ電極は、前記ゲートラインと所定の間隔だけ離されて平行に配置される。
前記ドレイン電極と電気的に接続され、前記第１のストレージ電極上に形成される第２のストレージ電極をさらに備える。
前記第２のストレージ電極と所定のコンタクトホールを介して接続される画素電極をさらに備える。
コンタクトホールを介して前記ドレイン電極と接続された画素電極をさらに備える。
前記ベース基板は、フレキシブル基板であることを特徴とする。
前記ベース基板は、プラスチック製であることを特徴とする。
本発明の他の側面によれば、薄膜トランジスター基板を備えるディスプレイ装置であって、前記薄膜トランジスター基板は、ベース基板上に形成されたゲートラインと、前記ゲートラインと絶縁されて形成されたデータラインと、前記ゲートラインと前記データラインとが交差する領域に形成され、前記ゲートラインの線幅は少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備え、前記データラインは前記ゲートラインと絶縁されて交差する第１のデータラインと、前記第１のデータラインと交差し、その一端が前記第１のデータラインと電気的に接続される第２のデータラインと、を備え、前記薄膜トランジスターのドレイン電極は前記データラインと所定の間隔だけ離れて配置されることを特徴とするディスプレイ装置が提供される。
本発明のさらに他の側面によれば、ベース基板上に形成されたゲートラインと、前記ゲートラインと絶縁されて形成されたデータラインと、前記ゲートラインと前記データラインとが交差する領域に形成され、前記ゲートラインの線幅は少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備える薄膜トランジスター基板であって、前記データラインは前記ゲートラインと絶縁されて交差し、所定の間隔をあけて平行に配置された一対の第１のデータラインと、前記一対の第１のデータラインと電気的に接続される第２のデータラインと、を備え、前記薄膜トランジスターのドレイン電極は前記データラインと所定の間隔だけ離れて配置されることを特徴とする薄膜トランジスター基板が提供される。
本発明のさらに他の側面によれば、薄膜トランジスター基板を備えるディスプレイ装置であって、前記薄膜トランジスター基板は、ベース基板上に形成されたゲートラインと、前記ゲートラインと絶縁されて形成されたデータラインと、前記ゲートラインと前記データラインとが交差する領域に形成され、前記ゲートラインの線幅は少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備え、前記データラインは前記ゲートラインと絶縁されて交差し、所定の間隔をあけて平行に配置された一対の第１のデータラインと、前記一対の第１のデータラインと電気的に接続される第２のデータラインと、を備え、前記薄膜トランジスターのドレイン電極は前記データラインと所定の間隔だけ離れて配置されることを特徴とするディスプレイ装置が提供される。
本発明のさらに他の側面によれば、ディスプレイ装置の薄膜トランジスター基板の製造方法であって、（ａ）ベース基板上にゲートラインを形成する段階と、（ｂ）前記ゲートラインと絶縁されて交差する第１のデータラインと、前記第１のデータラインと交差し、その一端が前記第１のデータラインと電気的に接続される第２のデータラインと、を形成する段階と、（ｃ）ドレイン電極を前記データラインと所定の間隔だけ離れて配置する段階と、を含むが、前記ゲートラインの線幅は、少なくとも前記データラインの線幅よりも大きく形成されることを特徴とする薄膜トランジスター基板の製造方法が提供される。
本発明のさらに他の側面によれば、ディスプレイ装置の薄膜トランジスター基板の製造方法であって、（ａ）ベース基板上にゲートラインを形成する段階と、（ｂ）前記ゲートラインと絶縁されて交差し、所定の間隔をあけて平行に配置された一対の第１のデータラインと、前記一対の第１のデータラインと電気的に接続される第２のデータラインと、を形成する段階と、（ｃ）ドレイン電極を前記データラインと所定の間隔だけ離れるように配置する段階と、を含むが、前記ゲートラインの線幅は、少なくとも前記データラインの線幅よりも大きく形成されることを特徴とする薄膜トランジスター基板の製造方法が提供される。
本発明のさらに他の側面によれば、ディスプレイ装置の薄膜トランジスター基板の製造方法であって、薄膜トランジスター基板内のゲートラインと薄膜トランジスター構成要素との最大誤整列範囲を決める段階と、ゲートラインの線幅を前記最大誤整列範囲よりも大きく形成する段階と、を含むことを特徴とする薄膜トランジスター基板の製造方法が提供される。
本発明によれば、ディスプレイ装置の製造工程中に透明な絶縁性基板のサイズの変化により最大誤整列が生じたとしても、単位画素の所定の領域内に薄膜トランジスターが形成され、且つ、単位画素内に所定のパターンのデータラインが形成されることにより、データラインの断線も予防可能になる。
本発明によれば、外部回路と接続されるパッド構造を改善することで、誤整列時であってもゲートラインまたはデータラインとのコンタクトが正常に行われるパッドが形成される。
さらに、本発明による単位画素の構造とパッド構造を適用した液晶表示装置は、基板の膨張若しくは収縮に対する十分な工程マージンを確保することができる。
以下、添付した図面に基づき、本発明の好適な実施の形態について詳述する。図中、層、膜及び領域の厚さは明確化のために強調されている場合がある。「層、膜、領域または基板などの構成要素が他の構成要素の上にある」とは、他の構成要素の真上にあるか、それとも、構成要素の途中に配置されている場合を言う。
通常、薄膜トランジスター基板の単位画素のサイズは、ＬＣＤ製品のサイズと解像度が決まると自動的に決まるため、薄膜トランジスターアレイの設計は、製造工程マージン、用いられる液晶の物理的な特性を考慮した単位画素の構成要素である薄膜トランジスター、画素電極、ストレージキャパシタを設計し、これらの単位画素をゲートラインとデータラインにより接続したマトリックス構造として配置する過程である。かかる薄膜トランジスターアレイの単位画素の設計に際して考慮すべき事項としては、薄膜トランジスターの性能を決める薄膜トランジスターの構造、Ｗ／Ｌ比、ストレージキャパシタの構造及び電極のサイズ、信号ラインとの間隔及びカラーフィルター基板のブラックマトリックスの重畳を考慮した画素電極の配置、ゲートラインの線幅と厚さ及びデータラインの厚さと線幅などがある。
一方、本発明は、フレキシブル基板上に薄膜トランジスターアレイを設計するものであるため、上述した考慮事項に加えて、製造工程中におけるフレキシブル基板の膨張及び収縮による誤整列を優先的に考慮しなければならない。このため、本発明の薄膜トランジスターアレイの設計は、プラスチック基板の膨張及び収縮による製造工程のマージンを満足可能な薄膜トランジスターの構造、特に、データラインとゲートラインの線幅と構造などに重点を置いている。
図４は、本発明の第１の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図であり、図５は、本発明の第１の実施の形態による薄膜トランジスター基板において最大誤整列が生じた状態を示す平面図である。
前記図４は、製造工程時にフレキシブル基板の膨張及び収縮による誤整列が生じていない場合を示す。
前記図４を参照すると、前記液晶表示装置の薄膜トランジスター基板は、ベース基板としての透明な絶縁性基板１１０の上に所定の線幅を有するゲートライン１２０が一方向に形成される。本発明において、前記透明な絶縁性基板１１０としては、例えば、プラスチックなどの材料から形成されるフレキシブル基板を用いる。このとき、ゲートライン１２０の線幅は、製造工程中における前記透明な絶縁性基板１１０の伸縮率による最大誤整列の範囲に応じて調節される。すなわち、ゲートライン１２０の線幅は、少なくとも一部がゲートライン１２０と重なり合って形成されるデータライン１６０よりは大きな線幅を有することが好ましい。
前記ゲートライン１２０と絶縁された状態で、交差する一対の第１のデータライン１６０ａ、１６０ｃが配置され、前記一対の第１のデータライン１６０ａ、１６０ｃは、所定の間隔をおいて単位画素の両端に配置される。前記一対の第１のデータライン１６０ａ、１６０ｃは、縦方向などの第２の方向、すなわち、前記ゲートライン１２０が延びる第１の方向とほぼ直交するように延びる。さらに、前記一対の第１のデータライン１６０ａ、１６０ｃは互いと平行に形成される。
そして、第２のデータライン１６０ｂは前記ゲートライン１２０と平行に形成され、前記第２のデータライン１６０ｂの両端は前記一対の第１のデータライン１６０ａ、１６０ｃとそれぞれ接続される。すなわち、前記第２のデータライン１６０ｂの第１の端部は前記第１のデータライン１６０ａに接続され、前記第２のデータライン１６０ｂの第２の端部は前記第１のデータライン１６０ｃに接続される。前記第２のデータライン１６０ｂは、前記一対の第１のデータライン１６０ａ、１６０ｃに対して略垂直をなすように配置される。このため、この実施の形態において、データライン１６０ａ、１６０ｂ、１６０ｃは互いに接続されて環状に配置される。その結果、前記データラインのうちいずれかのデータラインが断線されたとしても、外部からの信号電圧を安全に受け取ることが可能になる。
活性層１４０は前記ゲートライン１２０と交差され、前記データライン１６０ａ、１６０ｃと平行に長方形にパターニングされ、前記一対の第１のデータライン１６０ａ、１６０ｃの間に配置される。この実施の形態においては、前記活性層１４０の形状が長方形をなすとして示してあるが、本発明はこれに限定されるものではない。
ドレイン電極１７０は前記データライン１６０ａ、１６０ｂ、１６０ｃと所定の間隔だけ離されて平行に形成される。すなわち、前記ドレイン電極１７０も前記データラインと同様に、上部が開放された長方形、例えば、Ｕ字状に配置される。すなわち、ドレイン電極１７０はデータライン１６０ａに隣り合うと共に、データライン１６０ａ、１６０ｃと平行に延びる第１のセクション、データライン１６０ｂに隣り合うと共に、データライン１６０ｂと平行に延びる第２のセクション及びデータライン１６０ｃに隣り合うと共に、データライン１６０ａ１６０ｂと平行に延びる第３のセクションを備える。
上記の如き薄膜トランジスターの構造によれば、製造工程中に透明な絶縁性基板の膨張及び収縮によって誤整列が生じたとしても、前記ゲートライン１２０の範囲内の任意の位置に薄膜トランジスターが形成されることができる。
一方、下部ストレージ電極１２５は、前記ゲートライン１２０と平行に、且つ、画素の中央部に配置され、前記下部ストレージ電極の上部には上部ストレージ電極１７５が形成される。前記上部ストレージ電極１７５は、前記ドレイン電極１７０の一部が延びて形成される。すなわち、上部ストレージ電極１７５は前記ドレイン電極１７０の第１及び第３のセクションから前記データライン１６０ａ、１６０ｃが延びる第２の方向に延び、前記ドレイン電極１７０が下部ストレージ電極１２５の上に配置される。
単位画素の領域上の全体に亘って画素電極１９０が形成され、前記画素電極はコンタクトホール１８５を介して前記上部ストレージ電極１７５と電気的に接続される。
図５は、本発明の第１の実施の形態による薄膜トランジスター基板において最大誤整列が生じた場合を示す。
前記図５の左側の単位画素のように、本発明によれば、ゲートライン１２０が上方に向かって移動し、且つ、活性層１４０が左下に向かって移動して誤整列が生じたとしても、薄膜トランジスターは前記ゲートラインの左下に形成される。
さらに、前記図５の右側の単位画素のように、ゲートライン１２０が下方に向かって移動し、且つ、活性層１４０が右上に向かって移動して誤整列が生じたとしても、薄膜トランジスターは前記ゲートラインの右上に形成されることが分かる。このように、本発明による単位画素の構造においては、各層間の誤整列が最大に生じたとしても、薄膜トランジスターが安定して形成される。
以下、本発明の第１の実施の形態による液晶表示装置用の薄膜トランジスター基板の製造方法を簡略に述べる。
図６Ａ〜図１０Ｂは、本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を順次に示す平面図及び断面図である。
図６Ａ及び図６Ｂを参照すると、透明な絶縁性基板１１０の上に第１の導電性膜を形成した後、これを第１の感光膜マスクパターン（図示せず）を用いたフォトエッチング工程により所定の線幅のゲートライン１２０と下部ストレージ電極１２５を形成する。このとき、前記透明な絶縁性基板１１０としては、例えば、プラスチックなどのフレキシブル基板を用いることができる。
先ず、前記透明な絶縁性基板１１０の上にＣＶＤ法、ＰＶＤ法及びスパッタ法などを用いた蒸着方法により第１の導電性膜を形成する。第１の導電性膜は、Ｃｒ、ＭｏＷ、Ｃｒ／Ａｌ、Ｃｕ、Ａｌ（Ｎｄ）、Ｍｏ／Ａｌ、Ｍｏ／Ａｌ（Ｎｄ）及びＣｒ／Ａｌ（Ｎｄ）のうち少なくともいずれか１種を用いて形成することが好ましい。前記第１の導電性膜は多層膜に形成しても良い。その後、感光膜を塗布後、第１のマスクを用いたリソグラフィ工程を行うことにより、第１の感光膜マスクパターンを形成する。第１の感光膜マスクパターンをエッチングマスクとするエッチング工程を行うことにより、前記図６に示すように、ゲートライン１２０及び下部ストレージ電極１２５を形成する。次いで、所定のストリップ工程を行うことにより、第１の感光膜マスクパターンを除去する。前記ゲートライン１２０の線幅は、後述するデータラインの線幅よりは広く形成され、好ましくは、透明な絶縁性基板１１０の伸縮率による最大誤整列のマージンを考慮して調節される。例えば、ゲートライン１２０の実際の線幅の誤整列がマージン範囲内であり、且つ、薄膜トランジスターが各画素内に形成可能に、最大誤整列マージンを考慮して形成可能である。
図７Ａ及び図７Ｂを参照すると、前記図６に示す全体の構造上にゲート絶縁膜１３０、活性層１４０及びオーミック接触層１５０を順次に形成した後、第２の感光膜マスクパターン（図示せず）を用いたエッチング工程を行うことにより、薄膜トランジスターの活性領域を形成する。
透明な絶縁性基板１１０、ゲートライン１２０及び下部ストレージ電極１２５を備える全体の基板上にＰＥＣＶＤ法、スパッタ法などを用いた蒸着方法によりゲート絶縁膜１３０を形成する。このとき、ゲート絶縁膜１３０は、酸化シリコンまたは窒化シリコンを含む無機絶縁物質を用いて形成することが好ましい。ゲート絶縁膜１３０の上に上述した蒸着方法により活性層１４０及びオーミック接触層１５０を順次に形成する。活性層１４０としては、非晶質シリコン層を用い、オーミック接触層１５０としては、シリサイドまたはＮ型不純物が高濃度にてドープされた非晶質シリコン層を用いる。次いで、オーミック接触層の上に感光膜を塗布後、第２のマスクを用いたフォトリソグラフィ工程により第２の感光膜マスクパターンを形成する。上記の第２の感光膜マスクパターンをエッチングマスクとし、ゲート絶縁膜１３０をエッチング停止膜とするエッチング工程を行うことにより、オーミック接触層１５０及び活性層１４０を除去してゲートライン１２０の上部に活性領域を形成する。次いで、所定のストリップ工程を行うことにより、残留する第２の感光膜マスクパターンを除去する。
図８Ａ及び図８Ｂを参照すると、薄膜トランジスターの活性領域が形成された全体の構造上に第２の導電性膜を形成した後、ここに第３の感光膜マスクパターン（図示せず）を用いたエッチング工程を行うことにより、データライン１６０ａ、１６０ｂ、１６０ｃ、ドレイン電極１７０及び上部ストレージ電極１７５を形成する。
全体の基板の上に第２の導電性膜をＣＶＤ法、ＰＶＤ法及びスパッタ法などを用いた蒸着方法により第２の導電性膜を形成する。このとき、第２の導電性膜としては、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉのうち少なくとも１種よりなる金属単一層または多重層を用いることが好ましい。もちろん、第２の導電性膜は、第１の導電性膜と同じ物質を用いて形成可能である。第２の導電性膜は、１，５００Å〜３，０００Åの厚さに蒸着することが効果的である。次いで、第２の導電性膜の上に感光膜を塗布した後、マスクを用いたリソグラフィ工程を行うことにより、第３の感光膜マスクパターンを形成する。前記第３の感光膜マスクパターンをエッチングマスクとするエッチング工程を行うことにより、第２の導電性膜をエッチングした後、第３の感光膜マスクパターンを除去する。次いで、エッチングされた第２の導電性膜をエッチングマスクとするエッチングを行うことにより、第２の導電性膜の間における露出領域のオーミック接触層１５０を除去し、データライン１６０ｂとドレイン電極１７０との間には活性層１４０よりなるチャンネルを形成し、ドレイン電極１７０と上部ストレージ電極１７５を形成する。すなわち、第２の導電性膜及びオーミック接触層の除去により、活性層１４０の上に薄膜トランジスターのソース電極１６０ｄ及びドレイン電極１７０を形成する。ここで、第３の感光膜マスクパターンではなく、オーミック接触層１５０を除去してデータライン１６０ｂとドレイン電極１７０との間の活性層１４０を露出させても良い。
上述した工程により、データライン１６０ａ、１６０ｂ、１６０ｃは互いに接続され、環状にパターンされ、活性層１４０はゲートライン１２０と交差され、第１のデータライン１６０ａ、１６０ｃと平行に長方形にパターニングされ、前記一対のデータラインの間に配置され、ドレイン電極１７０はデータライン１６０ａ、１６０ｂ、１６０ｃと所定の間隔だけ離されて平行に形成され、前記上部ストレージ電極１７５に延びて配置される。
これらの工程によりゲートライン１２０を形成した後、絶縁性の基板１１０の膨張若しくは収縮により、ゲートライン１２０に対してデータライン１６０、薄膜トランジスターのソース電極１６０ｄ及びドレイン電極１７０に誤整列が生じた場合であっても、ゲートライン１２０とデータラインとの重畳部に薄膜トランジスターが安定的に形成可能になる。
図９Ａ及び図９Ｂを参照すると、ドレイン電極１７０と上部ストレージ電極１７５が形成された透明な絶縁性基板１００の上に保護膜１８０を形成し、第４の感光膜マスクパターンを用いたエッチング工程により保護膜１８０の一部を除去してコンタクトホール１８５を形成する。
すなわち、各種の蒸着方法により、図８に示す全体の構造上に保護膜１８０を形成する。保護膜１８０は、ゲート絶縁膜１３０と同じ絶縁物質を用いて形成することが好ましい。また、保護膜１８０は、多層に形成しても良い。例えば、無機保護膜と有機保護膜の２層に形成可能である。前記保護膜１８０の上に感光膜を塗布した後、マスクを用いたフォトリソグラフィ工程を行うことにより、コンタクト領域を開放する第４の感光膜マスクパターン（図示せず）を形成する。次いで、第４の感光膜マスクパターンをエッチングマスクとするエッチング工程を行うことにより、前記上部ストレージ電極１７５の一部を露出させる多数のコンタクトホール１８５を形成する。残留する第４の感光膜マスクパターンは、所定のストリップ工程を行うことにより除去する。
図１０Ａ及び図１０Ｂを参照すると、パターニングされた保護膜１８０の上に第３の導電性膜を形成した後、第５の感光膜マスクパターン（図示せず）を用いて第３の導電性膜をパターニングすることにより、画素電極１９０、ゲートパッド及びデータパッドを形成する。ここで、第３の導電性膜としては、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）やインジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）を含む透明な導電膜を用いることが好ましい。
先ず、図９に示す全体の構造上に所定の蒸着方法により第３の導電性膜を形成した後、感光膜を塗布し、マスクを用いたリソグラフィ工程を行うことにより、第５の感光膜マスクパターンを形成する。第５の感光膜マスクパターンにより画素電極１９０領域、ゲートパッド領域、データパッド領域などの所定の領域を除く残りの領域を開放する。次いで、第５の感光膜マスクパターンをエッチングマスクとするエッチング工程により第３の導電性膜の開放領域を除去し、所定のストリップ工程により第５の感光膜マスクパターンを除去すれば、ゲートパッド、データパッド及び画素電極１９０が形成される。画素電極１９０は、液晶表示装置の各画素領域内に備えられ、後述するゲートパッドとデータパッドはゲートラインとデータラインのそれぞれに形成される。
以上においては、５枚のマスクを用いて薄膜トランジスター基板を製造する過程を例にとって説明したが、本発明はこれに限定されることなく、５枚以下のマスク工程または５枚以上のマスク工程など各種のマスク工程方式に変更可能である。
一方、共通電極基板は、透明な絶縁性基板の上にブラックマトリックス、カラーフィルター、オーバーコート膜、透明な共通電極及び配向膜を順次に形成して製作する。このとき、前記共通電極基板は、前記薄膜トランジスター基板の材料と同じ材料を用いて形成する。すなわち、前記薄膜トランジスター基板として、例えば、プラスチックなどのフレキシブル基板を用いた場合、前記共通電極基板としても同様に、プラスチックなどのフレキシブル基板を用いる。
次いで、このようにして製造された薄膜トランジスター基板と共通電極基板との間にスペーサを挟み込んで、これらの基板を互いに接合する。次いで、真空注入方法を用いてスペーサにより形成された所定の空間に液晶物質を注入して液晶層を形成することにより、液晶表示装置を製作することができる。
図１１は、本発明の第２の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。
前記第２の実施の形態は、第１の実施の形態のように下部ストレージ電極をゲートラインとは別に作製するのではなく、隣り合うゲートラインの一部を下部ストレージ電極としても利用できるようにしている点で、前記第１の実施の形態と異なり、残りの構成要素は同じである。このため、以下では、同じ構成要素についての説明は省き、異なる部分についてのみ説明する。
透明な絶縁性基板１１０の上に所定の線幅を有するゲートライン１２０が一方向に形成される。このとき、ゲートライン１２０は隣り合う画素の領域に突設され、前記突設された部分は、隣り合う画素のストレージ電極ラインとして用いられる。すなわち、各画素の下部ストレージ電極は隣り合う画素のゲートライン１２０の突出部から形成される。
図１２は、本発明の第３の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。
前記図１２を参照すると、前記液晶表示装置の薄膜トランジスター基板においては、透明な絶縁性基板１１０の上に所定の線幅を有するゲートライン１２０が一方向に形成される。このとき、ゲートライン１２０の線幅は、製造工程中における前記透明な絶縁性基板の伸縮率による最大誤整列の範囲によって調節される。
前記ゲートライン１２０と絶縁されて交差するように第１のデータライン１６０ａが配置される。第１のデータライン１６０ａは縦方向などの第２の方向、すなわち、ゲートライン１２０と略垂直をなす方向に延びる。第２のデータライン１６０ｂは活性層１４０と交差するように前記ゲートライン１２０と平行に形成され、前記第２のデータライン１６０ｂの一端は前記第１のデータライン１６０ａと接続される。ドレイン電極１７０は、前記第２のデータライン１６０ｂと所定の間隔だけ離されて平行に形成される。このとき、前記第２のデータライン１６０ｂとドレイン電極１７０は、前記ゲートライン１２０が形成された領域と少なくとも一部が重なるように形成されることが好ましい。
活性層１４０は前記ゲートライン１２０と交差され、且つ、前記第１のデータライン１６０ａと平行に長方形に配置される。この実施の形態においては、前記活性層１４０が長方形として述べられているが、本発明はこれに限定されるものではない。
一方、下部ストレージ電極１２５は、前記ゲートライン１２０と平行に画素の中央部に配置され、単位画素の領域上の全体に亘って画素電極１９０が形成され、前記画素電極はコンタクトホール（図示せず）を介して前記ドレイン１７０と電気的に接続される。
図１３は、本発明の第４の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。
前記第４の実施の形態は、前記第３の実施の形態とは第２のデータライン１６０ｂとドレイン電極１７０の形状が異なり、残りの構成要素は同じである。このため、以下においては、同じ構成要素についての説明は省き、異なる部分についてのみ説明する。
前記図１３を参照すると、前記第２のデータライン１６０ｂの一部（第１の部分）は、前記ゲートライン１２０と平行に、且つ、残りの部分（第２の部分）は第１のデータライン１６０ａと平行に折り曲げ状に形成される。また、ドレイン電極１７０も前記第２のデータライン１６０ｂと所定の間隔を保持したままで、同じ形状に形成される。すなわち、前記第２のデータライン１６０ｂとドレイン電極１７０はＬ字状を呈する。
図１４は、本発明の第５の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。
前記第５の実施の形態は、前記第３の実施の形態及び第４の実施の形態とは第２のデータライン１６０ｂとドレイン電極１７０の形状が異なり、残りの構成要素は同じである。このため、以下においては、同じ構成要素についての説明は省き、異なる部分についてのみ説明する。
前記第２のデータライン１６０ｂの一部は前記ゲートライン１２０と平行に、且つ、残りは前記第１のデータライン１６０ａと平行に折り曲げ状に形成される。すなわち、第２のデータライン１６０ｂはＬ字状を呈する。一方、ドレイン電極１７０の一部は前記第２のデータライン１６０ｂに平行に、且つ、残りの部分は第１のデータライン１６０ａと平行に折り曲げ状に形成される。
前記第３の実施の形態ないし第５の実施の形態には、種々の形状を呈する第２のデータライン１６０ｂとドレイン電極１７０が示してあるが、これは本発明を説明するための例示的なものに過ぎず、本発明がこれに限定されることはない。
図１５は、本発明の第６の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。
前記第６の実施の形態は、前記第３の実施の形態に示す薄膜トランジスター基板の構造と類似しているが、単に、下部ストレージ電極１２５の上部にドレイン電極１７０の一部が延びて上部ストレージ電極１７５が形成される点が異なる。
前記図１５を参照すると、前記液晶表示装置の薄膜トランジスター基板は、透明な絶縁性基板の上に所定の線幅を有するゲートライン１２０が一方向に形成され、前記ゲートライン１２０と絶縁されて交差するように第１のデータライン１６０ａが配置される。第２のデータライン１６０ｂは、活性層１４０と交差するように前記ゲートライン１２０と平行に形成され、前記第２のデータライン１６０ｂの一端は、第１のデータライン１６０ａと接続される。ドレイン電極１７０は前記第２のデータライン１６０ｂと所定の間隔だけ離されて平行に形成される。このとき、前記第２のデータライン１６０ｂとドレイン電極１７０は、前記ゲートライン１２０が形成された領域内に形成されることが好ましい。
活性層１４０は、前記ゲートライン１２０と交差され、前記第１のデータライ１６０ａと平行に長方形に配置される。この実施の形態においては、前記活性層１４０が長方形として述べられているが、本発明はこれに限定されるものではない。
以上述べたように、この実施の形態に示す第２のデータラインとドレイン電極の形状に加えて、各種の形状の第２のデータライン１６０ｂとドレイン電極１７０が形成可能である。
一方、下部ストレージ電極１２５は前記ゲートライン１２０と平行に画素の中央部に配置され、前記下部ストレージ電極の上部には前記ドレイン電極１７０の一部が延びて上部ストレージ電極１７５が形成される。単位画素の領域上の全体に亘って画素電極１９０が形成され、前記画素電極はコンタクトホール１８５を介して前記上部ストレージ電極１７５と電気的に接続される。
以上のような本発明の薄膜トランジスター基板及びこれを用いた液晶表示装置は、たとえフレキシブル基板に形成されるとしても、基板の膨張若しくは収縮による誤整列に対して十分な工程マージンを取ることができる。すなわち、誤整列が薄膜トランジスター基板の構成要素の間において生じたとしても、薄膜トランジスターはそのまま保持され、前記薄膜トランジスターは半導体層などの活性層、ゲートラインの一部であるゲート電極、データラインの一部であるソース電極及び画素電極と接続されたドレイン電極を備える。図５に示すように、ソース電極とドレイン電極の正確な位置は、ゲートライン１２０とデータライン１６０及びドレイン電極１７０に対する活性層１４０の変更位置に基づくゲートライン１２０のゲート電極に対して変化する。しかしながら、薄膜トランジスターは、薄膜トランジスター基板の層間誤整列の場合にも依然として保持され、このため、ドライバーから各薄膜トランジスターへのゲート信号及びデータ信号は、画素電極に有効に伝わる。
以下、フレキシブル基板の膨張若しくは収縮による誤整列に備えたパッド構造について述べる。
先ず、図１６Ａは、従来の技術による液晶表示装置のパッド構造を示す部分平面図である。前記図１６Ａを参照すると、共通電極基板４０と薄膜トランジスター基板５０との組み合わせによる液晶表示装置とドライブＩＣ（図示せず）が搭載されたＴＣＰ８０は、所定の間隔だけ離れている。液晶表示装置は、ＴＣＰ８０と隣り合う部分に、前記ＴＣＰ８０に搭載されたドライブＩＣからの信号を受け取るためのパッド６０が設けられ、同様に、液晶表示装置に隣り合うＴＣＰ８０の部分にも、前記パッド６０と同じ形状及び枚数のパッド６５が設けられる。このため、このようにして配置された液晶表示装置のパッド６０とＴＣＰのパッド６５の上に電気的に絶縁される多数の伝導性リードが設けられたタップテープ７０を貼り付けることにより、両者を電気的に接続する。
図１６Ｂないし図１６Ｄは、フレキシブル基板を用いた液晶表示装置とＴＣＰの上に形成されたパッドの一部を拡大して示す図であり、前記図１６Ｂは、誤整列が生じていない場合、理想的に形成されたフレキシブル液晶表示装置のパッド構造を示す図であり、これに対し、図１６Ｃ及び図１６Ｄは、誤整列が生じる場合、フレキシブルな液晶表示装置のパッド構造を示す図である。前記図１６Ｃ及び図１６Ｄは、信号ライン、例えば、ゲートラインまたはデータライン６１とパッド６０とを互いに接続するためのコンタクトホール６２がプラスチック基板の膨張若しくは収縮によりパッドの外側に形成され、コンタクトが正常に行われていないか、あるいは、全く行われていない例である。このように、フレキシブル基板を用いた液晶表示装置は、フレキシブル基板の膨張若しくは収縮により、画素領域に加えて、画素領域と接続される入出力パッドにも誤整列が生じるという問題点がある。このため、フレキシブル基板の膨張若しくは収縮にも十分な工程マージンが取られる液晶表示装置を製造するために、パッド構造の改善が望まれる。
図１７は、本発明による液晶表示装置のパッド構造を示す平面図である。
前記図１７を参照すると、プラスチックなどからなるフレキシブル基板を用いた共通電極基板４１０と薄膜トランジスター基板４２０が対向され、それらの間に液晶（図示せず）が注入されている液晶表示装置４００とドライブＩＣ（図示せず）が実装されたＴＣＰ５００は、所定の間隔だけ離れて配置される。
前記液晶表示装置４００の薄膜トランジスター基板４２０の一端には、前記ＴＣＰ５００に実装されたドライブＩＣからの駆動信号を受け取るための多数のパッド４３０が形成され、前記ＴＣＰ５００の一端にも、前記液晶表示装置のパッド４３０と同じ形状及び枚数のパッド５３０が形成される。前記液晶表示装置のパッド４３０とＴＣＰの上に形成されたパッド５３０は同じ構造を有するため、以下においては、液晶表示装置のパッド４３０について詳述する。
前記液晶表示装置のパッド４３０は互いに等間隔をおいて離れており、２列に形成される。このとき、隣り合うパッドは互いに異なる列に形成される。すなわち、全体的なパッドの構造はジグザグ状を呈する。この実施の形態においては、２列に形成されるパッドだけが示されているが、これは単なる例示的なものに過ぎず、２以上の多数の列にパッドが形成されても良い。
このようなパッド構造によれば、ｎ番目のパッドと隣り合う（ｎ＋１）番目のパッドは、ｎ番目のパッドとは異なる列に配置され、（ｎ＋２）番目のパッドがｎ番目のパッドと同じ列に配置されるため、従来のライン状のパッド構造と等ピッチを有するとしても、実際には、ライン状のパッドの構造に比べて２倍のピッチを有することになる。その結果、従来のライン状のパッドの構造よりもパッドの幅を広げ、且つ、パッド同士の間隔を狭めることにより、プラスチック基板の膨張若しくは収縮による誤整列に備えたマージンを取ることができる。
図１８Ａ及び図１８Ｂは、本発明による液晶表示装置のパッド構造の拡大図であって、液晶表示装置のデータラインの一端に形成されたパッド構造を示し、図１８Ｃは、前記図１８Ｂの１８−１８’線断面図である。
前記図１８Ａ及び図１８Ｂを参照すると、前記パッド６３０は、液晶表示装置のデータライン６２３の一端に２列に形成される。任意のパッドが第１列に形成されると、前記任意のパッドと隣り合うパッドは第２列に形成され、その後、パッドはさらに第１に形成されるようにパッドが配置される。
このとき、パッドが形成される部分のデータラインの幅は、他の部分のデータラインの幅よりもさらに広く形成され、前記パッドの幅は、データラインの幅よりもさらに広く形成される。また、この実施の形態において、データラインとパッドを接続するためのコンタクトホール６２５の幅は、従来のライン状のパッド構造におけるコンタクトホールの幅よりもはるかに広く形成され、好ましくは、パッドの形成部以外の部分におけるデータラインと略同幅に形成される。
前記図１８Ｃを参照すると、プラスチック基板６２１の上に絶縁膜６２２が形成され、前記絶縁膜６２２の上にデータライン６２３ａが形成される。前記データライン６２３の上に保護膜６２４が形成された後、前記データライン６２３ａの上部にコンタクトホール６２５が形成され、次いで、パッド６３０が形成される。前記データライン６２３ａとデータライン６２３ｂは隣り合うデータラインであって、パッド形成のデータライン６２３ａの幅がパッド未形成のデータライン６２３ｂの幅に比べてさらに広いことが分かる。この実施の形態においては、データラインの一端に形成されるパッドを例にとって説明したが、ゲートラインの一端に形成されるパッドの場合も同様である。
図１９Ａは、本発明による液晶表示装置のパッド構造に対応するＴＣＰ構造を示し、図１９Ｂは、図１９Ａに示すＴＣＰの１９−１９’線断面図である。
前記図１９Ａ及び図１９Ｂを参照すると、前記ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）は、フレキシブルフィルム５１０、パッド５３０、保護膜５４０、ＬＤＩチップ５５０及びバンプ５６０を備える。前記フレキシブルフィルム５１０としては、通常、ポリイミドフィルムが用いられ、前記フレキシブルフィルム５１０の上にバンプ５６０を用いて前記ＬＤＩチップ５５０を実装する。前記バンプ５６０は、ＴＣＰに実装されたＬＤＩチップ５５０とＴＣＰの電気配線を接続し、前記パッド５３０の一端は液晶表示装置のパッドと接続され、他端は駆動装置が実装されたプリント回路基板と接続される。
前記パッド５３０の構造も、前記液晶表示装置のパッド構造と同じである。すなわち、互いに等間隔だけ離れて２列に形成される。このとき、隣り合うパッドは互いに異なる列に形成される。このため、全体的なパッドの構造は、ジグザグ状を呈する。この実施の形態においては、２列に配置されるパッドだけが示してあるが、これは単なる例示的なものに過ぎず、２以上の多数列にパッドが形成されても良い。
前記液晶表示装置のパッドに異方性の導電フィルムを貼り付け、ここにＬＤＩ付き前記ＴＣＰを整列して仮圧着した後、熱圧着により液晶表示装置のパッドとＴＣＰのパッドを接続させる。
この実施の形態においてはＴＣＰのみを例にとって詳述しているが、これは単なる例示的なものに過ぎず、ＴＣＰよりも一層柔軟性に優れている材質を用いることで、いかなる位置からも９０°以上に折り曲げ自在なＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）技術のパッド構造にも適用可能である。
前記実施の形態においては、ディスプレイ装置のうち液晶表示装置を中心に詳述したが、本発明による薄膜トランジスター基板及びパッド構造は上述したような液晶表示装置に限定されるものではない。すなわち、その他にも、半導体性質を有する有機物または共役高分子を発光素材とし、これを両電極の間に挟み込んで電圧を加えると、電流が発光素材内に流れながら、有機物または高分子から発光する原理（電気発光と呼ぶ。）を用いるＯＬＥＤまたは２枚の基板の間に小セルを多数配置し、その上下に取り付けられた電極（＋と−）の間においてガス（ネオンとアルゴン）放電を引き起こして発せられる紫外線により自己発光させてカラー画像を再現するＰＤＰなどのディスプレイ装置にも適用可能である。
さらに、上述した本発明の実施の形態において、透明な絶縁性基板としてフレキシブル基板を用いる場合を例にとって説明しているが、本発明はこれに限定されるものではない。なお、フレキシブル基板として、プラスチック基板を例として挙げているが、プラスチック基板に加え、その他の材料よりなる基板も採用可能である。
以上述べたような本発明による薄膜トランジスター基板及びその製造方法は単なる例示的な実施の形態に過ぎず、本発明は、上記した実施の形態に限定されるものではない。また、当該発明が属する技術分野における通常の知識を有する者であれば、特許請求の範囲によりクレームするような本発明の要旨を逸脱しない範囲内において各種の変更実施が可能であり、ここにも本発明の技術的な精神があると言える。
フレキシブル基板を用いた液晶表示装置の製造に利用可能である。
通常の液晶表示装置の概略構成図である。 従来の技術による液晶表示装置の薄膜トランジスター基板の画素を示す図である。 従来の技術による液晶表示装置の薄膜トランジスター基板の画素を示す図である。 フレキシブルなディスプレイ装置における、プラスチックを用いた薄膜トランジスター基板の誤整列を示すグラフである。 本発明の第１の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。 本発明の第１の実施の形態による薄膜トランジスター基板において最大誤整列が生じた状態を示す平面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す平面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す断面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す平面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す断面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す平面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す断面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す平面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す断面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す平面図である。 本発明の第１の実施の形態による薄膜トランジスター基板の製造工程を示す断面図である。 本発明の第２の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。 本発明の第３の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。 本発明の第４の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。 本発明の第５の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。 本発明の第６の実施の形態による液晶表示装置の薄膜トランジスター基板の平面図である。 従来の技術による液晶表示装置のパッド構造を示す部分平面図である。 誤整列が生じていない液晶表示装置のパッド構造を示す図である。 誤整列が生じた液晶表示装置のパッド構造を示す図である。 誤整列が生じた液晶表示装置のパッド構造を示す図である。 本発明による液晶表示装置のパッド構造を示す平面図である。 本発明による液晶表示装置のパッド構造の拡大図である。 本発明による液晶表示装置のパッド構造の拡大図である。 本発明による液晶表示装置のパッド構造の１８−１８’線断面図である。 本発明による液晶表示装置のパッド構造に対応するＴＣＰ構造を示す図である。 Ｂは、図１９Ａに示すＴＣＰ構造の１９−１９’線断面図である。
符号の説明
１１０：透明な絶縁性基板
１２０：ゲートライン
１２５：下部ストレージ電極
１３０：ゲート絶縁膜
１４０：活性層
１５０：オーミック接触層
１６０ａ、１６０ｃ：第１のデータライン
１６０ｂ：第２のデータライン
１７０：ドレイン電極
１７５：上部ストレージ電極
１８０：保護膜
１８５：コンタクトホール
１９０：画素電極
４３０、５３０、６３０；パッド
５００：ＴＣＰ
６２１：プラスチック基板

Claims (42)

  1. ベース基板上に形成されたゲートラインと、
    前記ゲートラインと絶縁されて形成されたデータラインと、
    前記ゲートラインと前記データラインとが交差する領域に形成され、前記ゲートラインの線幅が少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備える薄膜トランジスター基板であって、
    前記データラインは、前記ゲートラインと絶縁されて交差する第１のデータラインと、前記第１のデータラインと交差し、その一端が前記第１のデータラインと電気的に接続される第２のデータラインと、を備え、前記薄膜トランジスターのドレイン電極は、前記第１及び第２のデータラインと所定の間隔だけ離れて配置されることを特徴とする薄膜トランジスター基板。
  2. 前記薄膜トランジスターは活性層を備え、前記ゲートラインと前記データラインに対する活性層の位置は、ゲート電極及びソース電極の位置をそれぞれ決めることを特徴とする請求項１に記載の薄膜トランジスター基板。
  3. 前記第２のデータラインは、前記ゲートラインと平行に形成されることを特徴とする請求項１に記載の薄膜トランジスター基板。
  4. 前記第２のデータラインは、前記ゲートライン上に形成されることを特徴とする請求項３に記載の薄膜トランジスター基板。
  5. 前記ドレイン電極は、前記第２のデータラインと平行に形成されることを特徴とする請求項１に記載の薄膜トランジスター基板。
  6. 前記第２のデータラインの第１の部分は前記ゲートラインと平行に、且つ、第２の部分は前記第１のデータラインと平行に折り曲げ状に形成されることを特徴とする請求項１に記載の薄膜トランジスター基板。
  7. 前記ドレイン電極は、前記第２のデータラインの第１の部分と平行に形成された第１のセクション及び前記第２のデータラインの第２の部分と平行に形成された第２のセクションを備えることを特徴とする請求項６に記載の薄膜トランジスター基板。
  8. 前記ドレイン電極は、前記第１のデータラインと平行な第１のセクション及び第２のデータラインと平行な第２のセクションを備えることを特徴とする請求項６に記載の薄膜トランジスター基板。
  9. 前記ドレイン電極は前記第１のデータラインと平行であり、前記第２のセクションから延びる第３のセクションを備えることを特徴とする請求項８に記載の薄膜トランジスター基板。
  10. 前記ドレイン電極の第１のセクション及び第３のセクションと接続されたストレージ電極をさらに備えることを特徴とする請求項９に記載の薄膜トランジスター基板。
  11. 前記ゲートラインの線幅は、前記ベース基板の伸縮率に左右されることを特徴とする請求項１に記載の薄膜トランジスター基板。
  12. 第１のストレージ電極をさらに備えることを特徴とする請求項１に記載の薄膜トランジスター基板。
  13. 前記第１のストレージ電極は、薄膜トランジスター基板の隣り合う画素のゲートライン突出部から形成されることを特徴とする請求項１２に記載の薄膜トランジスター基板。
  14. 前記第１のストレージ電極は、前記ゲートラインと所定の間隔だけ離されて平行に配置されることを特徴とする請求項１２に記載の薄膜トランジスター基板。
  15. 前記ドレイン電極と電気的に接続され、前記第１のストレージ電極上に形成される第２のストレージ電極をさらに備えることを特徴とする請求項１４に記載の薄膜トランジスター基板。
  16. 前記第２のストレージ電極と所定のコンタクトホールを介して接続される画素電極をさらに備えることを特徴とする請求項１５に記載の薄膜トランジスター基板。
  17. コンタクトホールを介して前記ドレイン電極と接続された画素電極をさらに備えることを特徴とする請求項１に記載の薄膜トランジスター基板。
  18. 前記ベース基板は、フレキシブル基板であることを特徴とする請求項１に記載の薄膜トランジスター基板。
  19. 前記ベース基板は、プラスチック製であることを特徴とする請求項１８に記載の薄膜トランジスター基板。
  20. 薄膜トランジスター基板を備えるディスプレイ装置において、
    前記薄膜トランジスター基板は、
    ベース基板上に形成されたゲートラインと、
    前記ゲートラインと絶縁されて形成されたデータラインと、
    前記ゲートラインと前記データラインとが交差する領域に形成され、前記ゲートラインの線幅が少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターを備え、前記データラインは前記ゲートラインと絶縁されて交差する第１のデータラインと、前記第１のデータラインと交差し、その一端が前記第１のデータラインと電気的に接続される第２のデータラインと、を備え、前記薄膜トランジスターのドレイン電極は前記第１及び第２のデータラインと所定の間隔だけ離れて配置されることを特徴とするディスプレイ装置。
  21. ベース基板上に形成されたゲートラインと、
    前記ゲートラインと絶縁されて形成されたデータラインと、
    前記ゲートラインと前記データラインとが交差する領域に形成され、前記ゲートラインの線幅が少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備える薄膜トランジスター基板であって、
    前記データラインは前記ゲートラインと絶縁されて交差し、所定の間隔をあけて平行に配置された一対の第１のデータラインと、前記一対の第１のデータラインと電気的に接続される第２のデータラインと、を備え、前記薄膜トランジスターのドレイン電極は前記一対の第１のデータライン及び前記第２のデータラインと所定の間隔だけ離れて配置されることを特徴とする薄膜トランジスター基板。
  22. 前記ドレイン電極は、前記一対の第１のデータライン及び第２のデータラインと平行に延びるセクションを備えることを特徴とする請求項２１に記載の薄膜トランジスター基板。
  23. 前記ゲートラインの線幅は、前記ベース基板の伸縮率に左右されることを特徴とする請求項２１に記載の薄膜トランジスター基板。
  24. 第１のストレージ電極をさらに備えることを特徴とする請求項２１に記載の薄膜トランジスター基板。
  25. 前記第１のストレージ電極は、前記ゲートラインと所定の間隔だけ離されて平行に配置されることを特徴とする請求項２４に記載の薄膜トランジスター基板。
  26. 前記ドレイン電極と電気的に接続され、前記第１のストレージ電極上に形成される第２のストレージ電極をさらに備えることを特徴とする請求項２４に記載の薄膜トランジスター基板。
  27. 前記第２のストレージ電極と所定のコンタクトホールを介して接続される画素電極をさらに備えることを特徴とする請求項２６に記載の薄膜トランジスター基板。
  28. コンタクトホールを介して前記ドレイン電極と接続された画素電極をさらに備えることを特徴とする請求項２１に記載の薄膜トランジスター基板。
  29. 前記ベース基板は、フレキシブル基板であることを特徴とする請求項２１に記載の薄膜トランジスター基板。
  30. 前記基板は、プラスチック製であることを特徴とする請求項２９に記載の薄膜トランジスター基板。
  31. 薄膜トランジスター基板を備えるディスプレイ装置において、
    前記薄膜トランジスター基板は、
    ベース基板上に形成されたゲートラインと、
    前記ゲートラインと絶縁されて形成されたデータラインと、
    前記ゲートラインと前記データラインとが交差する領域に形成され、前記ゲートラインの線幅が少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備え、前記データラインは前記ゲートラインと絶縁されて交差し、所定の間隔をあけて平行に配置された一対の第１のデータラインと、前記一対の第１のデータラインと電気的に接続される第２のデータラインと、を備え、前記薄膜トランジスターのドレイン電極は前記一対の第１のデータライン及び前記第２のデータラインと所定の間隔だけ離れて配置されることを特徴とするディスプレイ装置。
  32. 前記ドレイン電極は、前記一対の第１のデータライン及び第２のデータラインと平行に延びるセクションを備えることを特徴とする請求項３１に記載のディスプレイ装置。
  33. ディスプレイ装置の薄膜トランジスター基板の製造方法において、
    （ａ）ベース基板上にゲートラインを形成する段階と、
    （ｂ）前記ゲートラインと絶縁されて交差する第１のデータラインと、前記第１のデータラインと交差し、その一端が前記第１のデータラインと電気的に接続される第２のデータラインと、を形成する段階と、
    （ｃ）ドレイン電極を前記データラインと所定の間隔だけ離れるように配置する段階と、を含み、
    前記ゲートラインの線幅が、少なくとも前記データラインの線幅よりも大きく形成されることを特徴とする請求項３１に記載の薄膜トランジスター基板の製造方法。
  34. 前記ゲートラインと平行な前記第２のデータラインを形成する段階をさらに含むことを特徴とする請求項３３に記載の薄膜トランジスター基板の製造方法。
  35. 前記ドレイン電極を配置する段階は、
    前記第２のデータラインと平行なドレイン電極を形成する段階を含むことを特徴とする請求項３３に記載の薄膜トランジスター基板の製造方法。
  36. 前記第２のデータラインの第１の部分は前記ゲートラインと平行に、且つ、第２の部分は前記第１のデータラインと平行に第２のデータラインを形成する段階をさらに含むことを特徴とする請求項３３に記載の薄膜トランジスター基板の製造方法。
  37. 前記ドレイン電極を配置する段階は、
    前記第２のデータラインと平行なドレイン電極を形成する段階を含むことを特徴とする請求項３６に記載の薄膜トランジスター基板の製造方法。
  38. 前記ドレイン電極を配置する段階は、
    前記第１のデータライン及び第２のデータラインと平行にドレイン電極を形成する段階を含むことを特徴とする請求項３３に記載の薄膜トランジスター基板の製造方法。
  39. ディスプレイ装置の薄膜トランジスター基板の製造方法において、
    （ａ）ベース基板上にゲートラインを形成する段階と、
    （ｂ）前記ゲートラインと絶縁されて交差し、所定の間隔をあけて平行に配置された一対の第１のデータラインと、前記一対の第１のデータラインと電気的に接続される第２のデータラインと、を形成する段階と、
    （ｃ）ドレイン電極を前記データラインと所定の間隔だけ離れるように配置する段階と、を含み、
    前記ゲートラインの線幅が、少なくとも前記データラインの線幅よりも大きく形成されることを特徴とする薄膜トランジスター基板の製造方法。
  40. 前記ドレイン電極を配置する段階は、
    前記一対の第１のデータライン及び第２のデータラインと平行なドレイン電極の一部を形成する段階を含むことを特徴とする請求項３９に記載の薄膜トランジスター基板の製造方法。
  41. ディスプレイ装置の薄膜トランジスター基板の製造方法において、
    薄膜トランジスター基板内のゲートラインと薄膜トランジスター構成要素との最大誤整列範囲を決める段階と、
    ゲートラインの線幅を前記最大誤整列範囲よりも大きく形成する段階と、を含むことを特徴とする薄膜トランジスター基板の製造方法。
  42. 前記最大誤整列範囲を決める段階は、
    前記薄膜トランジスター基板のベース基板の伸縮率を決める段階を含むことを特徴とする請求項４１に記載の薄膜トランジスター基板の製造方法。
JP2006144575A 2005-07-22 2006-05-24 薄膜トランジスター基板及びその製造方法 Pending JP2007036196A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050066864A KR101138429B1 (ko) 2005-07-22 2005-07-22 박막 트랜지스터 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2007036196A true JP2007036196A (ja) 2007-02-08
JP2007036196A5 JP2007036196A5 (ja) 2009-05-14

Family

ID=37657015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006144575A Pending JP2007036196A (ja) 2005-07-22 2006-05-24 薄膜トランジスター基板及びその製造方法

Country Status (4)

Country Link
US (1) US20070018168A1 (ja)
JP (1) JP2007036196A (ja)
KR (1) KR101138429B1 (ja)
CN (1) CN1901204A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156448A (ja) * 2005-12-07 2007-06-21 Lg Phillips Lcd Co Ltd 液晶表示装置
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402090B (zh) * 2011-12-05 2014-05-14 深圳市华星光电技术有限公司 一种阵列基板及液晶显示装置、阵列基板的制造方法
KR102026927B1 (ko) 2012-12-24 2019-10-01 엘지디스플레이 주식회사 구동부를 포함하는 표시장치
CN103474329A (zh) 2013-09-22 2013-12-25 京东方科技集团股份有限公司 一种膜层图案的制作方法
TWI581436B (zh) * 2014-06-16 2017-05-01 元太科技工業股份有限公司 基板結構及其製作方法
CN104516133B (zh) * 2015-01-27 2017-12-29 深圳市华星光电技术有限公司 阵列基板及该阵列基板的断线修补方法
KR102542186B1 (ko) * 2016-04-04 2023-06-13 삼성디스플레이 주식회사 표시 장치
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03245126A (ja) * 1990-02-23 1991-10-31 Hitachi Ltd 薄膜トランジスタパネル
WO1995002847A1 (fr) * 1993-07-13 1995-01-26 Kabushiki Kaisha Toshiba Dispositif d'affichage a matrice active
JPH11288000A (ja) * 1998-04-06 1999-10-19 Hitachi Ltd 液晶表示装置
JP2002057347A (ja) * 2000-06-09 2002-02-22 Lg Philips Lcd Co Ltd 液晶表示装置用アレー基板の製作方法
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
JP2003186035A (ja) * 2001-12-19 2003-07-03 Hitachi Ltd 液晶表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368523A (en) * 1979-12-20 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Liquid crystal display device having redundant pairs of address buses
FR2585167B1 (fr) * 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
US5715025A (en) * 1993-02-22 1998-02-03 Goldstar Co., Ltd. Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode
KR0139319B1 (ko) * 1994-11-14 1998-06-15 김광호 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치
JPH1039333A (ja) * 1996-07-19 1998-02-13 Sharp Corp アクティブマトリクス型表示装置およびその欠陥修正方法
KR100521256B1 (ko) * 1998-03-20 2006-01-12 삼성전자주식회사 쌍 박막 트랜지스터를 적용한 액정 표시 장치용 박막 트랜지스터 기판
KR100289538B1 (ko) * 1998-05-20 2001-06-01 김순택 박막트랜지스터 액정표시소자의 배선 레이아웃
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR100965155B1 (ko) * 2003-06-12 2010-06-23 삼성전자주식회사 액정표시장치 및 그 리페어 방법
KR20050003739A (ko) * 2003-07-04 2005-01-12 김재훈 액정표시장치 및 이의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03245126A (ja) * 1990-02-23 1991-10-31 Hitachi Ltd 薄膜トランジスタパネル
WO1995002847A1 (fr) * 1993-07-13 1995-01-26 Kabushiki Kaisha Toshiba Dispositif d'affichage a matrice active
JPH11288000A (ja) * 1998-04-06 1999-10-19 Hitachi Ltd 液晶表示装置
JP2002057347A (ja) * 2000-06-09 2002-02-22 Lg Philips Lcd Co Ltd 液晶表示装置用アレー基板の製作方法
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
JP2003186035A (ja) * 2001-12-19 2003-07-03 Hitachi Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156448A (ja) * 2005-12-07 2007-06-21 Lg Phillips Lcd Co Ltd 液晶表示装置
JP4554584B2 (ja) * 2005-12-07 2010-09-29 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ

Also Published As

Publication number Publication date
KR101138429B1 (ko) 2012-04-26
KR20070012054A (ko) 2007-01-25
CN1901204A (zh) 2007-01-24
US20070018168A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP3980918B2 (ja) アクティブマトリクス基板及びその製造方法、表示装置
US10510821B2 (en) Display device
US7864254B2 (en) Electrostatic discharge protection element comprising top gate thin film transistors with an auxiliary electrode between an organic insulating layer and a gate electrode
JP2007036196A (ja) 薄膜トランジスター基板及びその製造方法
JP5192052B2 (ja) 表示装置
JP5102878B2 (ja) 表示装置用基板及び表示装置
JP6076626B2 (ja) 表示装置及びその製造方法
JP2006330739A (ja) 可撓性表示装置の製造方法
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP5384088B2 (ja) 表示装置
JP2006139241A (ja) 可撓性液晶表示装置の製造方法
JP2005346091A (ja) 液晶表示装置およびその製造方法
JP2009031362A (ja) 配線基板、その製造方法、及び表示装置
KR20090086341A (ko) 반도체 장치, 전기 광학 장치, 전자 기기, 반도체 장치의 제조 방법, 전기 광학 장치의 제조 방법 및 전자 기기의 제조 방법
JP4054633B2 (ja) アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置
US8877570B2 (en) Array substrate with improved pad region and method for manufacturing the same
JP2008070874A (ja) 可撓性表示装置の製造装置及び製造方法
WO2018188656A1 (zh) 阵列基板及显示装置
JP4850168B2 (ja) 半導体装置
US8058653B2 (en) Thin film transistor array panel
KR20130020067A (ko) 표시장치 및 그 제조방법
KR20060102172A (ko) 박막 트랜지스터 표시판
JP5732500B2 (ja) 表示装置
JP6007269B2 (ja) 表示装置及び電子機器
JP5779690B2 (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213