JP2008235861A - 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ - Google Patents

薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ Download PDF

Info

Publication number
JP2008235861A
JP2008235861A JP2007327165A JP2007327165A JP2008235861A JP 2008235861 A JP2008235861 A JP 2008235861A JP 2007327165 A JP2007327165 A JP 2007327165A JP 2007327165 A JP2007327165 A JP 2007327165A JP 2008235861 A JP2008235861 A JP 2008235861A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
electrode
semiconductor layer
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007327165A
Other languages
English (en)
Other versions
JP5521270B2 (ja
Inventor
Ryohei Matsubara
亮平 松原
Mamoru Ishizaki
守 石▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2007327165A priority Critical patent/JP5521270B2/ja
Publication of JP2008235861A publication Critical patent/JP2008235861A/ja
Application granted granted Critical
Publication of JP5521270B2 publication Critical patent/JP5521270B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】有機半導体層の形成に印刷法を適用しても高スループットでアライメント精度良く、高いオンオフ比を有し、素子間でのばらつきが小さい薄膜トランジスタアレイを提供する。
【解決手段】薄膜トランジスタアレイの配置を(1)半導体層12の電流が流れる方向をソース配線28の方向と同じにする、(2)ソース・ドレイン電極27、26をクシ型形状の電極とする、等の最適化を行い、印刷法による有機半導体層12をストライプ形状とする。
【選択図】図1

Description

本発明は薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイに関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン系(Si系)であるが、フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ(有機トランジスタ)の研究が盛んになっている。一般に有機半導体を用いる場合、液体でのプロセスが可能となるため、大面積化、印刷法の適用、プラスチック基板の利用などといった利点が挙げられる(非特許文献1参照)。
またその応用分野は広く、上記のような薄型、軽量のフレキシブルディスプレイに限らず、RFID(Radio Frequency Identification)タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて有機トランジスタの研究は必要不可欠である。
このような理由により、現在では印刷を用いた有機半導体の研究が注目されている。
溶液から半導体層を形成するには、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置したトランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流(リーク電流)値が大きくなり、オンオフ比が低下してしまう問題がある。
このため、例えば特許文献1においてはインクジェット法を用いて所望の場所に半導体層を形成することにより、トランジスタ素子分離を実現している。また、例えば特許文献2においてはソース電極、ドレイン電極の間のチャネル部に半導体溶液を注入することによってトランジスタ素子分離を実現している。
また、例えば特許文献3においては、フレキソ印刷により有機半導体溶液をパターニングしている。
Science Vol.265,1684(1994) 特開2005−210086号公報 特開2004−80026号公報 特開2006−63334号公報
しかしながら、インクジェット法を用いる場合、一般的に有機半導体は溶媒に対する溶解度が低いため、ノズル近傍において有機半導体が析出して吐出不良が起きることがしばしばある。
また、チャネル部に半導体溶液を注入する方法では、スループットが低いという問題がある。
また、フレキソ印刷で素子分離をするためには、独立パターンを印刷する必要があるが、アニロックスから有機半導体溶液をフレキソ版に転写する際に、フレキソ版の凸部がアニロックスの凹部に入る場合と土手の部分にかかる場合とで転写される液量が異なり、成膜された膜の厚さにばらつきが生じる。膜厚のばらつきは、薄膜トランジスタの特性のばらつきとなる。
本発明では、高スループットでアライメント精度良く、高いオンオフ比を有し、素子間でのばらつきが小さい薄膜トランジスタアレイを実現すべく鋭意検討した結果、薄膜トランジスタアレイの配置を有機半導体層をストライプの形状で形成できるように最適化し、有機半導体層をストライプの形状で形成することにより上記の特性を有する薄膜トランジスタアレイおよびその製造方法を見出した。
請求項1記載の発明は、絶縁基板上に形成された薄膜トランジスタアレイにおいて、複数のトランジスタの半導体層が前記複数の薄膜トランジスタにまたがり、絶縁基板上にストライプの形状で形成されることを特徴とする。
請求項2記載の発明は、絶縁基板上にゲート電極を有し、前記ゲート電極がゲート絶縁層をはさんでソース・ドレイン電極と重なり、ソース・ドレイン間に半導体層を少なくとも有し、ドレイン電極は画素電極に接続され、画素電極は絶縁層をはさんでキャパシタ電極と重なっている薄膜トランジスタを、複数のゲート電極に接続された複数のゲート配線と、複数のソース電極に接続された複数のソース配線を用いてマトリクス状に配置した薄膜トランジスタアレイであって、前記半導体層が複数の薄膜トランジスタにまたがり、絶縁基板上にストライプの形状で形成されることを特徴とする。
請求項3記載の発明は、前記半導体層のストライプの形状の方向が、ソース配線の方向と同じであることを特徴とする。
請求項4記載の発明は、前記半導体層が有機半導体であることを特徴とする。
請求項5記載の発明は、前記画素電極が、前記半導体層に接触しないことを特徴とする。
請求項6記載の発明は、前記ドレイン電極と画素電極がそれぞれゲート電極およびキャパシタ電極に重なっていない部分は、前記半導体層と接触しないことを特徴とする。
請求項7記載の発明は、前記ソース・ドレイン電極がクシ型電極であることを特徴とする。
請求項8記載の発明は、前記ソース電極のクシ歯の数が、前記ドレイン電極のクシ歯の数よりも多いことを特徴とする。
請求項9記載の発明は、薄膜トランジスタが備えられた各画素領域の最も外側でソース電極がストライプ状半導体層を横切ることを特徴とする。
請求項10記載の発明は、前記絶縁基板がフレキシブルであることを特徴とする。
請求項11記載の発明は、請求項1乃至10に記載の薄膜トランジスタアレイの製造方法であって、ゲート電極を形成し、ゲート絶縁層を形成し、ソース・ドレイン電極を形成し、画素電極を形成し、半導体層を形成することのうち少なくとも1つが印刷法で行われることを特徴とする
請求項12記載の発明は、前記半導体を形成することが凸版印刷で行われることを特徴とする。
請求項13記載の発明は、前記ゲート電極を形成し、ソース・ドレイン電極を形成し、画素電極を形成することのうち少なくとも1つがスクリーン印刷、凸版印刷のいずれかで行われることを特徴とする。
請求項14記載の発明は、請求項1乃至10のいずれか1項に記載の薄膜トランジスタアレイと画像表示手段とからなることを特徴とする。
請求項15記載の発明は、前記画像表示手段が電気泳動方式によるものであることを特徴とする。
請求項16記載の発明は、前記画像表示手段が有機ELであることを特徴とする。
請求項17記載の発明は、前記画像表示手段が液晶ディスプレイであることを特徴とする。
以上説明したように、本発明によれば薄膜トランジスタアレイの配置を、半導体層をストライプ形状で形成できるように最適化することで、その結果半導体層を印刷法で形成しても高いスループットとアライメント精度を実現することが出来る。
本発明の実施形態において、半導体層12は複数の薄膜トランジスタにまたがるストライプ形状とすることが望ましい。これにより、薄膜トランジスタを高いスループットでアライメント精度も高く製造することができ、且つ、トランジスタ素子間のばらつきが小さく、オンオフ比が高い薄膜トランジスタを製造できる。
また、例えばボトムコンタクト型構造において、ウェットプロセスでドット形状の半導体層12を形成した場合、絶縁膜表面に比べて電極表面の濡れ性が高いとチャネル部の半導体層12が電極部や配線に引き寄せられてチャネル部が良好に形成できないという不良が発生してしまう場合がある。そこで、半導体層12をストライプ形状にすることで半導体溶液の量が増えるため、チャネル部の形成率が向上する。また、半導体層12の密着性を考慮した場合にも、ドット形状とストライプ形状とを比較するとストライプ形状の方が基板との接触面積が大きいため、半導体層12との密着性が向上する。
本発明の実施形態において、図1、5、8のように半導体層12のストライプ形状の方向がソース配線28の方向と同じであることが望ましい。これは、ソース配線28の方向に平行に隣り合う薄膜トランジスタのソース電極27の電位が等しいため、隣接する薄膜トランジスタにまたがって半導体層12が形成されていても、薄膜トランジスタ間で半導体層12を介して電流が流れないので、リーク電流(オフ電流)を小さく保つことが出来る。
本発明の実施形態において、半導体層12は有機半導体であることが望ましい。有機半導体は一部の有機溶媒に可溶であるため、半導体層12を印刷法により形成することが可能である。但し、半導体材料を溶媒に溶解させず粒子の状態で分散し、分散液を印刷した後乾燥や焼成することにより半導体層12を形成してもよい。
本発明の実施形態において、画素電極25は半導体層12に接触しないことが望ましい。半導体層12と画素電極25が接触していると、ソース電極27と画素電極25の間でオフ状態においても電流が流れてしまい、オンオフ比が小さくなるためである。
本発明の実施形態において、ドレイン電極26と画素電極25がそれぞれゲート電極21およびキャパシタ電極23に重なっていない部分は、半導体層12と接触しないことが望ましい。ゲート電極21およびキャパシタ電極23と重なっていない部分に半導体層12が存在すると、ゲート電極21およびキャパシタ電極23の電圧比によるオフ時に流れる電流の制御が不可能となり、オンオフ比の低下につながるためである。
本発明の実施形態におけるソース電極27・ドレイン電極26の形状としては、アモルファスシリコン(a−Si)などに比べて導電性の特性が低い有機半導体を用いる場合には、実効的なチャネル幅を増やし、電流を増やすために図2、6、9、12のようにクシ型形状の電極を用いることが望ましい。但し、クシ歯の向きは必ずしもソース配線28に直交している必要はなく、図17のようにソース配線28に平行な向きでもよく、またこれらの形状に限定されるものではない。
他の形状としては、例えば、図24のような形状(ソース電極27とドレイン電極26とがクシ型ではない形状)でもよく、さらには、コルビノ形状等も好適に用いることができる。
本発明の実施形態において、図2、6、9、12、17のようにソース電極27のクシ歯の数はドレイン電極26のクシ歯の数よりも多いことが望ましい。ソース電極27のクシ歯の数の方がドレイン電極26のクシの歯よりも多い場合は、該ソース電極27のクシの歯と同数のクシの歯からなるドレイン電極26とで構成する場合よりも寄生容量を低減することが出来るため望ましい。また、ソース電極27のクシ歯の数を多くすることにより、ソース配線28に平行な方向で隣り合うトランジスタ領域間の最も外側の電位が等しくなるため、リーク電流を減少させることも出来る。
本発明の実施形態において、図2、6、9、12、17のように薄膜トランジスタが備えられた各画素領域の最も外側でソース電極27がストライプ形状の半導体層12を横切ることが望ましい。ソース電極27が各画素領域の最も外側を横切ることで、ソース配線28に平行な方向で隣接する各画素の薄膜トランジスタを電気的に独立させることが出来、オフ電流を低減することが出来るため望ましい。
本発明の実施形態において、絶縁性の基板10としてはフレキシブルな基板10を用いることが望ましい。一般的に用いられる基板10の材料として、例えばポリエチレンテレフタレート(以下、「PET」という場合がある)やポリイミド、ポリエーテルスルホン(以下、「PES」という場合がある)、ポリエチレンナフタレート(以下、「PEN」という場合がある)、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板31やシリコンウェハなども絶縁性の基板10として用いることは可能であるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板10が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板10としてPENやポリイミドなどを用いることが望ましい。
本発明の実施形態におけるトランジスタの構造としては、ボトムゲート・ボトムコンタクト型、ボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型など特に限定されることなく全ての構造に用いることが出来る。
本発明の実施形態において、半導体層12の幅は特に限定されるものではないが、ソース電極27の画素電極25に近い方の先端部よりも内側に半導体層12が存在することが望ましい。オフ電流を下げる観点からは、半導体層12は、ソース電極27の画素電極25に近い方の先端部がゲート電極21の端部からはみ出すことは好ましくなく、また、半導体層12が画素電極25と接触することも好ましくない。反対に、半導体層12がドレイン電極26のソース配線28に近い方の先端部からはみ出すことは、オフ電流に影響を与えないため、半導体層12がドレイン電極26のソース配線28に近い方の先端部からはみ出してもよい。
本発明の実施形態において、電極の材料として用いられる材料は特に限定されるものではないが、一般的に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、電極の形成方法としては特に限定されるものではなく、蒸着やスパッタなどの乾式成膜法であってもよい。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、反転オフセット印刷、凸版印刷、フレキソ印刷、インクジェット法などの湿式成膜法により形成することが望ましい。
本発明の実施形態において、ゲート絶縁膜11として用いられる材料は特に限定されるものではないが、一般的に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。また、PETやPEN、PESなどの薄膜フィルムをゲート絶縁膜11として用いてもよい。
本発明の実施形態において、半導体層12として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。
有機半導体層を形成する印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることが出来る。一般的に、上記の有機半導体材料は、溶媒に対する溶解度が低いため、低粘度溶液の印刷に適した凸版印刷、フレキソ印刷、反転オフセット印刷、インクジェット法、ディスペンサを用いることが望ましい。特に凸版印刷は、印刷時間が短くインク使用量が少ないので最も好ましく、且つストライプの形状の印刷に適している。半導体層12をストライプ形状とすることで、アニロックスの凹凸による膜厚のばらつきの分布がストライプ形状内では平均化されて半導体層12の膜厚が一定となり、TFT特性を均一化できる。
本発明の実施形態において、ディスプレイの画像表示基板に用いられる基板の種類は特に限定されるものではないが、例えば、電気泳動型ディスプレイ、液晶ディスプレイ、有機エレクトロルミネッセンス(EL)ディスプレイなどがある。
尚、本発明の薄膜トランジスタアレイには、必要に応じて封止層13や層間絶縁膜14、上部画素電極29、ガスバリア層、平坦化膜などを形成してもよい。
また、薄膜トランジスタアレイにおいて、ソース・ドレインの呼称は便宜上のものであり、逆に呼んでもよい。本発明においては、ソース配線28に接続された電極をソース電極27とし、画素電極25に接続された電極をドレイン電極26と呼んでいる。
以下、実施例を基に本発明を説明する。
実施例1について説明する。本実施例では、図1、図2(拡大図)および図3、図4(断面図)に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。
基板10としてポリエチレンナフタレート(PEN)フィルム(帝人デュポン製)を用いた。PEN基板10上に反転オフセット印刷によりナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(重量比))を印刷し、180℃で1時間ベークしてゲート電極21、ゲート配線22、キャパシタ電極23、キャパシタ配線24を得た。
ゲート絶縁膜11として、ポリイミド(三菱ガス化学製ネオプリム)をダイコーターにより塗布し、180℃で1時間乾燥させてゲート絶縁膜11を形成した。
ソース電極27、ドレイン電極26およびソース配線28、画素電極25の材料としてナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(重量比))を用いて反転オフセット印刷により印刷し、180℃で1時間乾燥させてソース電極27、ドレイン電極26およびソース配線28、画素電極25を形成した。
半導体層12の材料としてLisicon SP200(Merck製)をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液、また、凸版として感光性樹脂凸版を用いて、150線のアニロックスロールを用いて凸版印刷によりストライプ形状の半導体層12を印刷し、100℃で60分乾燥させて半導体層12を形成した。
封止層13の材料としてフッ素系樹脂(旭硝子製サイトップ)を用いて、スクリーン印刷により印刷し、90℃で2時間真空乾燥して、封止層13を形成した。
しかる後、対向電極との間に電気泳動媒体を挟んで駆動したところ、良好に画像を表示することができた。
実施例2について説明する。本実施例では、図5、図6(拡大図)および図7(断面図)に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。
基板10としてポリイミドフィルム(宇部興産製)を用いた。ポリイミド基板10上に凸版印刷によりナノ銀インキ(住友電工製ナノ銀)を印刷し、180℃で1時間ベークさせてゲート電極21、ゲート配線22、キャパシタ電極23、キャパシタ配線24を得た。
ゲート絶縁膜11として、ポリビニルフェノール(Aldrich製)をダイコーターにより塗布し、180℃で1時間乾燥させてゲート絶縁膜11を形成した。
ソース電極27、ドレイン電極26の材料としてナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(重量比))を用い、反転オフセット印刷により印刷し、180℃で1時間乾燥させてソース電極27、ドレイン電極26を形成した。
ソース配線28、画素電極25の材料として銀ペースト(住友電工製)を用い、スクリーン印刷により印刷し、180℃で1時間乾燥させてソース配線28、画素電極25を形成した。
半導体層12の材料としてLisicon SP200(Merck製)をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液を用いて、ディスペンサによりストライプ形状の半導体層12を印刷し、100℃で60分乾燥させて半導体層12を形成した。
しかる後、対向電極との間に電気泳動媒体を挟んで本実施例によるディスプレイを駆動したところ、良好に画像を表示することができた。
実施例3について説明する。本実施例では、図8、図9(拡大図)、図10(断面図)に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。
基板10としてポリイミドフィルム(宇部興産製)を用いた。ポリイミドフィルム上に反転オフセット印刷によりナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(重量比))を印刷し、180℃で1時間ベークさせてゲート電極21、ゲート配線22、キャパシタ電極23、キャパシタ配線24を得た。
ゲート絶縁膜11として、ポリイミド(三菱ガス化学製ネオプリム)をダイコーターにより塗布し、180℃で1時間乾燥させてゲート絶縁膜11を形成した。
ソース電極27、ドレイン電極26の材料としてナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(重量比))を用い、反転オフセット印刷により印刷し、180℃で1時間乾燥させてソース電極27、ドレイン電極26を形成した。
ソース配線28、画素電極25の材料として銀ペースト(住友電工製)を用い、スクリーン印刷により印刷し、180℃で1時間乾燥させてソース配線28、画素電極25を形成した。
半導体層12の材料としてLisicon SP200(Merck製)をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液と、また、凸版として感光性樹脂凸版を用い、150線のアニロックスロールを用いて凸版印刷によりストライプ形状の半導体を印刷し、100℃で60分乾燥させて半導体層12を形成した。
封止層13の材料としてフッ素系樹脂(旭硝子製サイトップ)を用い、スクリーン印刷により印刷し、90℃で2時間真空乾燥し、封止層13を形成した。
しかる後、対向電極との間に電気泳動媒体を挟んで本実施例によるディスプレイを駆動したところ、良好に画像を表示することできた。
実施例4について説明する。本実施例では、図11、図12(拡大図)、図13(断面図)に示すようなトップゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。
基板10としてポリエチレンナフタレート(PEN)フィルム(帝人デュポン製)を用いた。PEN基板10上に反転オフセット印刷によりナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(重量比))を印刷し、180℃で1時間ベークさせてソース電極27、ドレイン電極26、ソース配線28、画素電極25を得た。
半導体層12の材料としてフルオレンビチオフェン共重合体(F8T2)をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液と、また、凸版として感光性樹脂凸版を用い、150線のアニロックスロールを用いて凸版印刷によりストライプ状の半導体を印刷し、100℃で60分乾燥させて半導体層12を形成した。
ゲート絶縁膜11として、ポリビニルフェノール(Aldrich製)をインクジェット法により塗布、180℃で1時間乾燥させてゲート絶縁膜11を形成した。
ゲート電極21、ゲート配線22、キャパシタ電極23、キャパシタ配線24の材料として銀ペースト(住友電工製)を用いてスクリーン印刷により印刷し、180℃で1時間乾燥させてゲート電極21、ゲート配線22、キャパシタ電極23、キャパシタ配線24を形成した。
層間絶縁膜14の材料としてエポキシ樹脂(味の素ファインテクノ製)を用いてスクリーン印刷により印刷し、90℃で1時間乾燥させて層間絶縁膜14を形成した。
上部画素電極29の材料として銀ペースト(味の素ファインテクノ製)を用いてスクリーン印刷により印刷し、90℃で1時間乾燥させて上部画素電極29を形成した。
しかる後、対向電極との間に電気泳動媒体を挟んで本実施例によるディスプレイを駆動したところ、良好に表示ができた。
実施例5について説明する。本実施例では、図14、図15(拡大図)、および図16(断面図)に示す封止層13、層間絶縁膜14、上部画素電極29を積層したボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。
実施例3と同様の方法で半導体層12まで形成した。封止層13の材料としてフッ素系樹脂(旭硝子製サイトップ)を用い、スクリーン印刷により印刷し、90℃で2時間真空乾燥し、封止層13を形成した。
層間絶縁膜14の材料としてエポキシ樹脂(味の素ファインテクノ製)を用いてスクリーン印刷により印刷し、90℃で1時間乾燥させて層間絶縁膜14を形成した。
上部画素電極29の材料として銀ペースト(味の素ファインテクノ製)を用いてスクリーン印刷により印刷し、90℃で1時間乾燥させて上部画素電極29を形成した。
しかる後、対向電極との間に電気泳動媒体を挟んで本実施例によるディスプレイを駆動したところ、良好に画像を表示することができ、実施例3と比較してコントラストが向上した。
実施例6について説明する。図18に示すように、ガラス基板31としてコーニング社製無アルカリガラス1737(0.7mm厚)を用いた。ガラス基板31上に赤(R)、緑(G)、青(B)、黒(BM)の顔料を分散したレジストを用いてフォトリソグラフィーによりカラーフィルター層を形成した。保護層として透明樹脂を用いて全面に保護層を形成した。スパッタ法により共通電極であるインジウム錫酸化物(ITO)を成膜し、その後透明感光性樹脂を用いてフォトリソグラフィーによりスペーサー34を形成した。
次いで配向膜32をスピンコートにより形成し、カラーフィルター付基板を作製した。
一方で、別のガラス基板31上に実施例5と同様の方法で上部画素電極29まで形成した。次いで上記の方法で配向膜32を形成し、TFT基板を作製した。
以上のようにして作製したカラーフィルター付基板とTFT基板を位置合わせして貼り合わせ、液晶33を封入した。次いでカラーフィルター付基板とTFT基板のカラーフィルターとTFTの形成されていない面に偏光板30を配置して、反射型液晶表示装置とした。この液晶表示装置を駆動したところ、良好に表示ができた。
実施例7について説明する。図19、図20、図21、図22、図23に示すように、ガラス基板としてコーニング社製無アルカリガラス1737(0.7mm厚)を用いた。ゲート電極(G1)、キャパシタ電極(C)として、ITOをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離によってパターニングした。
ゲート絶縁膜(GI1)として、ポリビニルフェノール(Aldrich製)をインクジェット法により塗布、180℃で1時間乾燥させてゲート絶縁膜(GI1)を形成した。
ソース電極(S1)、ドレイン電極(D1)兼ゲート電極(G2)として、ITOをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離によってパターニングした。
半導体層12の材料としてフルオレンビチオフェン共重合体(F8T2)をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液と、また凸版として感光性樹脂凸版を用い、150線のアニロックスロールを用いて凸版印刷によりストライプ状の半導体層12を印刷し、100℃で60分乾燥させて有機半導体層(OSC1)を形成した。
封止層(F1)の材料としてフッ素系樹脂(旭硝子製サイトップ)を用い、スクリーン印刷により印刷し、90℃で2時間真空乾燥し、封止層(F1)を形成した。
再度ゲート絶縁膜(GI2)として、ポリビニルフェノール(Aldrich製)をインクジェット法により塗布、180℃で1時間乾燥させてゲート絶縁膜(GI2)を形成した。
ソース電極(S2)、ドレイン電極(D2)として、ITOをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離によってパターニングした。
再度半導体層12の材料としてフルオレンビチオフェン共重合体(F8T2)をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液と、また凸版として感光性樹脂凸版を用い、150線のアニロックスロールを用いて凸版印刷によりストライプ状の半導体層12を印刷し、100℃で60分乾燥させて有機半導体層(OSC2)を形成した。
再度封止層(F2)の材料としてフッ素系樹脂(旭硝子製サイトップ)を用い、スクリーン印刷により印刷し、90℃で2時間真空乾燥し、封止層(F2)を形成した。
層間絶縁膜14の材料として感光性透明アクリル樹脂を用いて露光・現像をし、180℃で30分ベークして層間絶縁膜14を形成した。
上部画素電極29の材料としてITOをスパッタによって成膜し、フォトレジスト塗布・露光・現像・エッチング・レジスト剥離によってパターニングした。
しかる後、正孔輸送層41としてポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)をスピンコート法によって全面に塗布し、100℃で1時間乾燥した。
続いて発光層42を凸版印刷にて赤色発光層、緑色発光層、青色発光層としていずれもポリフルオレン系物質を順次形成した。さらに、蒸着によって共通電極43としてカルシウム、銀を全面に成膜した。最後に全体を封止ガラス(図示せず)で覆った。このカラー有機ELディスプレイを駆動したところ、良好に表示をすることが出来た。
実施例8として、図24に示すようなソース電極27、ドレイン電極26がくし型ではないタイプの電極を形成した以外は、実施例1と同様にディスプレイを製造した。
電気泳動型ディスプレイを駆動した結果、ソース配線28に平行な隣り合う画素間に微小な電流が流れるため、若干のコントラストの低下が認められたが、駆動することは可能であった。
[比較例1]
比較例1として、半導体層12をスピンコート法で形成した以外は、実施例1と同様にディスプレイを製造した。この比較例1においては、電気泳動型ディスプレイを駆動した結果、走査方向のクロストークが見受けられた。
[比較例2]
比較例2として、半導体層12をディスペンサ法により、ストライプ形状ではなくドット形状とした以外は、実施例2と同様にディスプレイを製造した。電気泳動型ディスプレイを駆動した結果、半導体層12をストライプ形状とした実施例2と比べて、画像の表示状態は変わらなかったが、半導体層12の形成時間は10倍になった。
また、テープ剥離試験の結果、比較例2は100個の半導体パターンのうち15個が密着性不足のため剥離した。
本発明の実施形態の一例を示す薄膜トランジスタアレイの模式図(ボトムゲート・ボトムコンタクト型)である。 図1の1画素分の拡大図である。 図2のa−b間の断面を示す図である。 図2のc−d間の断面を示す図である。 本発明の実施形態の一例を示す薄膜トランジスタアレイの模式図(ボトムゲート・ボトムコンタクト型)である。 図5の1画素分の拡大図である。 図5のe−f間の断面を示す図である。 本発明における、ソース電極の最外部のクシ歯が、ソース電極の他のクシ歯よりも長いことを特徴とする薄膜トランジスタアレイの模式図(ボトムゲート・ボトムコンタクト型)である。 図8の1画素分の拡大図である。 図9のg−h間の断面を示す図である。 本発明における、各画素領域内におけるソース電極の最外部のクシ歯が、ソース電極の他のクシ歯よりも長いことを特徴とする薄膜トランジスタアレイの模式図(トップゲート・ボトムコンタクト型)である。 図11の1画素分の拡大図である。 図12のi−j間の断面を示す図である。 本発明の実施形態の一例を示す薄膜トランジスタアレイの模式図(ボトムゲート・ボトムコンタクト型)である。 図14の1画素分の拡大図である。 図15のk−l間の断面を示す図である。 本発明の実施形態の一例を示す薄膜トランジスタアレイの模式図である。 本発明の実施形態の一例を示す液晶表示装置の断面模式図である。 本発明の実施形態の一例を示すEL表示装置用薄膜トランジスタアレイの模式図である。 図19の1画素分の拡大図である。 図20のm−n間の断面を示す図である。 図20に示す薄膜トランジスタに有機EL層を積層させた断面図である。 有機ELディスプレイの駆動回路の一例を示す図である。 本発明の実施形態の一例を示す薄膜トランジスタアレイの模式図(ボトムゲート・ボトムコンタクト型)である。
符号の説明
10・・・基板
11・・・ゲート絶縁膜
12・・・半導体層
13・・・封止層
14・・・層間絶縁膜
21・・・ゲート電極
22・・・ゲート配線
23・・・キャパシタ電極
24・・・キャパシタ配線
25・・・画素電極
26・・・ドレイン電極
27・・・ソース電極
28・・・ソース配線
28’・・・第2のソース配線
29・・・上部画素電極
30・・・偏光板
31・・・ガラス基板
32・・・配向膜
33・・・液晶
34・・・スペーサー
35・・・共通電極
36・・・カラーフィルター(カラー部)
37・・・カラーフィルター(ブラックマトリクス)
38・・・保護層
G1・・・第1のゲート電極
G2・・・第2のゲート電極
C・・・キャパシタ電極
GI1・・・第1のゲート絶縁膜
GI2・・・第2のゲート絶縁膜
S1・・・第1のソース電極
S2・・・第2のソース電極
D1・・・第1のドレイン電極
D2・・・第2のドレイン電極
OSC1・・・第1の有機半導体層
OSC2・・・第2の有機半導体層
F1・・・第1の封止層
F2・・・第2の封止層
41・・・正孔輸送層
42・・・発光層
43・・・共通電極

Claims (17)

  1. 絶縁基板上に形成された薄膜トランジスタアレイにおいて、複数のトランジスタの半導体層が前記複数の薄膜トランジスタにまたがり、絶縁基板上にストライプの形状で形成されることを特徴とする薄膜トランジスタアレイ。
  2. 絶縁基板上にゲート電極を有し、前記ゲート電極がゲート絶縁層をはさんでソース・ドレイン電極と重なり、ソース・ドレイン間に半導体層を少なくとも有し、ドレイン電極は画素電極に接続され、画素電極は絶縁層をはさんでキャパシタ電極と重なっている薄膜トランジスタを、複数のゲート電極に接続された複数のゲート配線と、複数のソース電極に接続された複数のソース配線を用いてマトリクス状に配置した薄膜トランジスタアレイであって、前記半導体層が複数の薄膜トランジスタにまたがり、絶縁基板上にストライプの形状で形成されることを特徴とする薄膜トランジスタアレイ。
  3. 前記半導体層のストライプの形状の方向が、ソース配線の方向と同じであることを特徴とする請求項1または2記載の薄膜トラジスタアレイ。
  4. 前記半導体層が有機半導体であることを特徴とする請求項1乃至3のいずれか一項に記載の薄膜トランジスタアレイ。
  5. 前記画素電極が、前記半導体層に接触しないことを特徴とする請求項1乃至4のいずれか一項に記載の薄膜トランジスタアレイ。
  6. 前記ドレイン電極と画素電極がそれぞれゲート電極およびキャパシタ電極に重なっていない部分は、前記半導体層と接触しないことを特徴とする請求項1乃至5のいずれか一項に記載の薄膜トランジスタアレイ。
  7. 前記ソース・ドレイン電極がクシ型電極であることを特徴とする請求項1乃至6のいずれか一項に記載の薄膜トランジスタアレイ。
  8. 前記ソース電極のクシ歯の数が、前記ドレイン電極のクシ歯の数よりも多いことを特徴とする請求項7に記載の薄膜トランジスタアレイ。
  9. 薄膜トランジスタが備えられた各画素領域の最も外側でソース電極がストライプ状半導体層を横切ることを特徴とする請求項1乃至8のいずれか一項に記載の薄膜トランジスタアレイ。
  10. 前記絶縁基板がフレキシブル基板であることを特徴とする請求項1乃至9のいずれか一項に記載の薄膜トランジスタアレイ。
  11. 請求項1乃至10のいずれか一項に記載の薄膜トランジスタアレイの製造方法であって、ゲート電極を形成し、ゲート絶縁層を形成し、ソース・ドレイン電極を形成し、画素電極を形成し、半導体層を形成することのうち少なくとも1つが印刷法で行われることを特徴とする薄膜トランジスタの製造方法。
  12. 前記半導体を形成することが凸版印刷で行われることを特徴とする請求項11に記載の薄膜トランジスタの製造方法。
  13. 前記ゲート電極を形成し、ソース・ドレイン電極を形成し、画素電極を形成することのうち少なくとも1つがスクリーン印刷、凸版印刷のいずれかで行われることを特徴とする請求項11または12に記載の薄膜トランジスタの製造方法。
  14. 請求項1乃至10のいずれか一項に記載の薄膜トランジスタアレイと画像表示手段とからなることを特徴とするアクティブマトリクス型ディスプレイ。
  15. 前記画像表示手段が電気泳動方式によるものであることを特徴とする請求項14に記載のアクティブマトリクス型ディスプレイ。
  16. 前記画像表示手段が有機ELであることを特徴とする請求項14に記載のアクティブマトリクス型ディスプレイ。
  17. 前記画像表示手段が液晶ディスプレイであることを特徴とする請求項14に記載のアクティブマトリクス型ディスプレイ。
JP2007327165A 2007-02-21 2007-12-19 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ Expired - Fee Related JP5521270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007327165A JP5521270B2 (ja) 2007-02-21 2007-12-19 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007041508 2007-02-21
JP2007041508 2007-02-21
JP2007327165A JP5521270B2 (ja) 2007-02-21 2007-12-19 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ

Publications (2)

Publication Number Publication Date
JP2008235861A true JP2008235861A (ja) 2008-10-02
JP5521270B2 JP5521270B2 (ja) 2014-06-11

Family

ID=39705861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007327165A Expired - Fee Related JP5521270B2 (ja) 2007-02-21 2007-12-19 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ

Country Status (2)

Country Link
US (2) US8110858B2 (ja)
JP (1) JP5521270B2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147178A (ja) * 2008-12-17 2010-07-01 Ricoh Co Ltd 有機トランジスタアレイ、表示パネル及び表示装置
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP2010267719A (ja) * 2009-05-13 2010-11-25 Shimadzu Corp 薄膜電子素子の製造方法
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2012068573A (ja) * 2010-09-27 2012-04-05 Toppan Printing Co Ltd 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
JP2013501383A (ja) * 2009-08-05 2013-01-10 コヴィオ インコーポレイテッド プリンテッドエレクトロニクスのための印刷に適応した設計及びレイアウトスキーム
JP2013019955A (ja) * 2011-07-07 2013-01-31 Dainippon Printing Co Ltd アクティブマトリクス基板
JP2013084887A (ja) * 2011-09-27 2013-05-09 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置
JP2013201201A (ja) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP2013211446A (ja) * 2012-03-30 2013-10-10 Toppan Printing Co Ltd 薄膜トランジスタアレイおよび画像表示装置
WO2014049968A1 (ja) * 2012-09-26 2014-04-03 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
WO2014068829A1 (ja) * 2012-10-31 2014-05-08 凸版印刷株式会社 薄膜トランジスタアレイ
WO2014147990A1 (ja) * 2013-03-22 2014-09-25 凸版印刷株式会社 薄膜トランジスタアレイ
WO2014147992A1 (ja) * 2013-03-21 2014-09-25 凸版印刷株式会社 薄膜トランジスタアレイ
JP2015005563A (ja) * 2013-06-19 2015-01-08 凸版印刷株式会社 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2015043064A (ja) * 2013-02-25 2015-03-05 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2015065390A (ja) * 2013-09-26 2015-04-09 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
JP2015082568A (ja) * 2013-10-22 2015-04-27 凸版印刷株式会社 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP2015207704A (ja) * 2014-04-22 2015-11-19 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
WO2016147672A1 (ja) * 2015-03-18 2016-09-22 凸版印刷株式会社 薄膜トランジスタアレイ、画像表示装置および薄膜トランジスタアレイの製造方法
WO2018038107A1 (ja) * 2016-08-23 2018-03-01 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および画像表示装置
US10451943B2 (en) 2015-04-20 2019-10-22 Pi-Crystal Inc. Method for manufacturing active matrix array device, and active matrix array device manufactured thereby
JP2019204967A (ja) * 2019-07-29 2019-11-28 堺ディスプレイプロダクト株式会社 有機el表示装置及びその製造方法
JP2019216236A (ja) * 2019-05-15 2019-12-19 堺ディスプレイプロダクト株式会社 有機el表示装置及び有機el表示装置の製造方法
CN111886700A (zh) * 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置及其制造方法
US10847549B2 (en) 2017-02-15 2020-11-24 Toppan Printing Co., Ltd. Thin-film transistor array and method for producing the same
US11094763B2 (en) 2018-03-28 2021-08-17 Sakai Display Products Corporation Organic EL device with alternately lined source drain electrodes
US11195457B2 (en) 2018-03-28 2021-12-07 Sakai Display Products Corporation Organic EL display device with reduced surface roughness and manufacturing method therefor
JP2023075198A (ja) * 2011-11-11 2023-05-30 株式会社半導体エネルギー研究所 発光装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5204238B2 (ja) 2008-10-02 2013-06-05 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置
US20100327902A1 (en) * 2009-06-25 2010-12-30 Uniram Technology, Inc. Power saving termination circuits for dram modules
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
KR101984734B1 (ko) * 2012-11-16 2019-06-03 삼성디스플레이 주식회사 신축성 베이스 플레이트와 그것을 사용한 신축성 유기 발광 표시 장치 및 그 제조방법
GB2521139B (en) * 2013-12-10 2017-11-08 Flexenable Ltd Reducing undesirable capacitive coupling in transistor devices
CN103681875A (zh) * 2013-12-26 2014-03-26 南京中电熊猫液晶显示科技有限公司 一种具有修复功能的切换薄膜电晶体
CN103928401B (zh) * 2014-04-01 2017-01-18 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104332490A (zh) * 2014-10-27 2015-02-04 重庆京东方光电科技有限公司 一种薄膜晶体管
TW201628200A (zh) * 2014-10-28 2016-08-01 Toppan Printing Co Ltd 薄膜電晶體陣列及其製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JPH09283438A (ja) * 1996-04-08 1997-10-31 A G Technol Kk 多結晶半導体薄膜、その形成方法、多結晶半導体tft及びtft基板
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2004080026A (ja) * 2002-08-02 2004-03-11 Semiconductor Energy Lab Co Ltd 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP2006058730A (ja) * 2004-08-23 2006-03-02 Sony Corp 表示装置
WO2006025275A1 (ja) * 2004-08-30 2006-03-09 Kyoto University 有機半導体発光装置およびそれを用いた表示装置
JP2006140433A (ja) * 2004-11-10 2006-06-01 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法、並びにこの有機薄膜トランジスタを備える平板表示装置
JP2006191026A (ja) * 2005-01-06 2006-07-20 Samsung Electronics Co Ltd アレイ基板及びそれを有する表示装置
JP2006278822A (ja) * 2005-03-30 2006-10-12 Toppan Printing Co Ltd 有機電界効果型トランジスタの製造方法
JP2006287245A (ja) * 2006-05-11 2006-10-19 Semiconductor Energy Lab Co Ltd 表示装置
JP2006332661A (ja) * 2005-05-24 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法と有機薄膜トランジスタを備えた有機電界発光表示装置
JP2007036196A (ja) * 2005-07-22 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスター基板及びその製造方法
JP2007043159A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示パネル及びその製造方法
JP2008520086A (ja) * 2004-11-09 2008-06-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機トランジスタを製造するための自己整合プロセス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
GB2388709A (en) * 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
US7894026B2 (en) * 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4836446B2 (ja) 2003-12-26 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4120591B2 (ja) * 2004-01-16 2008-07-16 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電気泳動表示装置
JP2006063334A (ja) 2004-07-30 2006-03-09 Sumitomo Chemical Co Ltd 高分子化合物、高分子薄膜およびそれを用いた高分子薄膜素子
US7612839B2 (en) * 2005-03-15 2009-11-03 Sharp Kabushiki Kaisha Active matrix substance and display device including the same
JP4636921B2 (ja) * 2005-03-30 2011-02-23 セイコーエプソン株式会社 表示装置の製造方法、表示装置および電子機器

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JPH09283438A (ja) * 1996-04-08 1997-10-31 A G Technol Kk 多結晶半導体薄膜、その形成方法、多結晶半導体tft及びtft基板
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2004080026A (ja) * 2002-08-02 2004-03-11 Semiconductor Energy Lab Co Ltd 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP2006058730A (ja) * 2004-08-23 2006-03-02 Sony Corp 表示装置
WO2006025275A1 (ja) * 2004-08-30 2006-03-09 Kyoto University 有機半導体発光装置およびそれを用いた表示装置
JP2008520086A (ja) * 2004-11-09 2008-06-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機トランジスタを製造するための自己整合プロセス
JP2006140433A (ja) * 2004-11-10 2006-06-01 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法、並びにこの有機薄膜トランジスタを備える平板表示装置
JP2006191026A (ja) * 2005-01-06 2006-07-20 Samsung Electronics Co Ltd アレイ基板及びそれを有する表示装置
JP2006278822A (ja) * 2005-03-30 2006-10-12 Toppan Printing Co Ltd 有機電界効果型トランジスタの製造方法
JP2006332661A (ja) * 2005-05-24 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法と有機薄膜トランジスタを備えた有機電界発光表示装置
JP2007036196A (ja) * 2005-07-22 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスター基板及びその製造方法
JP2007043159A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示パネル及びその製造方法
JP2006287245A (ja) * 2006-05-11 2006-10-19 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147178A (ja) * 2008-12-17 2010-07-01 Ricoh Co Ltd 有機トランジスタアレイ、表示パネル及び表示装置
WO2010107027A1 (ja) * 2009-03-17 2010-09-23 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP4743348B2 (ja) * 2009-03-17 2011-08-10 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
US8742423B2 (en) 2009-03-17 2014-06-03 Toppan Printing Co., Ltd. Thin-film transistor array and image display device in which thin-film transistor array is used
JPWO2010107027A1 (ja) * 2009-03-17 2012-09-20 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP2010267719A (ja) * 2009-05-13 2010-11-25 Shimadzu Corp 薄膜電子素子の製造方法
US9155202B2 (en) 2009-08-05 2015-10-06 Thin Film Electronics Asa Print compatible designs and layout schemes for printed electronics
JP2013501383A (ja) * 2009-08-05 2013-01-10 コヴィオ インコーポレイテッド プリンテッドエレクトロニクスのための印刷に適応した設計及びレイアウトスキーム
JPWO2011122205A1 (ja) * 2010-03-30 2013-07-08 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2012068573A (ja) * 2010-09-27 2012-04-05 Toppan Printing Co Ltd 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
JP2013019955A (ja) * 2011-07-07 2013-01-31 Dainippon Printing Co Ltd アクティブマトリクス基板
JP2013084887A (ja) * 2011-09-27 2013-05-09 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置
JP2023075198A (ja) * 2011-11-11 2023-05-30 株式会社半導体エネルギー研究所 発光装置
JP7432030B2 (ja) 2011-11-11 2024-02-15 株式会社半導体エネルギー研究所 発光装置
JP7475565B2 (ja) 2011-11-11 2024-04-26 株式会社半導体エネルギー研究所 発光装置
JP7496483B1 (ja) 2011-11-11 2024-06-06 株式会社半導体エネルギー研究所 発光装置
JP2013201201A (ja) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP2013211446A (ja) * 2012-03-30 2013-10-10 Toppan Printing Co Ltd 薄膜トランジスタアレイおよび画像表示装置
WO2014049968A1 (ja) * 2012-09-26 2014-04-03 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
WO2014068829A1 (ja) * 2012-10-31 2014-05-08 凸版印刷株式会社 薄膜トランジスタアレイ
US10374025B2 (en) 2012-10-31 2019-08-06 Toppan Printing Co., Ltd. Thin film transistor array
JP2015043064A (ja) * 2013-02-25 2015-03-05 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2018151649A (ja) * 2013-02-25 2018-09-27 株式会社半導体エネルギー研究所 表示装置
JP2014183265A (ja) * 2013-03-21 2014-09-29 Toppan Printing Co Ltd 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
WO2014147992A1 (ja) * 2013-03-21 2014-09-25 凸版印刷株式会社 薄膜トランジスタアレイ
JP2014187093A (ja) * 2013-03-22 2014-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ
WO2014147990A1 (ja) * 2013-03-22 2014-09-25 凸版印刷株式会社 薄膜トランジスタアレイ
US10038014B2 (en) 2013-03-22 2018-07-31 Toppan Printing Co., Ltd. Thin film transistor array
JP2015005563A (ja) * 2013-06-19 2015-01-08 凸版印刷株式会社 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2015065390A (ja) * 2013-09-26 2015-04-09 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
JP2015082568A (ja) * 2013-10-22 2015-04-27 凸版印刷株式会社 薄膜トランジスタおよびその製造方法ならびに画像表示装置
JP2015207704A (ja) * 2014-04-22 2015-11-19 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
WO2016147672A1 (ja) * 2015-03-18 2016-09-22 凸版印刷株式会社 薄膜トランジスタアレイ、画像表示装置および薄膜トランジスタアレイの製造方法
JPWO2016147672A1 (ja) * 2015-03-18 2017-12-28 凸版印刷株式会社 薄膜トランジスタアレイ、画像表示装置および薄膜トランジスタアレイの製造方法
US11264406B2 (en) 2015-03-18 2022-03-01 Toppan Printing Co., Ltd. Thin-film transistor array, image display device, and method for manufacturing thin-film transistor array
US10451943B2 (en) 2015-04-20 2019-10-22 Pi-Crystal Inc. Method for manufacturing active matrix array device, and active matrix array device manufactured thereby
CN109643659B (zh) * 2016-08-23 2022-07-26 凸版印刷株式会社 有机薄膜晶体管及其制造方法以及图像显示装置
CN109643659A (zh) * 2016-08-23 2019-04-16 凸版印刷株式会社 有机薄膜晶体管及其制造方法以及图像显示装置
WO2018038107A1 (ja) * 2016-08-23 2018-03-01 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および画像表示装置
JPWO2018038107A1 (ja) * 2016-08-23 2019-06-24 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および画像表示装置
US11302880B2 (en) 2016-08-23 2022-04-12 Toppan Printing Co., Ltd. Organic thin-film transistors and methods for manufacturing the same and image display devices
JP7163772B2 (ja) 2016-08-23 2022-11-01 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および画像表示装置
US10847549B2 (en) 2017-02-15 2020-11-24 Toppan Printing Co., Ltd. Thin-film transistor array and method for producing the same
US11195457B2 (en) 2018-03-28 2021-12-07 Sakai Display Products Corporation Organic EL display device with reduced surface roughness and manufacturing method therefor
US11335752B2 (en) 2018-03-28 2022-05-17 Sakai Display Products Corporation Organic-EL display device with alternately lined source drain electrodes and manufacturing method thereof
US11094763B2 (en) 2018-03-28 2021-08-17 Sakai Display Products Corporation Organic EL device with alternately lined source drain electrodes
US11812643B2 (en) 2018-03-28 2023-11-07 Sakai Display Products Corporation Organic-EL display apparatus with zig-zag source drain electrodes and manufacturing method thereof
CN111886700A (zh) * 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置及其制造方法
JP2019216236A (ja) * 2019-05-15 2019-12-19 堺ディスプレイプロダクト株式会社 有機el表示装置及び有機el表示装置の製造方法
JP2019204967A (ja) * 2019-07-29 2019-11-28 堺ディスプレイプロダクト株式会社 有機el表示装置及びその製造方法

Also Published As

Publication number Publication date
US8110858B2 (en) 2012-02-07
JP5521270B2 (ja) 2014-06-11
US20120097959A1 (en) 2012-04-26
US20080197348A1 (en) 2008-08-21
US8502228B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP4743348B2 (ja) 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
JP4946286B2 (ja) 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
JP4721972B2 (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
JP4408903B2 (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP2013062307A (ja) 薄膜トランジスタおよび電子機器
US10374025B2 (en) Thin film transistor array
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
WO2016067591A1 (ja) 薄膜トランジスタアレイおよびその製造方法
JP2009231325A (ja) 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
JP6135427B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP2007193267A (ja) 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
CN107534056B (zh) 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
WO2014068916A1 (ja) 薄膜トランジスタ
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
KR20080092705A (ko) 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

R150 Certificate of patent or registration of utility model

Ref document number: 5521270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees