JP2015005563A - 薄膜トランジスタ及びその製造方法並びに画像表示装置 - Google Patents

薄膜トランジスタ及びその製造方法並びに画像表示装置 Download PDF

Info

Publication number
JP2015005563A
JP2015005563A JP2013128563A JP2013128563A JP2015005563A JP 2015005563 A JP2015005563 A JP 2015005563A JP 2013128563 A JP2013128563 A JP 2013128563A JP 2013128563 A JP2013128563 A JP 2013128563A JP 2015005563 A JP2015005563 A JP 2015005563A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film transistor
thin film
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013128563A
Other languages
English (en)
Other versions
JP6217162B2 (ja
Inventor
広大 村田
Kodai Murata
広大 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2013128563A priority Critical patent/JP6217162B2/ja
Publication of JP2015005563A publication Critical patent/JP2015005563A/ja
Application granted granted Critical
Publication of JP6217162B2 publication Critical patent/JP6217162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】アライメント精度良く半導体層と保護層を形成し、かつ簡便なプロセスでトランジスタの素子分離を行うことのできる薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、基板と、基板上に形成されたゲート電極と、基板上とゲート電極上とにわたって形成されたゲート絶縁体層と、ゲート絶縁体層上に形成された半導体層と、絶縁体層上と半導体層上とにわたって形成されたソース電極及びドレイン電極と、ゲート絶縁体層と半導体層とソース電極及びドレイン電極との上に複数のトランジスタにわたってストライプ形状に形成された保護層とを有し、半導体層における、ソース電極とドレイン電極との間のチャネル部を流れる電流の方向と直交する方向の長さを規定する両端は、保護層のストライプ幅を規定する両端と一致し、保護層における、ストライプ形状の形成方向は、チャネル部を流れる電流の方向と平行な方向である。
【選択図】図6

Description

本発明は、薄膜トランジスタ及びその製造方法に関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン系であり、製造方法としてはフォトリソグラフィを用いたものが一般的である。
一方で、印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。印刷技術を用いることで、フォトリソグラフィよりも装置や製造コストが下がり、また真空や高温を必要としないことからプラスチック基板が利用できるなどのメリットが挙げられる。
またその応用分野は広く、薄型、軽量のフレキシブルディスプレイに限らず、RFID(Radio Frequency Identification)タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けてプリンタブルエレクトロニクスの研究は必要不可欠である。
溶液から半導体層を形成するには、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置したトランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流(リーク電流)値が大きくなり、オンオフ比が低下してしまう問題がある。
このため、例えば特許文献1においてはインクジェット法を用いて所望の場所に半導体層を形成することにより、トランジスタ素子分離を実現している。また、例えば特許文献2においてはソース電極、ドレイン電極の間のチャネル部に半導体溶液を注入することによってトランジスタ素子分離を実現している。
特開2005−210086号公報 特開2004−80026号公報
しかしながら、特許文献2の方法においてチャネル部に半導体溶液を注入するには隔壁の形成が必要となる為、通常のトランジスタ作製方法に加えて隔壁材料の成膜、及びパターニングのプロセスを別途行わなければならない。
また、特許文献1、2の方法において印刷法で半導体層を形成する場合、素子特性の向上、安定化には素子分離を図る必要がある為に位置精度の良い印刷方法が求められる。
本発明は、上述の課題を鑑みてなされたものであり、位置精度の向上を図る為に半導体層を塗布法でストライブ形状に形成、かつ半導体層と直交する方向に塗布法で保護層をストライプ形状に成膜する。その後、保護層で被覆されていない箇所を有機溶剤、無機溶剤、もしくはそれらの混合溶液で除去することで、素子分離を図る。
半導体層と保護層をストライプ形状に印刷することでアライメント精度よく半導体層と保護層を形成し、かつ保護層で被覆されていない半導体層を簡便な方法で除去することで素子分離を行うことができる為、トランジスタ素子分離が実現可能な高性能、高安定の薄膜トランジスタ及びその製造方法並びに画像表示装置を提供する。
本発明の第1の発明は、基板と、前記基板上に形成されたゲート電極と、前記基板上と前記ゲート電極上とにわたって形成されたゲート絶縁体層と、前記ゲート絶縁体層上に形成された半導体層と、前記絶縁体層上と前記半導体層上とにわたって形成されたソース電極及びドレイン電極と、前記ゲート絶縁体層と前記半導体層と前記ソース電極及びドレイン電極との上に複数のトランジスタにわたってストライプ形状に形成された保護層とを有し、前記半導体層における、前記ソース電極と前記ドレイン電極との間のチャネル部を流れる電流の方向と直交する方向の長さを規定する両端は、前記保護層のストライプ幅を規定する両端と一致し、前記保護層における、ストライプ形状の形成方向は、前記チャネル部を流れる電流の方向と平行な方向であることを特徴とする薄膜トランジスタである。
本発明の第2の発明は、前記半導体層が有機物を含む材料からなることを特徴とする薄膜トランジスタである。
本発明の第3の発明は、前記半導体層が金属酸化物を含む材料からなることを特徴とする薄膜トランジスタである。
本発明の第4の発明は、前記保護層が有機物を含む材料からなることを特徴とする薄膜トランジスタである。
本発明の第5の発明は、前記保護層が無機化合物を含む材料からなることを特徴とする薄膜トランジスタである。
本発明の第6の発明は、前記保護層が有機物と無機化合物の混合物を含む材料からなることを特徴とする薄膜トランジスタである。
本発明の第7の発明は、複数のトランジスタが形成された薄膜トランジスタの製造方法であって、基板上にゲート電極を形成する工程と、前記基板上と前記ゲート電極上とにわたってゲート絶縁体層を形成する工程と、前記ゲート絶縁体層上に半導体層を形成する工程と、前記絶縁体層上と前記半導体層上とに複数のトランジスタにわたってソース電極及びドレイン電極を形成する工程と、前記ゲート絶縁体層と前記半導体層と前記ソース電極及びドレイン電極との上に複数のトランジスタにわたって保護層を形成する工程と、前期半導体層の保護層で被覆されていない箇所を除去する工程とを有し、前記半導体層を形成する工程では、前記半導体層を前記複数のトランジスタにわたって前記ゲート電極の延伸方向に垂直方向に、かつ前記ソース電極と前記ドレイン電極との間のチャネル部に対して前記チャネル部を流れる電流の方向と直交する延伸方向を有するようにストライプ形状に形成し、前記保護層を形成する工程では、前記半導体層と直交する方向に延伸するストライプ形状に形成することを特徴とする、薄膜トランジスタの製造方法である。
本発明の第8の発明は、前記半導体層が塗布法にて形成されることを特徴とする薄膜トランジスタの製造方法である。
本発明の第9の発明は、前記保護層が塗布法にて形成されることを特徴とする薄膜トランジスタの製造方法である。
本発明の第10の発明は、前記半導体層の除去方法が有機系溶剤、無機系溶剤、及びこれらの混合溶液で洗い流すことを特徴とする薄膜トランジスタの製造方法である。
本発明の第11の発明は、前記半導体層の除去方法が有機系溶剤、無機系溶剤、及びこれらの混合溶液の蒸気にさらすことで除去することを特徴とする薄膜トランジスタの製造方法である。
本発明の第12の発明は、前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれか1つ以上であることを特徴とする薄膜トランジスタの製造方法である。
本発明の第13の発明は、前記ソース電極上と前記ドレイン電極上とに形成された層間絶縁膜と、前記層間絶縁膜上に形成された前記ドレイン電極に電気的に接続された画素電極と、前記画素電極上に形成された共通電極を含む表示媒体と、を有する画像表示装置である。
本発明の第14の発明は、前記表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置のいずれか1つ以上の表示媒体であることを特徴とする画素表示装置である。
本発明によれば、例えば塗布法にて半導体層をチャネル部を流れる電流と垂直方向にストライプ形状に形成後、例えば塗布法にて半導体層と直交する方向に保護層をストライプ形状に形成し、保護層で被覆されていない箇所の半導体層を除去することで、アライメント精度良く半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離が可能である。
本発明の一実施形態におけるボトムゲート−トップコンタクト型構造の一例を表す部分断面図 本発明の一実施形態における参考例の薄膜トランジスタの構造の一例を表す部分断面図 本発明の一実施形態における参考例の薄膜トランジスタの一部の配列図 本発明の一実施形態における薄膜トランジスタを表す部分断面図 本発明の一実施形態を示す薄膜トランジスタの一部の配列図 本発明の一実施形態を示す薄膜トランジスタの一部の配列図
以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。
図1に、ボトムゲート−トップコンタクト型構造の一例を表す薄膜トランジスタ10の部分断面図を示す。薄膜トランジスタ10は、基板1上にゲート電極2及びキャパシタ電極3を備え、基板1上とゲート電極2及びキャパシタ電極3上とにわたってゲート絶縁体層4を備えている。さらに、ゲート絶縁体層4上には半導体層5を備え、ゲート絶縁体層4上と半導体層5上とにわたってソース電極6及びドレイン電極7を備えている。さらに、ソース電極6とドレイン電極7との間に露出した半導体層5上を覆うよう保護層8を備えている。
参考例としての薄膜トランジスタの一部の配列図の一例を、薄膜トランジスタ30として図3に示す。図3は平面図であり、ゲート電極2(ゲート配線を含む)とソース電極6(ソース配線を含む)とがマトリクス状に画素領域を区切っている。半導体層5は画素列毎に複数のトランジスタにわたって連続して設けられるようにストライプ形状をなしている。保護層8は、上記の画素列毎に設けられた半導体層5のそれぞれを覆うようにストライプ形状をなしている。キャパシタ電極3はドレイン電極7に対向している。
図2の薄膜トランジスタ20は、薄膜トランジスタ30をA−B線で切断した概略断面図である。
図4は、本実施形態に係る薄膜トランジスタ40の構成を示す概略断面図である。また、図6に、本実施形態に係る薄膜トランジスタの一部の配列図である薄膜トランジスタ60の構成を示す。図6は平面図であり、薄膜トランジスタ60をA−B線で切断した構成が上記図4の薄膜トランジスタ40の構成に相当している。
薄膜トランジスタ40は、基板1上にゲート電極2を備え、基板1上とゲート電極2上とにわたって形成されたゲート絶縁体層4を備えている。ゲート絶縁体層4上には半導体層5を備えており、ゲート絶縁体層4上と半導体層5上とにわたってソース電極6及びドレイン電極7を備えている。さらに、ソース電極6とドレイン電極7との間に露出した半導体層5上を覆うよう保護層8を備えている。図6に示すように、ゲート電極2(ゲート配線を含む)とソース電極6(ソース配線を含む)とはマトリクス状に画素領域を区切っており、薄膜トランジスタ60の保護層8は画素行毎に複数のトランジスタにわたって半導体層5を覆うようにストライプ形状に設けられている。キャパシタ電極3はドレイン電極7に対向している。ソース電極6とドレイン電極7との間の領域Xにある半導体5の、チャネル部を流れる電流の方向と直交する方向の長さを規定する両端(E1、E2)は、保護層8のストライプ幅を規定する両端と一致している。保護層8における、ストライプ形状の延伸する方向は、前記チャネル部を流れる電流の方向と平行な方向である。
なお、本発明の実施の形態に係る薄膜トランジスタ40の構成は特に限定されない。
また、図5に、本実施形態に係る薄膜トランジスタの一部の配列図である薄膜トランジスタ50の構成を示す。図5は平面図である。薄膜トランジスタ50では、半導体層5がトランジスタ毎に設けられた図6の薄膜トランジスタ60とは異なり、半導体層5が画素列毎に複数のトランジスタにわたって連続して設けられるようにストライプ形状をなしている。当該ストライプ形状は、ゲート電極2の延伸方向に垂直方向に、かつソース電極6とドレイン電極7との間のチャネル部に対して当該チャネル部に流れる電流の方向と直交する延伸方向を有する。
本発明の実施の形態に係る基板1は可撓性を有することが望ましい。基板1の材料としては、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることができるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板1としては、特にPENやポリイミドなどを用いることが望ましい。
基板1が可撓性を有することで、フレキシブル、軽量、薄型な薄膜トランジスタを形成することができ、ひいては薄膜トランジスタを用いたデバイスにおいてもこれらの利点を生かすことができる。
本発明の実施の形態に係るゲート電極2、キャパシタ電極3の材料としては特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物(ITO)などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
本発明の実施の形態に係るゲート絶縁体層4の材料は、例えばポリビニルフェノール、ポリイミド、ポリメタクリル酸メチルなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などを用いることができる。ゲート絶縁体層4の形成方法はスピンコート法やダイコート法などの方法を用いることができる。また、PETやPEN、PESなどの薄膜フィルムをゲート絶縁体層4として用いてもよい。また、SiO、SiN、SiON、Al等の各種絶縁材料を用い、スパッタリング法、プラズマCVD法、真空蒸着法等で形成することもできる。
本発明の実施の形態に係る半導体層5は有機半導体材料や酸化物半導体材料であることが望ましい。有機半導体や酸化物半導体は一部の有機溶媒に可溶であるため、半導体層5を印刷法により形成することができる。但し、半導体材料を溶媒に溶解させず粒子の状態で分散し、分散液を印刷した後、乾燥や焼成することにより半導体層5を形成してもよい。有機半導体材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。また、酸化物半導体材料として亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることも出来る。
本発明の実施の形態に係るソース電極6、ドレイン電極7の材料としては特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物(ITO)などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
本発明の実施形態において、保護層8の封止材料として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。また、保護層8には必要に応じて遮光性を付与することも出来る。
本発明の実施の形態に係るゲート電極2、及びキャパシタ電極3、ソース電極6、ドレイン電極7を形成する工程のうち、少なくとも1つが印刷法で行われることが望ましい。薄膜トランジスタを低コストで形成するためには、印刷法が有用であるからである。例えば、ゲート電極2、及びキャパシタ電極3、ソース電極6、ドレイン電極7を真空蒸着法やスパッタリング法、フォトリソグラフィ、エッチングを用いて形成する場合に比べ、工程数を削減することができ、且つ真空プロセスを用いないことでコストを下げることができる。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、転写印刷法、インクジェット法などがある。
本発明の実施の形態に係る半導体層5の形成方法が凸版印刷法であることが望ましい。有機半導体や酸化物半導体を用いる場合、溶解させた溶液や分散させた溶液を用いることによって印刷法を適用することができるが、これらの有機半導体溶液や酸化物半導体溶液は、その溶解度の低さなどから粘度が低い場合が多い。そのため、用いることができる印刷法としては、凸版印刷法やインクジェット法に限られる。インクジェット法の場合、細かいパターンを形成しようとすると、溶液が広がらないように工夫する必要があり、一般的にフォトリソグラフィやスクリーン印刷法などによって予めバンクを設ける必要があるため、凸版印刷法がより好ましい。なお、半導体層5及び保護層8のそれぞれの形成に塗布法を用いる場合に、当該塗布法として可能なものとしては、例えば、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれか1つ以上を用いることができる。
尚、本発明の実施の形態に係る薄膜トランジスタは、マトリックス状に配置して薄膜トランジスタは、マトリックス状に配置して薄膜トランジスタアレイとして用いることができる。薄膜トランジスタアレイの場合は、必要に応じて層間絶縁膜や上部画素電極、ガスバリア層、平坦化膜、遮光膜などを形成してもよい。
薄膜トランジスタアレイは、画像表示装置に用いることができる。画像表示装置としては電子ペーパー、有機EL表示装置または液晶表示装置等を用いることができる。より詳細には、画像表示装置を構成する場合に、ソース極上とドレイン電極上とに層間絶縁膜を形成し、層間絶縁膜上にドレイン電極に電気的に接続された画素電極を形成し、画素電極上に形成された共通電極を含む表示媒体を備える等する。当該表示媒体として、例えば、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置のいずれか1つ以上の表示媒体を用いることができる。
本発明者は、図5に示した通り塗布法にて半導体層5をストライプ形状に形成し、半導体層5と直交する方向にストライプ形状に保護層8を形成後、保護層8で被覆されていない箇所の半導体層9を除去することで図6に示す素子分離を行った薄膜トランジスタアレイを作製した。
更に、塗布法にて半導体層5をストライプ形状に形成、半導体層5と直交する方向に保護層8を形成後、図5に示した通り保護層8で被覆されていない箇所の半導体層9を除去せずにストライプ形状のまま残した、素子分離を行っていない薄膜トランジスタアレイを作製した。
上記2種類の素子特性の関係について検討した。
図1に示すようなボトムゲート・トップコンタクト型の薄膜トランジスタ10の製造方法について説明する。まず、基板1の材料として、ポリエチレンナフタレート(PEN)、厚さ125μmを用いた。
次に、ゲート電極2、キャパシタ電極3の材料として、ナノ銀とポリエチレングリコールとの重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりPEN基板1上に印刷し、180℃で1時間ベークしてゲート電極2を形成した。
次に、ゲート絶縁体層4の材料として、ポリビニルフェノールをシクロヘキサノンに10重量%溶解させた溶液を用いた。ゲート絶縁体層4の溶液をダイコータ法により塗布し、180℃で1時間乾燥させて形成した。
次に、半導体層5の材料として、フルオレン−ビチオフェンコポリマー(F8T2)をテトラリンで1.0重量%になるように溶解した溶液を用いた。半導体層5は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、150線のアニロックスロールを用いて半導体層5の溶液をチャネル部を流れる電流の方向と水平方向になるように印刷し、100℃で60分乾燥させて形成した。次に、ソース電極6及びドレイン電極7の材料として、ナノ銀とポリエチレングリコールとの重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により印刷し、180℃で1時間乾燥させてソース電極6及びドレイン電極7を形成した。半導体層5と直交する方向に保護層8を形成した。
次に、半導体層5の保護層8で被覆されていない半導体層箇所9をトルエンで洗い流すことで素子の分離を行った。この結果、オフ状態での電流(リーク電流)値を小さくすることができた。
保護層8まで形成する工程は実施例1と全く同様な方法で図5の状態に薄膜トランジスタを作成した。
次に、半導体層5の保護層8で被覆されていない半導体層箇所9をトルエンの蒸気にさらすことで除去して図6のように素子の分離を行った。この結果、オフ状態での電流(リーク電流)値を小さくすることができた。
半導体層5の材料としてIn―Zn―O系酸化物溶液を用いた。半導体層5は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、150線のアニロックスロールを用いて半導体層5の溶液をチャネル部を流れる電流の方向と水平方向になるように印刷し、350℃、30分間ホットプレートにてアニール処理をして形成した。
保護層8までの形成プロセスにおいて、半導体層5の形成プロセス以外は実施例1と全く同様な方法で図5の状態に薄膜トランジスタを作成した。
次に、半導体層5の保護層8で被覆されていない半導体層箇所9を塩酸で洗い流すことで図6のように素子の分離を行った。この結果、オフ状態での電流(リーク電流)値を小さくすることができた。
保護層8まで形成する工程は実施例3と全く同様な方法で図5の状態に薄膜トランジスタを作成した。
次に、半導体層5の保護層8で被覆されていない半導体層箇所9を塩酸の蒸気にさらすことで除去して図6のように素子の分離を行った。この結果、オフ状態での電流(リーク電流)値を小さくすることができた。
比較例1
保護層8まで形成する工程は実施例1と全く同様な方法で図5の状態に薄膜トランジスタを作成した。
次に、半導体層5の保護層8で被覆されていない半導体層箇所9を除去せずに素子の分離を行わなかった。この結果、オフ状態での電流(リーク電流)値が高くなってしまった。
比較例2
保護層8まで形成する工程は実施例3と全く同様な方法で図5の状態に薄膜トランジスタを作成した。
次に、半導体層5の保護層8で被覆されていない半導体層箇所9を除去せずに素子の分離を行わなかった。この結果、オフ状態での電流(リーク電流)値が高くなってしまった。
以上のように上記実施例によれば、塗布法にて半導体層5をストライプ形状に形成して、半導体層5と直交する方向に塗布法にて保護層8を形成後、有機系溶剤、無機系溶剤、及びそれらの混合溶液のいずれかで保護層8で被覆されていない箇所の半導体層9を除去することで、アライメント精度良く半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離を実現し良好な素子特性を示す薄膜トランジスタを作製することができた。
本発明は、例えば、パーソナルコンピュータ、タブレット、携帯端末等に用いられる有機ELディスプレイ、液晶ディスプレイ、電子ペーパー等の表示装置の他、各種通信素子、センサ等に適用可能である。
1…基板
2…ゲート電極
3…キャパシタ電極
4…ゲート絶縁体層
5…半導体層
6…ソース電極
7…ドレイン電極
8…保護層
9…保護層、ソース電極、ドレイン電極に被覆されていない半導体層
10…薄膜トランジスタ
20…薄膜トランジスタ
30…薄膜トランジスタ
40…薄膜トランジスタ
50…薄膜トランジスタ
60…薄膜トランジスタ

Claims (14)

  1. 基板と、
    前記基板上に形成されたゲート電極と、
    前記基板上と前記ゲート電極上とにわたって形成されたゲート絶縁体層と、
    前記ゲート絶縁体層上に形成された半導体層と、
    前記絶縁体層上と前記半導体層上とにわたって形成されたソース電極及びドレイン電極と、
    前記ゲート絶縁体層と前記半導体層と前記ソース電極及びドレイン電極との上に複数のトランジスタにわたってストライプ形状に形成された保護層とを有し、
    前記半導体層における、前記ソース電極と前記ドレイン電極との間のチャネル部を流れる電流の方向と直交する方向の長さを規定する両端は、前記保護層のストライプ幅を規定する両端と一致し、
    前記保護層における、ストライプ形状の形成方向は、前記チャネル部を流れる電流の方向と平行な方向であることを特徴とする、薄膜トランジスタ。
  2. 前記半導体層が有機物を含む材料からなることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記半導体層が金属酸化物を含む材料からなることを特徴とする請求項1または請求項2に記載の薄膜トランジスタ。
  4. 前記保護層が有機物を含む材料からなることを特徴とする請求項1乃至請求項3のいずれか1項に記載の薄膜トランジスタ。
  5. 前記保護層が無機物を含む材料からなることを特徴とする請求項1乃至請求項4のいずれか1項に記載の薄膜トランジスタ。
  6. 前記保護層が有機物と無機化合物の混合物を含む材料からなることを特徴とする請求項1乃至請求項5のいずれか1項に記載の薄膜トランジスタ。
  7. 複数のトランジスタが形成された薄膜トランジスタの製造方法であって、
    基板上にゲート電極を形成する工程と、
    前記基板上と前記ゲート電極上とにわたってゲート絶縁体層を形成する工程と、
    前記ゲート絶縁体層上に半導体層を形成する工程と、
    前記絶縁体層上と前記半導体層上とに複数のトランジスタにわたってソース電極及びドレイン電極を形成する工程と、
    前記ゲート絶縁体層と前記半導体層と前記ソース電極及びドレイン電極との上に複数のトランジスタにわたって保護層を形成する工程と、
    前期半導体層の保護層で被覆されていない箇所を除去する工程とを有し、
    前記半導体層を形成する工程では、前記半導体層を前記複数のトランジスタにわたって前記ゲート電極の延伸方向に垂直方向に、かつ前記ソース電極と前記ドレイン電極との間のチャネル部に対して前記チャネル部を流れる電流の方向と直交する延伸方向を有するようにストライプ形状に形成し、
    前記保護層を形成する工程では、前記半導体層と直交する方向に延伸するストライプ形状に形成することを特徴とする、薄膜トランジスタの製造方法。
  8. 前記半導体層が塗布法にて形成されることを特徴とする請求項7に記載の薄膜トランジスタの製造方法。
  9. 前記保護層が塗布法にて形成されることを特徴とする請求項7または請求項8に記載の薄膜トランジスタの製造方法。
  10. 前記半導体層の除去方法が有機系溶剤、無機系溶剤、及びこれらの混合溶液で洗い流すことを特徴とする請求項7乃至請求項9のいずれか1項に記載の薄膜トランジスタの製造方法。
  11. 前記半導体層の除去方法が有機系溶剤、無機系溶剤、及びこれらの混合溶液の蒸気にさらすことで除去することを特徴とする請求項7乃至請求項10のいずれか1項に記載の薄膜トランジスタの製造方法。
  12. 前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれか1つ以上であることを特徴とする請求項8または9に記載の薄膜トランジスタの製造方法。
  13. 請求項1乃至請請求項12のいずれか1項に記載の薄膜トランジスタと、
    前記ソース極上と前記ドレイン電極上とに形成された層間絶縁膜と、
    前記層間絶縁膜上に形成された前記ドレイン電極に電気的に接続された画素電極と、
    前記画素電極上に形成された共通電極を含む表示媒体と、を有する画像表示装置。
  14. 前記表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機EL表示装置及び無機EL表示装置のいずれか1つ以上の表示媒体であることを特徴とする請求項13に記載の画素表示装置。
JP2013128563A 2013-06-19 2013-06-19 薄膜トランジスタ及びその製造方法並びに画像表示装置 Active JP6217162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013128563A JP6217162B2 (ja) 2013-06-19 2013-06-19 薄膜トランジスタ及びその製造方法並びに画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013128563A JP6217162B2 (ja) 2013-06-19 2013-06-19 薄膜トランジスタ及びその製造方法並びに画像表示装置

Publications (2)

Publication Number Publication Date
JP2015005563A true JP2015005563A (ja) 2015-01-08
JP6217162B2 JP6217162B2 (ja) 2017-10-25

Family

ID=52301244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013128563A Active JP6217162B2 (ja) 2013-06-19 2013-06-19 薄膜トランジスタ及びその製造方法並びに画像表示装置

Country Status (1)

Country Link
JP (1) JP6217162B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098222A (ja) * 2016-12-07 2018-06-21 株式会社リコー 電界効果型トランジスタの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250210A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP2008205451A (ja) * 2007-01-25 2008-09-04 Toppan Printing Co Ltd 薄膜トランジスタアレイおよびその製造方法
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2012084859A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置、及びその作製方法
JP2013084887A (ja) * 2011-09-27 2013-05-09 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置
JP2013105950A (ja) * 2011-11-15 2013-05-30 Sony Corp 半導体装置および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250210A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP2008205451A (ja) * 2007-01-25 2008-09-04 Toppan Printing Co Ltd 薄膜トランジスタアレイおよびその製造方法
JP2008235861A (ja) * 2007-02-21 2008-10-02 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
WO2011122205A1 (ja) * 2010-03-30 2011-10-06 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2012084859A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置、及びその作製方法
JP2013084887A (ja) * 2011-09-27 2013-05-09 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置
JP2013105950A (ja) * 2011-11-15 2013-05-30 Sony Corp 半導体装置および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098222A (ja) * 2016-12-07 2018-06-21 株式会社リコー 電界効果型トランジスタの製造方法

Also Published As

Publication number Publication date
JP6217162B2 (ja) 2017-10-25

Similar Documents

Publication Publication Date Title
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
JP6323055B2 (ja) 薄膜トランジスタアレイおよびその製造方法
US10374025B2 (en) Thin film transistor array
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
US9735381B2 (en) Thin film transistor array and manufacturing method of the same
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2009302169A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
WO2014147992A1 (ja) 薄膜トランジスタアレイ
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2017059702A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP2015195280A (ja) 薄膜トランジスタアレイ、その製造方法および画像表示装置
JP2016092059A (ja) ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170911

R150 Certificate of patent or registration of utility model

Ref document number: 6217162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250