JP2006058730A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2006058730A JP2006058730A JP2004242049A JP2004242049A JP2006058730A JP 2006058730 A JP2006058730 A JP 2006058730A JP 2004242049 A JP2004242049 A JP 2004242049A JP 2004242049 A JP2004242049 A JP 2004242049A JP 2006058730 A JP2006058730 A JP 2006058730A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- electrode
- liquid crystal
- area
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】TFTと補助容量により各画素を駆動制御する表示装置において、電圧保持率を十分に維持しながら開口率を最大にすることができる表示装置を提供すること。
【解決手段】駆動回路基板118と、対向基板119と、これらの両基板の間に封止された液晶層112とを備え、駆動回路基板118には各画素に対応した駆動制御用の有機TFT117と補助容量部120とを有しており、有機TFT117のソース電極108、ドレイン電極109、ゲート電極104及び補助容量部120の補助容量電極103、特に補助容量電極103が透明導電材料で形成されることにより、開口率を最大にできる。
【選択図】 図1
【解決手段】駆動回路基板118と、対向基板119と、これらの両基板の間に封止された液晶層112とを備え、駆動回路基板118には各画素に対応した駆動制御用の有機TFT117と補助容量部120とを有しており、有機TFT117のソース電極108、ドレイン電極109、ゲート電極104及び補助容量部120の補助容量電極103、特に補助容量電極103が透明導電材料で形成されることにより、開口率を最大にできる。
【選択図】 図1
Description
本発明は、駆動トランジスタと補助容量とにより各画素を駆動制御する表示装置に関し、特に透過型の液晶表示装置に関するものである。
薄膜トランジスタ(以下、TFTと称する。)はディスプレイなどのスイッチング素子として広く用いられている。従来のアモルファスシリコンでチャネル部を形成したTFTは、ポリシリコンでチャネル部を形成したTFTに比べて開口率が低く、視野角、輝度の点で劣っているが、その作製プロセスが簡易で大画面に適していることから、アモルファスシリコンTFTは液晶ディスプレイの駆動回路として活用されている。
こうしたアモルファスシリコン又はポリシリコンTFTで駆動される液晶ディスプレイにおいて、開口率を制限しているのは、画素トランジスタ、それを駆動するための配線、及び画素電位を保持するための補助容量の三つの要素であり、透過型表示装置のバックライトに対してはソース電極、ゲート電極、ドレイン電極、ソース電極用の配線、ゲート電極用の配線及び補助容量の電極が不透明であるため、開口率を減少させている。
アモルファスシリコンの場合は光導電性があるため、TFT領域は光を当てない構造としてオフ電流増加を防ぐ必要があり、画素トランジスタに遮光層を設ける構造とされている。このため、開口率を減少させている。
ここで開口率とは、一つの画素の総面積と実効的に表示に寄与している面積との比をいい、アクティブ駆動用パネルの場合、単位画素領域(セル)上の一部に駆動素子を形成するので、その分だけ表示に寄与する面積が小さくなる。特に多画素の場合は、セルの面積が小さくなりがちであるので、開口率を大きくすることは解決すべき重要な課題である。
他方、有機物をチャネル部に用いたTFTの場合は、スピンコートによる塗布やインクジェット方式など、フォトレジストなしでのパターニングが可能であるなど、更にプロセスが簡易になることが予想されるが、次に述べる理由から、そのキャリア移動度及びオン電流が低いために有機TFT自体の占める面積が大きくなる。
一般に、MOS(Metal Oxide Semiconductor)構造の絶縁ゲート型の電界効果トランジスタ(以下、FETと称する。)は、飽和領域において、ドレイン−ソース間のオン電流Idsは次式で表されることが知られている。
Ids=(W/L)μCg(Vg−Vth)2
(ここで、Wはチャネル幅、Lはチャネル長、μはキャリア移動度、Cgは反転層の単 位面積当たりの容量、Vgはゲート電圧、Vthは閾値電圧である。)
(ここで、Wはチャネル幅、Lはチャネル長、μはキャリア移動度、Cgは反転層の単 位面積当たりの容量、Vgはゲート電圧、Vthは閾値電圧である。)
この式から、有機TFTにおいては、キャリア移動度μが小さいことから、オン電流Idsを大きくするためには、(W/L)を大きくする必要があるが、チャネル長を短くするとオフ電流が大きくなるために限界があり、結局チャネル幅を広くせざるを得ない。従って、有機TFTの占める面積、すなわち画素トランジスタの面積が大きくなる。
また、層間絶縁膜を形成する工程でプラズマCVD(化学的気相成長法)やスパッタリング時、或いはPVA(Poly Vinyl Alcohol)などの有機層間絶縁膜の塗布後に有機層(チャネル部)がダメージを受けるなど、プロセスに起因して有機層が劣化し、リーク電流が増大することにより有機TFTのオン電流・オフ電流の比率が低下する現象が確認されている。このため、1フィールド期間に蓄積電荷を維持するには、補助容量(Cs)が必要になると共に、その面積をある一定面積以上にすることが必要となり、補助容量(Cs)の面積が大きくなる。したがって、有機TFTを表示装置に使用する場合には、開口率の低下を回避することが困難である。
以上のように、透過型液晶ディスプレイを有機TFTで駆動する場合には、開口率が低下し、高精細、高輝度及び高視野角を実現することが難しくなることが予想される。
この種の有機TFTで駆動する表示装置としては、以下の提案がなされている。
特開2003-298067号公報には、ゲート電極材料としてITO(Indium Tin Oxide)や導電性高分子等の有機材料を用いること、ソース電極及びドレイン電極の材料としてゲート電極と同様の材料を用いること、有機TFTを液晶表示装置、有機EL表示装置及びトランジスタを含む他の表示装置に用いることが示され、また画素電極は透明導電膜を用いて形成され、ドレイン電極やソース電極と同じ材料が使用可能であること等が示されている。こうした電極材料によって、有機TFTを表示装置に用いる場合に、表示装置の画素開口率を向上させ、表示装置の輝度を向上させることができるとしている(後記の特許文献1参照)。
また、特開2003-208819号公報には、有機半導体材料薄膜を用いた電界効果トランジスタを液晶表示パネル等のTFTとして用い、液晶その他の表示媒体に印加する電界を保持するためのコンデンサCsを設けることが示されている(後記の特許文献2参照)。
また、特開2004-47566号公報には、オン電流の向上とオフ電流の低減とを同時に実現する構造の有機FETが提案され、ゲート電極が透明導電材等で形成されていること、ソース電極及びドレイン電極もゲート電極と同様の材料で形成されていることが示されている(後記の特許文献3参照)。
また、特開2003-92407号公報には、ゲート電極、ソース電極及びドレイン電極がITOなどの透明性の材料で形成され得ることが示されている(後記の特許文献4参照)。
しかしながら、特許文献1では、有機TFTを表示装置に用いることは示しているが、有機FETにとって必要な補助容量を設けていないので、有機層の劣化によるリーク電流を防止することができない。
また、特許文献1、3、4のいずれにおいても、有機TFTのゲート電極、ソース電極及びドレイン電極に透明導電材を使用する場合が示されているが、上述した理由から、TFTの占有面積を縮小することには限界があることから、ゲート電極等を透明導電材で形成したことによる開口率の向上には限界がある。
本発明の目的は、こうした課題を解決するものであり、駆動トランジスタと補助容量とにより各画素を駆動制御する表示装置において、電圧保持を十分に行いながら開口率を大きく向上させることができる表示装置を提供することにある。
即ち、本発明は、駆動トランジスタと補助容量とにより各画素を駆動制御する表示装置において、少なくとも補助容量の電極が透明導電材料で構成されていることを特徴とする表示装置に係るものである。
本発明の表示装置によれば、特に有機TFTにおいては画素の蓄積電荷の維持にとって必要な補助容量の占有面積が大きくなることにより、これまでの従来技術では開口率の低下が不可避であったのに対し、各画素に接続される少なくとも補助容量の電極が透明導電材料で構成されているので、補助容量の領域を通して十分な光が画素領域に照射されることになる。従って、補助容量の占有面積を大きくして画素の蓄積電荷を十分に維持しながら、開口率を向上させることを両立することが可能となる。
本発明においては、高画素密度及び高精細化にとって、前記画素の少なくとも一部に少なくとも前記補助容量が重なる構造とするのがよい。特に、前記補助容量が、画素面積から駆動トランジスタの面積を除いた領域内に可能な限りの面積を確保して形成されるのがよい。
また、前記駆動トランジスタとしての薄膜トランジスタのソース電極、ドレイン電極及びゲート電極の少なくとも一つが透明導電材料で構成されていると、画素の開口率をより大きくすることができる。特に、前記薄膜トランジスタ及び前記補助容量の電極のいずれもが透明導電材料で構成されているのがよい。
また、これらの電極を構成する透明導電材料がITO、FTO(フッ素含有のTin Oxide)、ZnO、CuAlO2、SrCu2O2、PEDOT-PSS(ポリ(3,4)−エチレンジオキシチオフェンとポリスチレンスルホン酸ナトリウムとの混合物)及びポリアセチレンのいずれか、或いはこれらの組み合わせからなるものであってよい。
また、本発明は、薄膜トランジスタのチャネル部を構成する半導体層が有機半導体層である有機TFTに好適であり、この有機半導体層は、ペンタセン及びポリチオフェンの少なくとも一方を含むものであってよい。
そして、前記駆動トランジスタがボトムゲート型構造、トップゲート型構造及びデュアルゲート型構造の少なくとも一種からなるものであってよい。
また、本発明は、バックライト照射される透過型の液晶表示装置に好適である。
以下、図1〜図9について、本発明の好ましい実施の形態を詳細に説明する。
液晶表示装置の構成
図1は、本実施の形態によるボトムゲート型有機TFTを駆動トランジスタとする液晶表示装置の一画素に対応する部分断面図である。
図1は、本実施の形態によるボトムゲート型有機TFTを駆動トランジスタとする液晶表示装置の一画素に対応する部分断面図である。
この液晶表示装置100は、駆動回路基板118と、対向基板119と、これらの両基板の間に封止された液晶層112とを備え、また両基板の外表面にはそれぞれ偏光板101、116が直交ニコル方式で貼り付けられている。
駆動回路基板118においては、基板102上に形成されたゲート電極104と、このゲート電極を覆って形成されたゲート絶縁膜105と、このゲート絶縁膜上に形成されたソース電極108、ドレイン電極109及び有機半導体層(チャネル部)107とによって、ボトムゲート型の絶縁ゲート型有機TFT117が構成されており、またこの有機TFT117上に層間絶縁膜110と液晶配向膜111とが積層されている。
また、この駆動回路基板118においては、同一の基板102上に形成された補助容量電極103と、この補助容量電極を覆って形成されたゲート絶縁膜105と、このゲート絶縁膜105上にドレイン電極109と接続して形成された画素電極106とによって補助容量部120が構成されており、この補助容量部の画素電極106上に層間絶縁膜110が積層されている。なお、補助容量電極103は、説明のために画素領域と部分的に重なり合った状態で図示している(以下、同様)。
他方、対向基板119においては、基板115上に形成された対向電極114と、液晶配向膜113とが積層されている。
ここで注目すべきことは、ゲート電極104、ソース電極108、ドレイン電極109及び補助容量電極103のうち、少なくとも補助容量電極103が透明導電材料で形成されていることである。これによって、後記に詳述するように、画素の蓄積電荷を十分に維持しながら、画素の開口率を大きく向上させることができる。この開口率を更に向上させるためには、上記したいずれの電極も透明導電材料で形成されているのが望ましい。
そして、画素電極106も透明導電材料で形成されており、前記の各電極を形成するのに用いられる透明導電材料としては、ITO、FTO、ZnO、CuAlO2、SrCu2O2、PEDOT-PSS及びポリアセチレンのいずれか(例えばITO)、或いはこれらの透明導電材料を組み合わせたもの(混合物又は積層膜)でもよい。
また、ゲート絶縁膜105及び層間絶縁膜110は、公知の減圧CVD法や触媒CVD法などの低温プロセスで形成される例えばSiO2膜であるのが好ましい。但し、層間絶縁膜110をプラズマCVD法やスパッタリング法などによって成膜した場合には有機半導体層107にダメージを与えやすい。また、PVA(Poly Vinyl Alcohol)などの有機層間絶縁膜などの塗布によっても有機半導体層107にダメージを与え、リーク電流の増大を引き起こす可能性がある。しかし、これらは、上記した補助容量(面積)の増大によって補償することができる。
また、有機半導体層107の構成材料は、ペンタセンなどのアセン系の材料や、ポリチオフェンなどのヘテロ環式共役ポリマーであるのが好ましく、例えばペンタセンとしてよい。この有機半導体層107は、同一材料の単層又は積層構造、或いは異なる材料の積層構造からなっていてもよい。また、この有機半導体層107は、有機半導体材料のスピンコートやインクジェット方式を用いて塗布及びパターニング又は印刷することによって、容易に形成でき、素子分離パターンの形成が容易となる。
この液晶表示装置100は、バックライト123が背面から照射される透過型の液晶表示装置であるが、このためには、上記した各電極が透明導電材料で形成されると共に、ゲート絶縁膜105(更に好ましくは有機半導体層107、層間絶縁膜110、更には基板102、115)も透明材料で形成されることが好ましい。基板102、115はガラス、プラスチック基板であってよく、後者の場合はフレキシブルであることによる利点も生かせる。
図2は、本実施の形態による有機TFTアレイの画素121のレイアウトの一部平面図である。
ここで、一画素当たりについて、ソース電極108、ドレイン電極109、補助容量電極103、ゲートライン11、データライン14及びコモンライン16が占める面積を小さくすることが、開口率を上げるのに寄与することがわかる。
本発明に基づく表示装置100では、ソース電極108、ドレイン電極109及び補助容量電極103(更に好ましくは各ライン11、14、16)を上記した透明導電材料で形成しているので、開口率を最大にすることができる。
図2に示した例では、有機TFT117及び補助容量部120(補助容量電極103)が画素121(実際には、画素領域121から有機TFT117の占有面積を除いた画素電極106:以下、同様)の一部分と重なっているが、この重なる領域は更に拡大してよく、画素121の全体に亘って補助容量部120が重なる構造とすることができる。
図3は、この表示装置100の一画素の等価回路図であるが、この等価回路10では、有機TFT117のゲートがゲート電圧Vgateを印加するゲートライン11に接続され、ソースが信号電圧Vdataを印加するデータライン14に接続され、またドレインと共通電圧Vcomが設定されるコモンライン16との間に、補助容量部120の静電容量Csと液晶部122(電極106−114間)の静電容量CLCとこの液晶部の抵抗RLCとが並列に接続されている。
図4は、有機TFT117によるアクティブマトリックス駆動の液晶ディスプレイ100の全体の等価回路を示すが、直交するゲートライン11とデータライン14との交差部に有機TFT117が配置され、この有機TFTを介して液晶静電容量CLCに画像情報を書き込み、次の情報がくるまで電荷を保持する。
この場合、有機TFT117のチャネル抵抗だけで電荷を十分に保持できないので、それを補うために液晶静電容量CLCと並列に補助容量Csを付加し、リーク電流による液晶電圧の低下を補っている。
ところで、図1及び図2に示したソース電極108、ドレイン電極109、補助容量電極103、ゲートライン11、データライン14及びコモンライン16の占める面積が開口率を決める要因となっている。
低温成長のポリシリコンをチャネル部に用いた従来のポリシリコンTFTの場合、キャリア移動度が高くてドレイン電流のオン・オフ比が高いために、補助容量は不要である。
しかし、有機TFTの場合は、層間絶縁膜が存在せず、有機半導体層を成膜したままの状態では、キャリア移動度はおよそ1〜3cm2/V・s、オン・オフ比は106以上が実現されているが、図1に示したような構造では、有機半導体層107の素子分離及び層間絶縁膜110等の形成などのプロセス(エッチング、プラズマCVDなど)中に移動度の劣化、オン・オフ比の減少が起こる。
そのため、ある一定の選択期間内で液晶に印加される電圧を保持するためには、補助容量が不可欠となる。
有機TFTのチャネル幅と補助容量面積との関係
また、有機TFTのオン電流を大きくするためには、チャネル幅とチャネル長との比(W/L)、特にチャネル幅Wを大きくする必要があるが、Q-QVGA駆動(Quarter-Quarter Video Graphics Array:160×120ドットの表示方式、1フィールド期間16.7ms)のディスプレイを仮定したときに、有機TFTのチャネル幅Wと必要な補助容量面積Sを以下のようにして見積もることができる。
また、有機TFTのオン電流を大きくするためには、チャネル幅とチャネル長との比(W/L)、特にチャネル幅Wを大きくする必要があるが、Q-QVGA駆動(Quarter-Quarter Video Graphics Array:160×120ドットの表示方式、1フィールド期間16.7ms)のディスプレイを仮定したときに、有機TFTのチャネル幅Wと必要な補助容量面積Sを以下のようにして見積もることができる。
図2及び図3において次の条件に設定する。
画素面積d×d:320μm×320μm
液晶部の静電容量CLC:1.81×10-12F
液晶部の抵抗RLC:4.88×1013Ω
ゲート絶縁膜の厚さD:150nm
チャネル長L:5μm
チャネル幅W:400μm
典型的なオン電流Ion:1×10-5〜1×10-6A
典型的なオフ電流Ioff:1×10-9〜1×10-10A
画素面積d×d:320μm×320μm
液晶部の静電容量CLC:1.81×10-12F
液晶部の抵抗RLC:4.88×1013Ω
ゲート絶縁膜の厚さD:150nm
チャネル長L:5μm
チャネル幅W:400μm
典型的なオン電流Ion:1×10-5〜1×10-6A
典型的なオフ電流Ioff:1×10-9〜1×10-10A
図3を参照すれば、1フィールド後の時刻tにおける液晶層にかかる電圧Vは、その初期値をV0、有機TFTのオフ抵抗をRoffとして、次式(1)で表される。
V=V0exp[−t/(CLC+Cs)×R] ・・・(1)
(R=RLC×Roff/(RLC+Roff)
RLC>>Roffのとき、R〜Roff)
(R=RLC×Roff/(RLC+Roff)
RLC>>Roffのとき、R〜Roff)
また、補助容量部の静電容量Csは、ゲート絶縁膜の厚さをD、誘電率をε、単位面積当たりのゲート容量をCgとすると、次式(2)で表される。
Cs=ε・S/D=Cg・S ・・・(2)
素子分離や層間絶縁膜を形成するプロセスにより劣化した有機TFTのオフ電流は有機半導体層を流れる電流と考えられ、オフ電流により比抵抗を求めることができる。
したがって、有機半導体層の比抵抗をρ、有機半導体層の厚さをdとすると、オフ抵抗Roffは次式(3)で表される。
Roff=(L/dW)ρ ・・・(3)
図5は、1フィールド後の電圧保持率を理想的な99%とした場合の有機TFTのチャネル幅Wと必要な補助容量面積Sとの関係を示す(図中のXは320μm×320μmの画素面積(約1×10-7m2)を示す)。
ここでは、有機TFTのオフ電流により求めたオフ抵抗(Roff)の典型的な値として、0.28MΩ-m及び2.8MΩ-mの2種類を図示した。
図5に示すように、Roff=0.28MΩ-mの場合は、ほとんどの領域で必要な補助容量面積Sが画素面積を上回っている。実際には、ゲート電極や配線が存在するため、画素面積からそれらの面積を除いた領域が補助容量として利用できる最大の面積となる。
したがって有機TFTの場合、補助容量は画素面積から有機TFTの面積を除いた領域で可能な限り最大の面積で形成する必要があることがわかるが、本発明に基づく表示装置では補助容量電極に透明導電材料を用いることにより、補助容量面積を大きくし、最大となるように設定して液晶部への蓄積容量(電圧保持率)を99%と十分に維持できると同時に、画素の開口率も最大にすることができるのである。
このように、有機TFTのチャネル幅Wと補助容量面積Sとの関係から、開口率を最大にすると共に、画素面積から有機TFTの面積を除いた領域を可能な限り補助容量面積とすることによって、電圧保持率を高めるのに効果的な画素構造を提供することができる。
換言すれば、有機TFTのオン電流を確保するとともにオフ電流を制限するようにチャネル幅が決定され、このチャネル幅に対応して確保すべき電荷を保持するための補助容量の面積との関係に基づいて、有機TFTのチャネル幅Wと補助容量の面積Sとを1フィールド期間後、電圧保持率が理想的な99%になるようにすることができる。
選択期間における液晶充電率
上記したと同様に設計した有機TFTの充分なオン電流を確保するためには、チャネル幅Wを大きくすることが必要であるが、このときのデータ電圧と補助容量面積Sとの関係は次のようになる。
上記したと同様に設計した有機TFTの充分なオン電流を確保するためには、チャネル幅Wを大きくすることが必要であるが、このときのデータ電圧と補助容量面積Sとの関係は次のようになる。
図3において、データ電圧を液晶層に印加する場合(選択期間において)、有機TFTのオン抵抗をRon、時刻tにおける液晶層にかかる電圧Vは、次式(4)で表される。
V=Vmax{1−exp[−t/(CLC+Cs)×R]} ・・・(4)
(R=RLC×Ron/(RLC+Ron)
RLC>>Ronのとき、R〜Ron
Ron=Vds/Ids=(Vg−Vth)/Ids
Cs=Cg・S)
(R=RLC×Ron/(RLC+Ron)
RLC>>Ronのとき、R〜Ron
Ron=Vds/Ids=(Vg−Vth)/Ids
Cs=Cg・S)
ここで、Vmaxはデータ電圧の初期値、Vdsはドレイン・ソース間電圧、Idsはドレイン・ソース間電流(オン電流)、Vgはゲート電圧、Vthは閾値電圧であり、(Vg−Vth)は5V、Cgは6×10-6F/cm2(ゲート酸化膜がSiO2、厚さが150nm)である。
Q-QVGA駆動の選択期間は140μsであり、次のオン電流を仮定して理想的な充電率(V/Vmax)=99.9%が実現できるかを検討した。オン電流は、1×10-5A(μ=1×10-3cm2/V・s)、5×10-6A(μ=5×10-4cm2/V・s)及び1×10-6A(μ=1×10-4cm2/V・s)の3種類とした。
図6は、選択期間における液晶充電率(%)と補助容量面積Sとの関係を示す図である。図中のYは、補助容量電極を従来技術のように遮光性の材料で形成して開口率を極力下げないようにした場合の典型的な補助容量電極面積(3×10-9m2)を示し、またZは、本発明に基づいて補助容量電極を透明導電材料で形成して最大の面積とした場合の補助容量電極面積(8×10-8m2)を示す。
図6から分るように、補助容量面積が小さい場合は、充電が容易であるが、補助容量面積が大きい場合には、仮定したオン電流が小さいときは十分な充電率が達成できていない。しかし、オン電流が1×10-5A(μ=1×10-3cm2/V・s)の時には、99.9%以上の充電率が達成されており、現在の有機TFTの性能からこのオン電流の確保は可能である。
したがって、本実施の形態による有機TFTでは、選択期間における液晶充電率が最大であって補助容量面積が大きく、特に最大になるように、オン電流を大きく設定することができる。
非選択期間における液晶充電率
次に、非選択期間におけるデータ電圧の減少と補助容量面積Sとの関係を説明する。
次に、非選択期間におけるデータ電圧の減少と補助容量面積Sとの関係を説明する。
Q-QVGA駆動の非選択期間(16.6ms)後の充電率の減少をオフ電流値を仮定することにより求めた。図3において、有機TFTのオフ抵抗をRoffとして時刻tにおける液晶層にかかる電圧Vは前述した次式(1)で表される。
V=V0exp[−t/(CLC+Cs)×R] ・・・(1)
(R=RLC×Roff/(RLC+Roff)
RLC>>Roffのとき、R〜Roff
Cs=Cg・S)
(R=RLC×Roff/(RLC+Roff)
RLC>>Roffのとき、R〜Roff
Cs=Cg・S)
図7は、オフ電流Ioffとして、1×10-11A、5×10-11A、1×10-10A、5×10-10A及び1×10-9Aの5種類を仮定し、オフ電流により求めたオフ抵抗から、非選択期間における液晶充電率(%)と補助容量面積Sとの関係を求めた結果を示す。図中のYは、補助容量電極を従来技術のように遮光性の材料で形成して開口率を極力下げないようにした場合の典型的な補助容量電極面積(3×10-9m2)を示し、またZは、本発明に基づいて補助容量電極を透明導電材料で形成して最大の面積とした場合の補助容量電極面積(8×10-8m2)を示す。
図7から、オフ電流を1×10-11A程度まで下げることができれば、補助容量の大小に関係なく充電率を99%に保持できることが分かるが、ゲートリーク又は配線間のリークがあることを考慮するとオフ電流を抑えることは難しい。このため、オフ電流値が大きくなるにつれて、補助容量面積の大小による液晶の充電率の差異が大きくなっていくことが分かる。
有機TFTのオフ電流値として1×10-9A、1×10-10Aのうち、例えば1×10-9Aのときには、本発明に基づいて、補助容量電極を透明にして最大面積をとった場合は(図中、Zで示す。)充電率88.9%と高く保持されるが、従来技術のように不透明な補助容量電極の場合は(図中、Yで示す。)充電率38.5%と著しく減少してしまう。
したがって、本実施の形態による有機TFTでは、オフ電流が大きくなっても、非選択期間における液晶充電率が大となるように補助容量面積を大きく、特に最大にすることができる。
以上のように、有機TFTでのQ-QVGA又はそれ以上の解像度の液晶ディスプレイを駆動する場合には、本発明に基づいて、補助容量電極を透明にしてその面積を拡大し、好ましくは最大面積をとることが、開口率を高め、かつ液晶電圧保持(高コントラスト)に非常に有効である。
液晶表示装置の他の構成
以上に説明した、1フィールド後の電圧保持率を99%にする有機TFTのチャネル幅と補助容量(電極)面積との関係、選択期間における液晶充電率と補助容量面積との関係及び非選択期間における液晶充電率(すなわち液晶電圧保持率)と補助容量面積との関係は、図1に示したボトムゲート型構造の有機TFTに限らず、図8に示すデュアルゲート型構造及び図9に示すトップゲート型構造の有機TFTにも適用できる。なお、TFT以外の領域の構成は、図1に示したものと基本的に同様であるので、その説明は省略する。
以上に説明した、1フィールド後の電圧保持率を99%にする有機TFTのチャネル幅と補助容量(電極)面積との関係、選択期間における液晶充電率と補助容量面積との関係及び非選択期間における液晶充電率(すなわち液晶電圧保持率)と補助容量面積との関係は、図1に示したボトムゲート型構造の有機TFTに限らず、図8に示すデュアルゲート型構造及び図9に示すトップゲート型構造の有機TFTにも適用できる。なお、TFT以外の領域の構成は、図1に示したものと基本的に同様であるので、その説明は省略する。
図8に示すデュアルゲート型構造の有機TFT127によれば、基板102上に形成された第1ゲート電極104aと、この第1ゲート電極を覆って形成された第1ゲート絶縁膜105aと、この第1ゲート絶縁膜上に形成されたソース電極108、ドレイン電極109及び有機半導体層107とで有機TFTが形成され、さらにこの上に第2ゲート絶縁膜105bを介して第2ゲート電極104bが形成され、これによってFET動作を上下のゲート電極によって行える。
このようなデュアルゲート型構造の有機TFTでは、各ゲート絶縁膜に接して上下に反転層を生成できるため、オフ電流を抑制しながら、オン電流(オン・オフ化)をさらに大きくすることができる。また、上下の各FETのいずれかが動作不良となった場合でも、他方のFETを動作させることができ、トランジスタの信頼性が高くなる。
図9に示すトップゲート構造の有機TFT137は、基板102上に形成されたソース電極108、ドレイン電極109及び有機半導体層107の上に形成されたゲート絶縁膜105cを介してトップゲート電極104cが形成されたものである。
以上に述べた本発明の実施の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
例えば、上述した液晶表示装置の各構成部分の材質をはじめ、形状及び構造、その形成方法等は種々に変更してよい。特に補助容量部については、その誘電体膜(上述の105など)はSiO2以外にも誘電率の大きい別の材料で形成することもできる。また、液晶部の構造は、上述した層間絶縁膜110上に液晶配向膜111と接して画素電極を延設する構造としてもよい。
また、上述した補助容量(電極)の面積やそのパターンも変更してよく、その面積は画素領域の全域に亘る最大面積とすることが望ましいが、画素領域の面積の50%〜100%、更には80%〜100%とするのがよく、90%〜100%とするのが更によい。この面積比が50%未満となれば、電圧保持が不十分となり、また選択期間における液晶充電率を考慮すれば95%以下とするのが望ましい。
また、ボトムゲート型構造、トップゲート型構造及びデュアルゲート型構造の少なくとも一種からなる有機TFTを組み込むことも可能である。
また、本発明は上述した液晶表示装置に限らず、EC(エレクトロクロミズム)や有機EL(エレクトロルミネセンス)などの他の表示装置にも適用することができる。
以上のように、本発明に係る表示装置は、電圧保持を十分に行えると共に開口率を高めることができ、特に高コントラスト、高輝度の液晶表示装置として極めて有用である。
11…ゲートライン、12…有機TFT、14…データライン、16…コモンライン、
100…液晶表示装置、101、116…偏光板、102、115…基板、
103…補助容量電極、104…ゲート電極、104a…第1ゲート電極、
104b…第2ゲート電極、104c…トップゲート電極、
105、105c…ゲート絶縁膜、105a…第1ゲート絶縁膜、
105b…第2ゲート絶縁膜、116…透明画素電極、107…有機半導体層、
108…ソース電極、109…ドレイン電極、110…層間絶縁膜、
111、113…液晶配向膜、112…液晶層、114…対向電極、
117…ボトムゲート型有機TFT、118…駆動回路基板、119…対向基板、
120…補助容量部、122…液晶部、127…デュアルゲート型有機TFT、
137…トップゲート型有機TFT
100…液晶表示装置、101、116…偏光板、102、115…基板、
103…補助容量電極、104…ゲート電極、104a…第1ゲート電極、
104b…第2ゲート電極、104c…トップゲート電極、
105、105c…ゲート絶縁膜、105a…第1ゲート絶縁膜、
105b…第2ゲート絶縁膜、116…透明画素電極、107…有機半導体層、
108…ソース電極、109…ドレイン電極、110…層間絶縁膜、
111、113…液晶配向膜、112…液晶層、114…対向電極、
117…ボトムゲート型有機TFT、118…駆動回路基板、119…対向基板、
120…補助容量部、122…液晶部、127…デュアルゲート型有機TFT、
137…トップゲート型有機TFT
Claims (10)
- 駆動トランジスタと補助容量とにより各画素を駆動制御する表示装置において、少なくとも前記補助容量の電極が透明導電材料で構成されていることを特徴とする表示装置。
- 前記画素の少なくとも一部に少なくとも前記補助容量が重なる構造とした、請求項1に記載の表示装置。
- 前記補助容量が、画素面積から前記駆動トランジスタの面積を除いた領域内に形成された、請求項2に記載の表示装置。
- 前記駆動トランジスタとしての薄膜トランジスタのソース電極、ドレイン電極及びゲート電極の少なくとも一つが透明導電材料で構成されている、請求項1に記載の表示装置。
- 前記薄膜トランジスタ及び前記補助容量の電極のいずれもが透明導電材料で構成されている、請求項4に記載の表示装置。
- 前記透明導電材料がITO、FTO、ZnO、CuAlO2、SrCu2O2、PEDOT-PSS及びポリアセチレンのいずれか、或いはこれらの組み合わせからなる、請求項1、3又は4に記載の表示装置。
- 前記駆動トランジスタとしての薄膜トランジスタのチャネル部を構成する半導体層が有機半導体層である、請求項1に記載の表示装置。
- 前記有機半導体層が、ペンタセン及びポリチオフェンの少なくとも一方を含む、請求項7に記載の表示装置。
- 前記駆動トランジスタがボトムゲート型構造、トップゲート型構造及びデュアルゲート型構造の少なくとも一種からなる、請求項1に記載の表示装置。
- バックライト照射される透過型の液晶表示装置として構成された、請求項1に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004242049A JP2006058730A (ja) | 2004-08-23 | 2004-08-23 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004242049A JP2006058730A (ja) | 2004-08-23 | 2004-08-23 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006058730A true JP2006058730A (ja) | 2006-03-02 |
Family
ID=36106225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004242049A Pending JP2006058730A (ja) | 2004-08-23 | 2004-08-23 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006058730A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245031A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
JP2007335560A (ja) * | 2006-06-14 | 2007-12-27 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、表示装置、有機薄膜トランジスタの製造方法 |
WO2008093873A1 (ja) | 2007-02-02 | 2008-08-07 | Rohm Co., Ltd. | ZnO系半導体素子 |
JP2008211184A (ja) * | 2007-01-29 | 2008-09-11 | Canon Inc | アクティブマトリクス表示装置 |
JP2008235861A (ja) * | 2007-02-21 | 2008-10-02 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ |
JP2009025453A (ja) * | 2007-07-18 | 2009-02-05 | Casio Comput Co Ltd | 表示パネル及びその製造方法 |
JP2014504444A (ja) * | 2010-11-26 | 2014-02-20 | プラスティック ロジック リミテッド | 電子デバイス |
JP2015072487A (ja) * | 2010-02-26 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
2004
- 2004-08-23 JP JP2004242049A patent/JP2006058730A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245031A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
JP2007335560A (ja) * | 2006-06-14 | 2007-12-27 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、表示装置、有機薄膜トランジスタの製造方法 |
JP2008211184A (ja) * | 2007-01-29 | 2008-09-11 | Canon Inc | アクティブマトリクス表示装置 |
WO2008093873A1 (ja) | 2007-02-02 | 2008-08-07 | Rohm Co., Ltd. | ZnO系半導体素子 |
JP2008235861A (ja) * | 2007-02-21 | 2008-10-02 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ |
JP2009025453A (ja) * | 2007-07-18 | 2009-02-05 | Casio Comput Co Ltd | 表示パネル及びその製造方法 |
US9658506B2 (en) | 2010-02-26 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device having an oxide semiconductor transistor |
JP2015072487A (ja) * | 2010-02-26 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US9048325B2 (en) | 2010-02-26 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device having an oxide semiconductor transistor |
US10539845B2 (en) | 2010-02-26 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device having an oxide semiconductor transistor |
US10983407B2 (en) | 2010-02-26 | 2021-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device having an oxide semiconductor transistor |
US11927862B2 (en) | 2010-02-26 | 2024-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device having an oxide semiconductor transistor |
JP2014504444A (ja) * | 2010-11-26 | 2014-02-20 | プラスティック ロジック リミテッド | 電子デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230085132A1 (en) | Touch panel | |
CN108598087B (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
JP6514375B2 (ja) | 表示装置 | |
JP6351694B2 (ja) | 半導体装置 | |
JP6110522B2 (ja) | 表示装置 | |
JP2022028702A (ja) | 表示装置 | |
US8586979B2 (en) | Oxide semiconductor transistor and method of manufacturing the same | |
US7985969B2 (en) | Transistor and display and method of driving the same | |
JP5685805B2 (ja) | 半導体装置、半導体装置の製造方法、および電子機器 | |
WO2019138734A1 (ja) | 表示装置 | |
KR100763912B1 (ko) | 비정질 실리콘 박막트랜지스터 및 이를 구비하는 유기 발광디스플레이 | |
WO1998036406A1 (en) | Current-driven emissive display device and method for manufacturing the same | |
JP2010003910A (ja) | 表示素子 | |
TW201843795A (zh) | 半導體裝置及半導體裝置的製造方法 | |
TWI575732B (zh) | 畫素結構及其顯示面板 | |
KR20170078075A (ko) | 유기 발광 다이오드 표시 장치 | |
US20240046861A1 (en) | Display panel and mobile terminal | |
US10103178B2 (en) | Display device | |
US20110115006A1 (en) | Substrate for semiconductor device, method for producing the same, semiconductor device, and electronic apparatus | |
JP2006058730A (ja) | 表示装置 | |
US6278502B1 (en) | Pixel capacitor formed from multiple layers | |
JP2019040026A (ja) | 表示装置 | |
KR20130091504A (ko) | 표시 장치 | |
US8183568B2 (en) | Substrate for semiconductor device, semiconductor device, and electronic apparatus | |
JP2002297058A (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |