JP6351694B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6351694B2
JP6351694B2 JP2016229815A JP2016229815A JP6351694B2 JP 6351694 B2 JP6351694 B2 JP 6351694B2 JP 2016229815 A JP2016229815 A JP 2016229815A JP 2016229815 A JP2016229815 A JP 2016229815A JP 6351694 B2 JP6351694 B2 JP 6351694B2
Authority
JP
Japan
Prior art keywords
thin film
layer
film transistor
wiring
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016229815A
Other languages
English (en)
Other versions
JP2017050564A (ja
Inventor
山崎　舜平
舜平 山崎
秋元　健吾
健吾 秋元
茂樹 小森
茂樹 小森
秀貴 魚地
秀貴 魚地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017050564A publication Critical patent/JP2017050564A/ja
Application granted granted Critical
Publication of JP6351694B2 publication Critical patent/JP6351694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Description

本発明はチャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴと
いう）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶
表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として
搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、マトリクス状に配置された表示画素毎にＴＦＴからなるスイッチング素子を設けた
アクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置
）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット
）毎にスイッチング素子が設けられており、単純マトリクス方式に比べて画素密度が増え
た場合に低電圧駆動できるので有利である。
また、チャネル形成領域に酸化物半導体膜を用いて薄膜トランジスタ（ＴＦＴ）などを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体膜として酸化亜鉛（ＺｎＯ）を用いるＴＦＴや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるＴ
ＦＴが挙げられる。これらの酸化物半導体膜を用いたＴＦＴを、透光性を有する基板上に
形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２
で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
チャネル形成領域に酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製
造工程が比較的簡単であり、十分な信頼性が求められている。
薄膜トランジスタを形成するにあたり、ソース電極層及びドレイン電極層は、低抵抗な金
属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信
号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低
い金属材料を用いることが望ましい。電気抵抗値の低い金属材料からなるソース電極層及
びドレイン電極層と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コ
ンタクト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極層及
びドレイン電極層と、酸化物半導体膜との接触面でショットキー接合が形成されることが
要因の一つと考えられる。
加えて、ソース電極層及びドレイン電極層と、酸化物半導体膜とが直接接する部分には容
量が形成され、周波数特性（ｆ特性と呼ばれる）が低くなり、薄膜トランジスタの高速動
作を妨げる恐れがある。
本発明の一実施の形態は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を
含む酸化物半導体膜を用いる薄膜トランジスタにおいて、ソース電極層またはドレイン電
極層のコンタクト抵抗を低減した薄膜トランジスタ及びその作製方法を提供することを課
題の一つとする。
また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタの動作特性
や信頼性を向上させることも課題の一つとする。
また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタの電気特性
のバラツキを低減することも課題の一つとする。特に、液晶表示装置においては、ＴＦＴ
間での電気的特性のバラツキが大きい場合、そのＴＦＴ間での電気的特性のバラツキに起
因する表示むらが発生する恐れがある。
また、発光素子を有する表示装置においても、発光素子に一定の電流が流れるように配置
されたＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオ
ン電流（Ｉｏｎ）のバラツキが大きい場合、表示画面において輝度のバラツキが生じる恐
れがある。
以上、本発明の一実施の形態は、上記課題の少なくとも一つを解決することを目的とする
。
本発明の一実施の形態は、ゲート絶縁層上に低抵抗な酸化物半導体層をソース領域または
ドレイン領域として形成した後、ドレイン電極層またはソース電極層を形成し、その上に
半導体層として非単結晶の酸化物半導体膜を形成する。好ましくは、半導体層として酸素
過剰酸化物半導体層を用い、ソース領域及びドレイン領域として酸素欠乏酸化物半導体層
を用いる。このソース領域及びドレイン領域の酸素欠乏酸化物半導体層は直径１ｎｍ〜１
０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度の結晶粒を有していてもよい。
本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導
体層を「ＩＧＺＯ半導体層」とも記す。ＩＧＺＯ半導体層は、非単結晶の半導体層であり
、少なくともアモルファス成分を含んでいるものとする。
ソース電極層とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、
そのコンタクト抵抗は極力低減することが望まれる。同様に、ドレイン電極層とＩＧＺＯ
半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極
力低減することが望まれる。そこで、ソース電極層及びドレイン電極層とゲート絶縁層の
間に、ＩＧＺＯ半導体層よりもキャリア濃度の高いソース領域及びドレイン領域を意図的
に設けることによってオーミック性のコンタクトを形成する。ソース領域及びドレイン領
域として機能させる低抵抗なＩＧＺＯ半導体層は、ｎ型の導電型を有し、ｎ＋領域とも呼
べる。また、ソース領域及びドレイン領域をｎ＋領域と呼ぶ場合、チャネル形成領域とし
て機能させるＩＧＺＯ半導体層はＩ型領域とも呼べる。
本明細書で開示する発明の構成は、絶縁表面上に、ゲート電極と、該ゲート電極上にゲー
ト絶縁層と、該ゲート絶縁層上にソース領域及びドレイン領域と、ソース領域及びドレイ
ン領域上に金属層と、該金属層上に半導体層とを有し、半導体層は、非単結晶の酸化物半
導体層であり、且つ、ゲート絶縁層を介してゲート電極と重なり、ソース領域及びドレイ
ン領域は、半導体層の酸素濃度よりも酸素濃度が低く、金属層は、ソース電極層及びドレ
イン電極層であることを特徴とする半導体装置である。
本発明の一実施の形態は、上記課題の少なくとも一つを解決する。
上記構成において、ソース領域及びドレイン領域は、インジウム、ガリウム、及び亜鉛を
含む酸化物層であり、ＩＧＺＯ半導体層に比べ低抵抗な膜である。また、ソース領域の端
面と、該端面と向かい合うドレイン領域の端面は、半導体層と接している。
なお、非単結晶の半導体層、またはソース領域及びドレイン領域としてＩｎ、Ｇａ、及び
Ｚｎを含む酸化物半導体膜を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎのいずれ
か一をタングステン、モリブデン、チタン、ニッケル、又はアルミニウムと置換してもよ
い。
また、半導体装置の作製方法も本発明の一実施の形態であり、ソース電極層およびドレイ
ン電極層を形成した後、プラズマ処理を行う。さらに、プラズマ処理後に大気に触れるこ
となくスパッタ法で半導体層を成膜する。半導体層の成膜前に被成膜基板が大気に触れた
場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の
劣化、ノーマリーオンのＴＦＴになってしまう症状などを引き起こす恐れがある。プラズ
マ処理は酸素ガスまたはアルゴンガスを用いる。アルゴンガスに代えて他の希ガスを用い
てもよい。
本明細書で開示する作製方法に関する発明の構成は、絶縁表面上にゲート電極を形成し、
ゲート電極上にゲート絶縁層と、該ゲート絶縁層上にソース領域及びドレイン領域と金属
層の積層を形成し、金属層を選択的にエッチングしてソース電極層及びドレイン電極層を
形成し、露呈しているゲート絶縁層、ソース電極層、及びドレイン電極層にプラズマ処理
を行い、ゲート電極と重なり、且つプラズマ処理が施されたゲート絶縁層上に大気にふれ
ることなく半導体層を形成し、半導体層は、非単結晶の酸化物半導体層であり、ソース領
域及びドレイン領域は、半導体層の酸素濃度よりも酸素濃度が低いことを特徴とする半導
体装置の作製方法である。
プラズマ処理によって、露呈しているゲート絶縁層の表面、及びソース電極層の表面、ド
レイン電極層の表面を洗浄することができる。ＩＧＺＯ半導体層の形成よりも先にソース
電極層及びドレイン電極層をフォトリソグラフィ技術によってパターニング形成するため
、表面に残った有機物と反応させて有機物などのゴミを除去するプラズマ処理を行うこと
は有用である。
特に、プラズマ処理後に大気に触れることなくスパッタ法でＩＧＺＯ半導体層を成膜する
ため、ＩＧＺＯ半導体層の成膜と同じチャンバーで行うことが可能な逆スパッタと呼ばれ
るプラズマ処理の一種を行うことが好ましい。逆スパッタとは、ターゲット側に電圧を印
加せずに、酸素、又は酸素及びアルゴン雰囲気下で基板側に電圧を印加して基板にプラズ
マを形成して表面を改質する方法である。
また、チャンバーに酸素ガスを用いるプラズマ処理を行う場合、ゲート絶縁層表面に酸素
ラジカルが照射されることによって、ゲート絶縁層表面を酸素過剰領域に改質し、後に成
膜するＩＧＺＯ半導体層との界面における酸素濃度を高くする。ゲート絶縁層に酸素ラジ
カル処理を行って半導体層を積層し、熱処理を行えば、ＩＧＺＯ半導体層のゲート絶縁層
側の酸素濃度も高濃度とすることができる。従って、ゲート絶縁層とＩＧＺＯ半導体層と
の界面に酸素濃度のピークを有し、かつゲート絶縁層の酸素濃度は濃度勾配を有し、その
勾配はゲート絶縁層とＩＧＺＯ半導体層との界面に近づくにつれて増加する。酸素過剰領
域を有するゲート絶縁層と酸素過剰酸化物半導体層（ＩＧＺＯ半導体層）は相性がよく、
良好な界面特性を得ることができる。
酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、
又はオゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に
照射することによって膜表面を改質することができる。
また、酸素ラジカル処理に限定されず、アルゴンと酸素のラジカル処理を行ってもよい。
アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマを発生
させて薄膜表面の改質を行うことである。
電界が印加され放電プラズマが発生している反応空間中のＡｒ原子（Ａｒ）は、放電プラ
ズマ中の電子（ｅ）により励起又は電離され、アルゴンラジカル（Ａｒ＊）やアルゴンイ
オン（Ａｒ＋）や電子（ｅ）となる。アルゴンラジカル（Ａｒ＊）はエネルギーの高い準
安定状態にあり、周辺にある同種又は異種の原子と反応し、それらの原子を励起又は電離
させて安定状態に戻ろうとして雪崩れ現象的に反応が発生する。その時に周辺に酸素があ
ると、酸素原子（Ｏ）が励起又は電離され、酸素ラジカル（Ｏ＊）や酸素イオン（Ｏ＋）
や酸素（Ｏ）となる。その酸素ラジカル（Ｏ＊）が被処理物である薄膜表面の材料と反応
し、表面改質が行われ、表面にある有機物と反応して有機物を除去するプラズマ処理が行
われる。なお、アルゴンガスのラジカルは、反応性ガス（酸素ガス）のラジカルと比較し
て準安定状態が長く維持されるという特徴があり、そのためプラズマを発生させるのにア
ルゴンガスを用いるのが一般的である。
また、酸素ガスを用いる場合、プラズマ処理の条件によっては、ソース電極層及びドレイ
ン電極層の表面が酸化される。仮にソース電極層及びドレイン電極層の表面が酸化され酸
化膜で覆われたとしても、ソース電極層またはドレイン電極層の下に接して設けられたソ
ース領域またはドレイン領域は、後に形成される半導体層と電気的に接続させることがで
きる。この場合には接触面積を増やすため、ソース領域（またはドレイン領域）の端面を
ソース電極層（またはドレイン電極層）の端面よりも突出させた断面形状とすることが好
ましく、ソース領域とドレイン領域の間隔がソース電極層とドレイン電極層との間隔より
も短く設計する。例えば、別々のフォトマスクを用いてソース電極層及びドレイン電極層
のパターニングと、ソース領域及びドレイン領域のパターニングを行えばよい。また、こ
うして得られる薄膜トランジスタのチャネル長Ｌは、ソース領域とドレイン領域の間隔に
相当する。
また、使用するフォトマスクの枚数を削減するため、ソース電極層及びドレイン電極層の
パターニング後に、ソース電極層及びドレイン電極層をマスクとして自己整合的にソース
領域とドレイン領域を形成してもよい。この場合、ソース領域（またはドレイン領域）の
端面とソース電極層（またはドレイン電極層）の端面がほぼ一致するため、ソース領域と
ドレイン領域の間隔がソース電極層とドレイン電極層との間隔とほぼ同一となる。また、
エッチング条件によってはテーパ形状となり、ソース領域とドレイン領域の間隔がソース
電極層とドレイン電極層との間隔よりも短くなる。なお、こうして得られる薄膜トランジ
スタのチャネル長Ｌも、ソース領域とドレイン領域の間隔に相当する。
ＩＧＺＯ半導体層、ソース領域及びドレイン領域、ソース電極層及びドレイン電極層はス
パッタ法（スパッタリング法）で形成すればよい。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
これら各種のスパッタ法を用いてＩＧＺＯ半導体層、ソース領域及びドレイン領域、ソー
ス電極層及びドレイン電極層を形成する。
また、ソース領域及びドレイン領域は、インジウム、ガリウム、及び亜鉛を含む酸化物層
であり、ＩＧＺＯ半導体層の成膜条件とは異なる成膜条件で形成される。ソース領域及び
ドレイン領域の成膜条件は、成膜直後においてサイズが１ｎｍ以上１０ｎｍ以下の結晶粒
を含む条件が含まれる。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたタ
ーゲットを用い、ＤＣスパッタ法でアルゴンガス流量：酸素流量を２：１の割合でチャン
バーに導入する成膜条件、或いはアルゴンガスのみを導入する成膜条件とした場合、成膜
直後においてサイズが１ｎｍ以上１０ｎｍ以下の結晶粒を含む膜を得ることがある。なお
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットはアモルファス状の酸
化物半導体膜を得るために、この比率として意図的に設計したものであるため、ソース領
域及びドレイン領域をより結晶性の高い膜を得るためにターゲットの組成比を変更しても
よい。プロセスの簡略化、または低コストを実現するためには、同じターゲットを用いて
導入ガスを変更するだけでＩＧＺＯ半導体層に用いる膜と、ソース領域及びドレイン領域
に用いる膜とを作り分ける方が好ましい。
酸素欠乏酸化物半導体層をソース領域またはドレイン領域として積極的に設けることによ
り、金属層であるソース電極層またはドレイン電極層と、ＩＧＺＯ膜との間を良好な接合
としてショットキー接合に比べて熱的にも安定動作を有せしめる。また、チャネルのキャ
リアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン
側）、または抵抗成分をソース電極層（またはドレイン電極層）との界面に作らないため
にも積極的にソース領域またはドレイン領域を設けることは重要である。高いドレイン電
圧でも良好な移動度を保持するためにも低抵抗化は重要である。
また、ソース電極層及びドレイン電極層にチタン膜を用いることが好ましい。例えば、チ
タン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜
にヒロックが発生しにくい。
また、スパッタ法はターゲットに対して強いエネルギーをＡｒイオンで与えるため、成膜
されたＩＧＺＯ半導体層中には強い歪エネルギーが内在すると考えられる。この歪エネル
ギーを解放するため２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行う
ことが好ましい。この熱処理により原子レベルの再配列が行われる。この熱処理によりキ
ャリアの移動を阻害する歪エネルギーが解放されるため、成膜と熱処理（光アニールも含
む）は重要である。
光電流が少なく、寄生容量が小さく、または、オンオフ比の高い薄膜トランジスタを得る
ことができ、良好な動特性を有する薄膜トランジスタを作製できる。また、電気特性が高
く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。
本発明の一実施の形態を示す半導体装置の工程断面図。 本発明の一実施の形態を示す半導体装置の工程断面図。 本発明の一実施の形態を示す半導体装置の上面図。 本発明の一実施の形態を示す半導体装置の上面図。 本発明の一実施の形態を示す半導体装置の上面図。 本発明の一実施の形態を示す半導体装置の上面図。 本発明の一実施の形態を示す半導体装置の端子部の上面図及び断面図。 本発明の一実施の形態を示す半導体装置の画素上面図。 電子ペーパーの断面図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１４に示すフリップフロップの接続構成を説明する図。 本発明の一実施の形態を示す半導体装置を説明する上面図及び断面図。 本発明の一実施の形態を示す半導体装置を説明する断面図。 本発明の一実施の形態を示す半導体装置の画素等価回路を説明する図。 本発明の一実施の形態を示す半導体装置を説明する図。 本発明の一実施の形態を示す半導体装置を説明する上面図及び断面図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、薄膜トランジスタ及びその作製工程について、図１乃至図７を用いて
説明する。
図１（Ａ）において、透光性を有する基板１００にはコーニング社の７０５９ガラスや
１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などのガラス基板を用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い
、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲー
ト電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。
このとき少なくともゲート電極１０１の端部にテーパー形状が形成されるようにエッチン
グする。この段階での断面図を図１（Ａ）に示した。なお、この段階での上面図が図３に
相当する。
ゲート電極１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが
、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料
と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ
）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）から
選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合
金膜、または上述した元素を成分とする窒化物で形成する。
次いで、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎ
ｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定され
るものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタ
ル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成して
も良い。
次に、ゲート絶縁層１０２上に第１のＩＧＺＯ膜をスパッタ法で成膜する。ここでは、
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧
力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０
ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１
としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎ
ｍの結晶粒を含むＩＧＺＯ膜が形成されることがある。なお、ターゲットの成分比、成膜
圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（
室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や
、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第
１のＩＧＺＯ膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合
、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第１のＩ
ＧＺＯ膜の膜厚は、５ｎｍとする。
次に、第１のＩＧＺＯ膜上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成
する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。ここでは、導電膜としてＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）膜を
積層し、さらにその上にＴｉ膜を成膜する３層構造とする。また、導電膜は、２層構造と
してもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜は、シリコン
を含むアルミニウム膜の単層構造や、チタン膜の単層構造としてもよい。
ゲート絶縁層、第１のＩＧＺＯ膜、及び導電膜は、スパッタ法で、チャンバーに導入する
ガスまたは設置するターゲットを適宜切り替えることにより大気に触れることなく連続成
膜することができる。大気に触れることなく連続成膜すると、不純物の混入を防止するこ
とができる。大気に触れることなく連続成膜する場合、マルチチャンバー方式の製造装置
を用いることが好ましい。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する
。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。
ここでは、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチング
により、Ｔｉ膜とＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース電極層１
０５ａ及びドレイン電極層１０５ｂを形成する。
また、この第２のフォトリソグラフィ工程において、ソース電極層１０５ａ及びドレイ
ン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子
１２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されてい
る。
次に、ソース電極層１０５ａ及びドレイン電極層１０５ｂをマスクとして第１のＩＧＺ
Ｏ膜を自己整合的にエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウ
ェットエッチングにより、不要な部分を除去してソース領域１０６ａ及びドレイン領域１
０６ｂを形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドラ
イエッチングを用いてもよい。この段階での断面図を図１（Ｂ）に示した。なお、この段
階での上面図が図４に相当する。
また、容量部においては、容量配線１０８と重なる第１のＩＧＺＯ膜が除去される。また
、端子部においては、第２の端子１２２の下方に存在し、且つ、第２の端子と重なる第１
のＩＧＺＯ膜１３０は残存する。
次に、レジストマスクを除去した後、プラズマ処理を行う。この段階での断面図を図１
（Ｃ）に示す。ここでは酸素ガスとアルゴンガスを導入してプラズマを発生させる逆スパ
ッタを行い、露出しているゲート絶縁層に酸素ラジカル又は酸素を照射する。こうして、
表面に付着しているゴミを除去し、さらにゲート絶縁層表面を酸素過剰領域に改質する。
ゲート絶縁層の表面に酸素ラジカル処理を行い、表面を酸素過剰領域とすることは、その
後の工程での信頼性向上のための熱処理（２００℃〜６００℃）において、ＩＧＺＯ半導
体層界面の改質のための酸素の供給源を作る上で有効である。
次いで、プラズマ処理後、大気に曝すことなく第２のＩＧＺＯ膜を成膜する。プラズマ処
理後、大気に曝すことなく第２のＩＧＺＯ膜を成膜することは、ゲート絶縁層と半導体膜
の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇ
ａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（
ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ
）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第２のＩＧ
ＺＯ膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では第２のＩＧＺＯ膜の膜厚
は、１００ｎｍとする。
第２のＩＧＺＯ膜は、第１のＩＧＺＯ膜の成膜条件と異ならせることで、第１のＩＧＺＯ
膜の膜中の酸素濃度より多くの酸素を第２のＩＧＺＯ膜中に含ませる。例えば、第１のＩ
ＧＺＯ膜の成膜条件における酸素ガス流量の比率よりも第２のＩＧＺＯ膜の成膜条件にお
ける酸素ガス流量の比率が多い条件とする。具体的には、第１のＩＧＺＯ膜の成膜条件は
、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴ
ンガス９０％以上）とし、第２のＩＧＺＯ膜の成膜条件は、酸素雰囲気下（又はアルゴン
ガス流量は酸素ガス流量率と同じ若しくはそれ以下）とする。多くの酸素を第２のＩＧＺ
Ｏ膜中に含ませることによって、第１のＩＧＺＯ膜よりも導電率を低くすることができる
。また、多くの酸素を第２のＩＧＺＯ膜中に含ませることによってオフ電流の低減を図る
ことができるため、オンオフ比の高い薄膜トランジスタを得ることができる。
第２のＩＧＺＯ膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用い
てもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャン
バーと異なるチャンバーで成膜してもよい。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を
阻害する歪エネルギーが解放されるため、ここでの熱処理（光アニールも含む）は重要で
ある。なお、熱処理を行うタイミングは、第２のＩＧＺＯ膜の成膜後であれば特に限定さ
れず、例えば画素電極形成後に行ってもよい。
次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去してＩＧＺＯ半導体層１０３を形成する。以上の工程でＩＧＺＯ半導
体層１０３をチャネル形成領域とする薄膜トランジスタ１７０が作製できる。この段階で
の断面図を図２（Ａ）に示した。なお、この段階での上面図が図５に相当する。ここでは
ＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、第２のＩＧＺＯ膜を
除去してＩＧＺＯ半導体層１０３を形成する。なお、第１のＩＧＺＯ膜と第２のＩＧＺＯ
膜のエッチングには同じエッチャントを用いるため、ここでのエッチングにより第１のＩ
ＧＺＯ膜が除去される。従って、第２のＩＧＺＯ膜で覆われた第１のＩＧＺＯ膜の側面は
保護されるが、図２（Ａ）に示すように、もう一方の第１のＩＧＺＯ膜の側面は露呈し、
若干エッチングされるため端面の形状が変化する。なお、ＩＧＺＯ半導体層１０３のエッ
チングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
次いで、レジストマスクを除去し、ＩＧＺＯ半導体層を覆う保護絶縁膜１０７を形成する
。保護絶縁膜１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる
。
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁膜１０
７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成す
る。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７
も形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲート
絶縁層をエッチングしてゲート電極に達するコンタクトホール１２６も形成することが好
ましい。この段階での断面図を図２（Ｂ）に示す。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り透明導電膜の不要な部分を除去して画素電極１１０を形成する。
また、この第５のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０
２及び保護絶縁膜１０７を誘電体として、容量配線１０８と画素電極１１０とで保持容量
が形成される。
また、この第５のフォトリソグラフィ工程において、第１の端子及び第２の端子をレジ
ストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２
８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第２の端子１２２上に
形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極
である。
次いで、レジストマスクを除去し、この段階での断面図を図２（Ｃ）に示す。なお、この
段階での上面図が図６に相当する。
また、図７（Ａ１）、図７（Ａ２）は、この段階でのゲート配線端子部の断面図及び上面
図をそれぞれ図示している。図７（Ａ１）は図７（Ａ２）中のＣ１−Ｃ２線に沿った断面
図に相当する。図７（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５
５は、入力端子として機能する接続用の端子電極である。また、図７（Ａ１）において、
端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ
材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり、透明導電膜１
５５で導通させている。なお、図２（Ｃ）に図示した透明導電膜１２８と第１の端子１２
１とが接触している部分が、図７（Ａ１）の透明導電膜１５５と第１の端子１５１が接触
している部分に対応している。また、ゲート絶縁層１５２と接続電極１５３との間には第
１のＩＧＺＯ膜１５７が設けられている。
また、図７（Ｂ１）、及び図７（Ｂ２）は、図２（Ｃ）に示すソース配線端子部とは異な
るソース配線端子部の断面図及び上面図をそれぞれ図示している。また、図７（Ｂ１）は
図７（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図７（Ｂ１）において、保護
絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子
電極である。また、図７（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成さ
れる電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶
縁層１５２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず
、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖな
どに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成すること
ができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５５と電
気的に接続している。また、ゲート絶縁層１５２と第２の端子１５０との間には第１のＩ
ＧＺＯ膜１５８が設けられている。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宜決定すれば良い。
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボト
ムゲート型のｎチャネル型ＴＦＴである薄膜トランジスタ１７０を有する画素ＴＦＴ部、
及び保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリ
クス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製
するための一方の基板とすることができる。本明細書では便宜上このような基板をアクテ
ィブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、本発明の一実施の形態は、図６の画素構成に限定されず、図６とは異なる上面図の
例を図８に示す。図８では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保
護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量
配線及び容量配線と接続する第３の端子は省略することができる。なお、図８において、
図６と同じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、垂直周期を通常の垂直周期の１．５倍以上（好ましくは２倍以上）にすることで動
画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム基板内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本実施の形態で得られるｎチャネル型のトランジスタは、ＩＧＺＯ半導体層をチャネル形
成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせること
ができる。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
（実施の形態２）
本実施の形態では、本発明の一実施の形態の半導体装置として電子ペーパーの例を示す
。
図９は、本発明の一実施の形態を適用した半導体装置の例としてアクティブマトリクス型
の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施
の形態１で示す薄膜トランジスタ１７０と同様に作製でき、酸素ラジカル処理をされたゲ
ート絶縁層と、ソース領域及びドレイン領域上にソース電極層及びドレイン電極層と、ゲ
ート絶縁層、ソース電極層及びドレイン電極層上にＩＧＺＯ半導体層とを含む電気特性の
高い薄膜トランジスタである。
図９の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイスト
ボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である
第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を
生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造
の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８
７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５
８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周
りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球
形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図９参照。）。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、実施の形態１に記載した構成と適宜組み合わせて実施することが可能で
ある。
（実施の形態３）
本実施の形態では、本発明の一実施の形態の半導体装置の一例である表示装置において、
同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製す
る例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１に従って形成する。また、実施の形
態１に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャ
ネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一
基板上に形成する。
本発明の一実施の形態の半導体装置の一例であるアクティブマトリクス型液晶表示装置の
ブロック図の一例を図１０（Ａ）に示す。図１０（Ａ）に示す表示装置は、基板５３００
上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動
回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０
３とを有する。
また、実施の形態１に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル
型ＴＦＴで構成する信号線駆動回路について図１１を用いて説明する。
図１１に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶半導体基板上に形成されていることが望ましい。
さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されてい
ることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６
０２＿ＭとはＦＰＣなどを介して接続するとよい。
次に、図１１に示した信号線駆動回路の動作について、図１２のタイミングチャートを参
照して説明する。なお、図１２のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１１の信号線駆動回路は、他の行の走査線が選択されている場
合でも図１２と同様の動作をする。
なお、図１２のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１２のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１２に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１１の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１１の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１１の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
なお、図１１のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図１３のタイミングチャートに示すように、１つの選択期間をプリチャー
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に
分割してもよい。さらに、図１３のタイミングチャートは、ｉ行目の走査線Ｇｉが選択さ
れるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３
ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄
膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２
１＿Ｊに入力される信号５８２１＿Ｊを示している。図１３に示すように、プリチャージ
期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３
ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入
力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トラン
ジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−
１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の
薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄
膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔ
ａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される
。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄
膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき
、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを
介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ
５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５
６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第
３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１３のタイミングチャートを適用した図１１の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージで
きるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１３にお
いて、図１２と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１４及び図１５を用い
て説明する。
図１４にシフトレジスタの回路構成を示す。図１４に示すシフトレジスタは、複数のフリ
ップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれ
か一）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス
信号、リセット信号が入力されて動作する。
図１４のシフトレジスタの接続関係について説明する。図１４のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１５に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１５に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１５に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１５に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１５に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１５に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１５に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１５に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図１４に示すフリップフロップの詳細について、図１５に示す。図１５に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
次に、図１５に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を実施の形態１に示すｎチャネル型ＴＦＴのみ
で作製することも可能である。実施の形態１に示すｎチャネル型ＴＦＴはトランジスタの
移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の
形態１に示すｎチャネル型ＴＦＴはインジウム、ガリウム、及び亜鉛を含む酸素欠乏酸化
物半導体層であるソース領域又はドレイン領域により寄生容量が低減されるため、周波数
特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１に示すｎチャネル型ＴＦＴを用
いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くする
こと、または、黒画面挿入を実現することなども実現することが出来る。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することが出来る。
また、本発明の一実施の形態の半導体装置の一例であるアクティブマトリクス型発光表示
装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、
走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置の
ブロック図の一例を図１０（Ｂ）に示す。
図１０（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
図１０（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行う場合、１フレーム期間を複数のサブフレーム
期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子
を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１
フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御
することができ、階調を表示することができる。
なお、図１０（Ｂ）に示す発光表示装置では、一つの画素にスイッチング用ＴＦＴと、電
流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１
の走査線に入力される信号を第１の走査線駆動回路５４０２で生成し、電流制御用ＴＦＴ
のゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生
成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力さ
れる信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、
スイッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御
するのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合
、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良い
し、複数の各走査線駆動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態１に示すｎチャネル型ＴＦＴの
みで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１の薄膜トランジ
スタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本発明の一実施の形態の薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さら
には駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製すること
ができる。また、本発明の一実施の形態の薄膜トランジスタを駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一実施の形態は
、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基
板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える
。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし
、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の
状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断
面について、図１６を用いて説明する。図１６は、第１の基板４００１上に形成された酸
素ラジカル処理をされたゲート絶縁層と、ソース領域及びドレイン領域上にソース電極層
及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上にＩＧＺＯ半
導体層とを含む電気特性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０
１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面
図であり、図１６（Ｂ）は、図１６（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する
。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１６（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１６（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、酸素ラジカル処理をされたゲート絶縁層と、ソ
ース領域及びドレイン領域上にソース電極層及びドレイン電極層と、ゲート絶縁層、ソー
ス電極層及びドレイン電極層上にＩＧＺＯ半導体層とを含む電気特性の高い薄膜トランジ
スタに相当し、実施の形態１に示す薄膜トランジスタ１７０を適用することができる。本
実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジ
スタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルム
またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦ
フィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一実施の形態は反射型液
晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態１で得られた薄膜トランジスタを保護膜や
平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成とな
っている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物
の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、
酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化
アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積
層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に
限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、ここでは、絶縁層４０２０の
二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用
いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化
させることを抑制することができる。
また、保護膜を形成した後に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行
ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性
を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏ
ｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス
）等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル
基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で
形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行っても
よい。絶縁層４０２１の焼成工程とＩＧＺＯ半導体層のアニールを兼ねることで効率よく
半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図１７は、本発明の一実施の形態を適用して作製されるＴＦＴ基板２６００を用いて半導
体装置として液晶表示モジュールを構成する一例を示している。
図１７は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５、偏光板２６０６が設けられ表示領域を形成している
。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、
青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対
向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設され
ている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は
、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続
され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、
液晶層との間に位相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、本発明の一実施の形態の半導体装置として発光表示装置の例を示す。
表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光
素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化
合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、
後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１８は、本発明の一実施の形態を適用した半導体装置の例としてデジタル時間階調駆動
を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
はＩＧＺＯ半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画
素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１８と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１９を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態１で示す薄膜トランジスタと同様に作製でき、酸素ラジカル処理をされたゲート
絶縁層と、ソース電極層と、ドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイ
ン電極層上に酸素過剰酸化物半導体層と、ソース領域及びドレイン領域として酸素欠乏酸
化物半導体層と、を含む信頼性の高い薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図１９（Ａ）を用いて説明する。
図１９（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が共通電極（陽極７００５）側に抜ける場合の、画素の断面図を示す。図１９
（Ａ）では、発光素子７００２の画素電極（陰極７００３）と駆動用ＴＦＴであるＴＦＴ
７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が
順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜で
あれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、Ａｌ
Ｌｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が
積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰
極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を
有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１９（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１９（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が画素電極（陰極７０１３）側に射
出する場合の、画素の断面図を示す。図１９（Ｂ）では、駆動用ＴＦＴ７０１１と電気的
に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成
膜されており、陰極７０１３上に発光層７０１４、共通電極（陽極７０１５）が順に積層
されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射
または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１９
（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることが
できる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）と
する。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いること
ができる。そして発光層７０１４は、図１９（Ａ）と同様に、単数の層で構成されていて
も、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を
透過する必要はないが、図１９（Ａ）と同様に、透光性を有する導電性材料を用いて形成
することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることが
できるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもでき
る。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１９（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の画素電極（陰極７０２３）が成膜されており、陰極７０２３上に発光
層７０２４、共通電極（陽極７０２５）が順に積層されている。陰極７０２３は、図１９
（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることが
できる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡ
ｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１９（Ａ）
と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。陽極７０２５は、図１９（Ａ）と同様に、光を透過する透光性を有する
導電性材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１９に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の
外観及び断面について、図２０を用いて説明する。図２０は、第１の基板上に形成された
酸素ラジカル処理をされたゲート絶縁層と、ソース領域及びドレイン領域上にソース電極
層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上にＩＧＺＯ
半導体層を含む電気特性の高い薄膜トランジスタ及び発光素子を、第２の基板との間にシ
ール材によって封止した、パネルの上面図であり、図２０（Ｂ）は、図２０（Ａ）のＨ−
Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２０（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、酸素ラジカル処理をされたゲート絶縁層と、ソ
ース領域及びドレイン領域上にソース電極層及びドレイン電極層と、ゲート絶縁層、ソー
ス電極層及びドレイン電極層上にＩＧＺＯ半導体層を含む電気特性の高い薄膜トランジス
タに相当し、実施の形態１に示す薄膜トランジスタを適用することができる。本実施の形
態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタであ
る。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素
を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２０の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本発明の一実施の形態の半導体装置は、電子ペーパーとして適用することができる。電子
ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能で
ある。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの
乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することがで
きる。電子機器の一例を図２１、図２２に示す。
図２１（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一実施の形態
を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表
示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信でき
る構成としてもよい。
また、図２１（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一実施の形
態を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変
えることができる。また表示も崩れることなく安定した画像が得られる。なお、ポスター
は無線で情報を送受信できる構成としてもよい。
また、図２２は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２２では表示部２７０５）に文章を表示し、左側の表示部
（図２２では表示部２７０７）に画像を表示することができる。
また、図２２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態７）
本発明の一実施の形態に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用
することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレ
ビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビ
デオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）
、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが
挙げられる。
図２３（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して優先または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２３（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２４（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２４（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一実施の形態に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けら
れた構成とすることができる。図２４（Ａ）に示す携帯型遊技機は、記録媒体に記録され
ているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と
無線通信を行って情報を共有する機能を有する。なお、図２４（Ａ）に示す携帯型遊技機
が有する機能はこれに限定されず、様々な機能を有することができる。
図２４（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明の一実施の形態に係る半導体装置を備えた構成であ
ればよく、その他付属設備が適宜設けられた構成とすることができる。
図２５は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００
１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、
スピーカ１００５、マイク１００６などを備えている。
図２５に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入
力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００
２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
１００：基板
１０１：ゲート電極
１０２：ゲート絶縁層
１０３ ＩＧＺＯ半導体層
１０５ａ：ソース電極層
１０５ｂ：ドレイン電極層
１０６ａ：ソース領域
１０６ｂ：ドレイン領域
１０７：保護絶縁膜
１０８：容量配線
１１０ 画素電極
１２１：第１の端子
１２２：第２の端子
１２５：コンタクトホール
１２６：コンタクトホール
１２７：コンタクトホール
１２８：透明導電膜
１２９：透明導電膜
１３０：第１のＩＧＺＯ膜
１５０：第２の端子
１５１：第１の端子
１５２：ゲート絶縁層
１５３：接続電極
１５４：保護絶縁膜
１５５：透明導電膜
１５６：電極
１５７：第１のＩＧＺＯ膜
１５８：第１のＩＧＺＯ膜
１７０ 薄膜トランジスタ
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２０ 絶縁層（絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ、４５０３ｂ 信号線駆動回路
４５０４ａ、４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ、４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
５５０１ 第１の配線
５５０２ 第２の配線
５５０３ 第３の配線
５５０４ 第４の配線
５５０５ 第５の配線
５５０６ 第６の配線
５５４３ ノード
５５４４ ノード
５５７１ 第１の薄膜トランジスタ
５５７２ 第２の薄膜トランジスタ
５５７３ 第３の薄膜トランジスタ
５５７４ 第４の薄膜トランジスタ
５５７５ 第５の薄膜トランジスタ
５５７６ 第６の薄膜トランジスタ
５５７７ 第７の薄膜トランジスタ
５５７８ 第８の薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６０３ａ 第１の薄膜トランジスタ
５６０３ｂ 第２の薄膜トランジスタ
５６０３ｃ 第３の薄膜トランジスタ
５６１１ 第１の配線
５６１２ 第２の配線
５６１３ 第３の配線
５６２１＿１〜５６２１＿Ｍ 配線
５７０１＿１〜５７０１＿ｎ フリップフロップ
５７０１＿ｉ フリップフロップ
５７０３ａ 第１の薄膜トランジスタのオン・オフのタイミング
５７０３ｂ 第２の薄膜トランジスタのオン・オフのタイミング
５７０３ｃ 第３の薄膜トランジスタのオン・オフのタイミング
５８０３ａ 第１の薄膜トランジスタのオン・オフのタイミング
５８０３ｂ 第２の薄膜トランジスタのオン・オフのタイミング
５８０３ｃ 第３の薄膜トランジスタのオン・オフのタイミング
５７１１ 第１の配線
５７１２ 第２の配線
５７１３ 第３の配線
５７１４ 第４の配線
５７１５ 第５の配線
５７１６ 第６の配線
５７１７ 第７の配線
５７２１ 信号
５８２１ 信号
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (3)

  1. 画素部と、前記画素部の外側に配置された端子部と、を有し、
    前記端子部は、
    第１の導電層と、
    前記第１の導電層上方の、第１の絶縁層と、
    前記第１の絶縁層上方の、酸化物半導体層と、
    前記酸化物半導体層上方の、第２の導電層と、
    前記第２の導電層上方の、第２の絶縁層と、
    前記第２の絶縁層上方の、第３の導電層と、を有し、
    前記第１の導電層は、前記第１の絶縁層を介して、前記酸化物半導体層と重なる領域を有し、
    前記第１の導電層は、前記第１の絶縁層及び前記酸化物半導体層を介して、前記第２の導電層と重なる領域を有し、
    前記第１の導電層は、前記第１の絶縁層及び前記第２の絶縁層を介して、前記第３の導電層と重なる領域を有し、
    前記第２の導電層は、前記第２の絶縁層の開口部を介して、前記第３の導電層と電気的に接続され、
    前記第３の導電層は、入力端子として機能することができ、
    前記第３の導電層は、フレキシブルプリントサーキットと電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１において、
    前記第３の導電層は前記第２の導電層と接する領域を有し、前記領域は、前記第１の導電層と重なることを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記第１の導電層及び前記第２の導電層の各々は、平面視において第１の方向に延在した領域を有し、
    前記第１の方向に交差する第２の方向において、前記第１の導電層の端部は前記第３の導電層と重なる領域を有し、前記第２の導電層の端部は前記第３の導電層と重なる領域を有することを特徴とする半導体装置。
JP2016229815A 2008-09-12 2016-11-28 半導体装置 Active JP6351694B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008235111 2008-09-12
JP2008235111 2008-09-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015065898A Division JP6051251B2 (ja) 2008-09-12 2015-03-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018107566A Division JP2018142736A (ja) 2008-09-12 2018-06-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2017050564A JP2017050564A (ja) 2017-03-09
JP6351694B2 true JP6351694B2 (ja) 2018-07-04

Family

ID=42005141

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2009207130A Active JP5459904B2 (ja) 2008-09-12 2009-09-08 半導体装置
JP2013243041A Active JP5478770B1 (ja) 2008-09-12 2013-11-25 半導体装置
JP2014003824A Active JP5723463B2 (ja) 2008-09-12 2014-01-13 半導体装置
JP2015065898A Expired - Fee Related JP6051251B2 (ja) 2008-09-12 2015-03-27 半導体装置
JP2016229815A Active JP6351694B2 (ja) 2008-09-12 2016-11-28 半導体装置
JP2018107566A Withdrawn JP2018142736A (ja) 2008-09-12 2018-06-05 半導体装置
JP2020025969A Withdrawn JP2020095278A (ja) 2008-09-12 2020-02-19 半導体装置
JP2021163638A Active JP7323586B2 (ja) 2008-09-12 2021-10-04 半導体装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2009207130A Active JP5459904B2 (ja) 2008-09-12 2009-09-08 半導体装置
JP2013243041A Active JP5478770B1 (ja) 2008-09-12 2013-11-25 半導体装置
JP2014003824A Active JP5723463B2 (ja) 2008-09-12 2014-01-13 半導体装置
JP2015065898A Expired - Fee Related JP6051251B2 (ja) 2008-09-12 2015-03-27 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2018107566A Withdrawn JP2018142736A (ja) 2008-09-12 2018-06-05 半導体装置
JP2020025969A Withdrawn JP2020095278A (ja) 2008-09-12 2020-02-19 半導体装置
JP2021163638A Active JP7323586B2 (ja) 2008-09-12 2021-10-04 半導体装置

Country Status (5)

Country Link
US (1) US8501555B2 (ja)
JP (8) JP5459904B2 (ja)
KR (3) KR101665734B1 (ja)
TW (1) TWI550859B (ja)
WO (1) WO2010029885A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102160103B (zh) 2008-09-19 2013-09-11 株式会社半导体能源研究所 显示装置
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011055644A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101805378B1 (ko) * 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102112065B1 (ko) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI443829B (zh) 2010-04-16 2014-07-01 Ind Tech Res Inst 電晶體及其製造方法
KR101877377B1 (ko) * 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101748404B1 (ko) * 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102939659B (zh) * 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
CN102290440A (zh) * 2010-06-21 2011-12-21 财团法人工业技术研究院 晶体管及其制造方法
JP5947000B2 (ja) * 2010-07-01 2016-07-06 株式会社半導体エネルギー研究所 電界駆動型表示装置
US9129703B2 (en) 2010-08-16 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor memory device
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI441122B (zh) 2011-12-30 2014-06-11 Au Optronics Corp 顯示面板之陣列基板結構及其製作方法
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
JP5869110B2 (ja) * 2012-05-10 2016-02-24 富士フイルム株式会社 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
KR20140021118A (ko) 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102102589B1 (ko) * 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
KR102101863B1 (ko) 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
JP2014170829A (ja) * 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
US9246013B2 (en) 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
KR20150138026A (ko) 2014-05-29 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104064688B (zh) * 2014-07-11 2016-09-21 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
CN106226965B (zh) 2016-08-31 2019-01-25 深圳市华星光电技术有限公司 一种基于igzo-tft的boa液晶面板的结构及制作方法
KR101878189B1 (ko) * 2016-11-15 2018-07-16 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
CN107275342B (zh) 2017-06-12 2019-11-08 京东方科技集团股份有限公司 一种显示装置及其制备方法
US11430895B2 (en) * 2020-06-03 2022-08-30 Micron Technology, Inc. Transistors including oxide semiconductive materials, and related microelectronic devices, memory devices, electronic systems, and methods
CN113903263B (zh) * 2021-10-29 2023-06-27 武汉华星光电半导体显示技术有限公司 一种柔性显示装置及其制作方法

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH05152330A (ja) * 1991-11-28 1993-06-18 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3998681B2 (ja) * 1995-10-05 2007-10-31 東芝松下ディスプレイテクノロジー株式会社 表示装置用アレイ基板及びその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100358700B1 (ko) * 1999-12-17 2002-10-30 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
JP2002026326A (ja) * 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100450701B1 (ko) * 2001-12-28 2004-10-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004246202A (ja) 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4370806B2 (ja) * 2003-05-15 2009-11-25 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4578826B2 (ja) * 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI229933B (en) 2004-06-25 2005-03-21 Novatek Microelectronics Corp High voltage device for electrostatic discharge protective circuit and high voltage device
JP4315074B2 (ja) * 2004-07-15 2009-08-19 セイコーエプソン株式会社 半導体装置用基板及びその製造方法、電気光学装置用基板、電気光学装置並びに電子機器
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2402106C2 (ru) * 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
KR101112541B1 (ko) * 2004-11-16 2012-03-13 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101142998B1 (ko) * 2004-12-20 2012-05-08 재단법인서울대학교산학협력재단 유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
TWI282180B (en) * 2005-01-05 2007-06-01 Chunghwa Picture Tubes Ltd Thin film transistor and method of fabricating a thin film transistor and a pixel structure
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245093A (ja) 2005-03-01 2006-09-14 Renei Kagi Kofun Yugenkoshi 高電圧デバイス並びに静電気保護回路用高電圧デバイス
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101189271B1 (ko) * 2005-07-12 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20090115222A (ko) * 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI301554B (en) * 2005-11-16 2008-10-01 Prime View Int Co Ltd Electronic ink display device
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
CN101336485B (zh) * 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法
JP4492528B2 (ja) * 2005-12-02 2010-06-30 カシオ計算機株式会社 液晶表示装置
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007293072A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
TW200823965A (en) * 2006-11-30 2008-06-01 Nat Univ Tsing Hua Manufacturing method for imprinting lithograph template
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR20160063402A (ko) * 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
TWI550859B (zh) 2016-09-21
JP2022023094A (ja) 2022-02-07
JP6051251B2 (ja) 2016-12-27
KR20160119272A (ko) 2016-10-12
JP2017050564A (ja) 2017-03-09
KR101767864B1 (ko) 2017-08-11
JP5459904B2 (ja) 2014-04-02
JP5723463B2 (ja) 2015-05-27
JP7323586B2 (ja) 2023-08-08
JP2018142736A (ja) 2018-09-13
JP5478770B1 (ja) 2014-04-23
US8501555B2 (en) 2013-08-06
JP2020095278A (ja) 2020-06-18
JP2014095904A (ja) 2014-05-22
US20100065842A1 (en) 2010-03-18
KR20110054045A (ko) 2011-05-24
KR101665734B1 (ko) 2016-10-24
WO2010029885A1 (en) 2010-03-18
TW201017887A (en) 2010-05-01
JP2010093240A (ja) 2010-04-22
JP2014116616A (ja) 2014-06-26
JP2015130531A (ja) 2015-07-16
KR20140114899A (ko) 2014-09-29
KR101545460B1 (ko) 2015-08-18

Similar Documents

Publication Publication Date Title
JP6351694B2 (ja) 半導体装置
JP6312972B2 (ja) 半導体装置
JP6359737B2 (ja) 表示装置
JP6333883B2 (ja) 表示装置
JP2019207416A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180605

R150 Certificate of patent or registration of utility model

Ref document number: 6351694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250