CN107275342B - 一种显示装置及其制备方法 - Google Patents

一种显示装置及其制备方法 Download PDF

Info

Publication number
CN107275342B
CN107275342B CN201710449847.1A CN201710449847A CN107275342B CN 107275342 B CN107275342 B CN 107275342B CN 201710449847 A CN201710449847 A CN 201710449847A CN 107275342 B CN107275342 B CN 107275342B
Authority
CN
China
Prior art keywords
display device
silicon substrate
pattern
data interface
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710449847.1A
Other languages
English (en)
Other versions
CN107275342A (zh
Inventor
肖丽
周婷婷
陈小川
杨盛际
刘冬妮
王磊
付杰
卢鹏程
岳晗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710449847.1A priority Critical patent/CN107275342B/zh
Publication of CN107275342A publication Critical patent/CN107275342A/zh
Priority to PCT/CN2018/086284 priority patent/WO2018228095A1/zh
Priority to US16/317,658 priority patent/US10784218B2/en
Application granted granted Critical
Publication of CN107275342B publication Critical patent/CN107275342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示装置及其制备方法，涉及显示技术领域，可提高显示装置的良率。所述显示装置，包括硅基、设置在所述硅基上的多个金属数据接口、以及覆盖所述金属数据接口上表面的导电图案；所述导电图案由半导体材料导体化后形成；其中，所述导电图案互不接触。

Description

一种显示装置及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示装置及其制备方法。
背景技术
显示装置是一种新型微显示器件，显示装置以制备有CMOS(Complementary MetalOxide Semiconductor，互补金属氧化物半导体)驱动电路的硅基为基底，从而将现有的显示器与硅基驱动电路结合，使显示装置具备两者的组合优势。CMOS工艺具有低成本、小体积等特点，是集成电路工业的基石。将现有的显示器件与CMOS工艺结合，可以减少系统芯片总数，从而降低系统的成本和功耗、减小产品体积，具有广阔的应用前景，可应用到头戴式显示、便携计算机、虚拟现实显示、医疗电子、军工电子等领域。
现有技术中，如图1所示，制备显示装置时，先在硅基13上形成硅基驱动电路11和金属数据接口(PAD)12，再在硅基13的表面制作显示器件20和封装器件30。其中，金属PAD12与硅基驱动电路11中的金属层同步形成。为了保证金属PAD12在后续制备显示器的过程中不受影响，需要在制备好金属PAD12后便将其保护起来。本领域技术人员采用以下方法解决上述问题：在金属PAD12制备完成后，用在金属PAD12表面曝光显影形成光刻胶以挡住金属PAD12，待显示装置制备完成后，用激光束打在光刻胶所在区域，将光刻胶烧蚀成粉末，露出金属PAD12。
然而，由于光刻胶是半固态物质，其内部会有气泡，在硅基上制备显示器件时，光刻胶内的气泡会释放出氧气，导致显示器件中的膜层被氧化，使得显示装置发光亮度降低，从而影响显示装置的良率。
发明内容
本发明的实施例提供一种显示装置及其制备方法，可提高显示装置的良率。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种显示装置，包括硅基、设置在所述硅基上的多个金属数据接口、以及覆盖所述金属数据接口上表面的导电图案；所述导电图案由半导体材料导体化后形成；其中，所述导电图案互不接触。
优选的，所述导电图案在所述硅基上的正投影与所述金属数据接口在所述硅基上的正投影重合。
优选的，所述导电图案在所述硅基上的正投影覆盖所述金属数据接口在所述硅基上的正投影。
优选的，所述导电图案的材料为导体化处理后的金属氧化物。
优选的，所述显示装置还包括设置在所述硅基上的显示器件，所述显示器件包括液晶显示器件或有机电致发光二极管。
优选的，所述显示装置还包括与所述金属数据接口连接的电路板。
第二方面，提供一种显示装置的制备方法，包括：在硅基上形成多个金属数据接口；在形成有所述金属数据接口的硅基上形成材料为半导体的保护图案，所述保护图案覆盖所述金属数据接口的上表面；其中，所述保护图案互不接触；在形成有所述保护图案的硅基上形成封装器件；对所述保护图案进行导体化处理；或者，去除所述保护图案。
优选的，形成所述保护图案的步骤包括：在形成有所述金属数据接口的硅基上形成半导体薄膜，通过一次构图工艺形成所述保护图案。
优选的，所述半导体薄膜的材料为CAAC-IGZO。
优选的，对所述保护图案进行导体化处理的步骤包括：对所述保护图案进行氢化处理，使保护图案导体化。
本发明实施例提供一种显示装置及其制备方法，通过在金属数据接口上表面设置导电图案，并且导电图案是由半导体材料导体化得到的，使得导电图案在不同的阶段具有不同的性能，从而起到不同的作用。最终的导电图案的材料为导体，也不会影响金属数据接口的电学连接。具体的，在制备完导电图案时导电图案为半导体材料，此时，导电图案可以避免在硅基上制备显示器件时，金属数据接口被损坏。并且半导体材料的导电图案，还可以避免对显示器件其他膜层产生影响，从而提高显示装置的良率。在显示装置制备完成后，对导电图案进行导体化处理，以保证金属数据接口的导电性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种显示装置的结构示意图；
图2为本发明实施例提供的一种显示装置的结构示意图一；
图3为本发明实施例提供的一种显示装置的俯视示意图一；
图4为本发明实施例提供的一种显示装置的俯视示意图二；
图5为本发明实施例提供的一种显示装置的结构示意图二；
图6为本发明实施例提供的一种显示装置的制备方法的流程图；
图7(a)-7(e)为本发明实施例提供的显示装置的制备过程示意图。
附图标记
01-像素电路阵列；02-数据接口模块；03-竖直驱动电路；04-水平驱动电路；11-硅基驱动电路；12-金属数据接口；13-硅基；14-导电图案；14′-保护图案；20-显示器件；30-封装结构。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种显示装置，如图2和图3所示，包括硅基13、设置在硅基13上的多个金属数据接口12、以及覆盖金属数据接口12上表面的导电图案14；导电图案14由半导体材料导体化后形成；其中，导电图案14互不接触。
需要说明的是，第一，金属数据接口12还可以称为金属电极、金属PAD、金属引脚图案等，用于与其他芯片或电路板连接，以向该显示装置输入电信号。
第二，如图3所示，显示装置包括像素电路阵列01、数据接口模块02、竖直驱动电路03、水平驱动电路04；金属数据接口12设置在数据接口模块02内，分别与外部输入信号以及竖直驱动电路03和水平驱动电路04相连，将外部输入信号传输至微显示器内部。其中，数据接口模块02、竖直驱动电路03、水平驱动电路04，均位于显示装置的非显示区。
第三，本领域技术人员应该明白，为了保证信号的独立传送，多个金属数据接口12之间互相独立，如图3所述，覆盖在金属数据接口12表面的导电图案14之间也互相独立。
其中，导电图案14覆盖金属数据接口12的上表面，此处上表面是指金属数据接口12远离硅基13的表面，是按照制备的先后顺序来确定上表面，
此外，导电图案14覆盖金属数据接口12的上表面，即，导电图案14的图案可以与金属数据接口12的图案相同，也可以略大于金属数据接口12的图案，但需同时满足导电图案14互不接触的条件。
第四，导电图案14由半导体材料导体化后形成，即，导电图案14的材料起初是半导体，后来经过导体化处理转变为导体。例如可以是导电图案14先通过半导体薄膜图案化后，再对图案化后的结构进行导体化处理，使所述图案由半导体图案转变为导电图案。
第五，硅基例如可以但不限于是由单晶硅或多晶硅形成的硅基板。
本发明实施例提供的显示装置，通过在金属数据接口12上表面设置导电图案14，并且导电图案14是由半导体材料导体化得到的，使得导电图案14在不同的阶段具有不同的性能，从而起到不同的作用。最终的导电图案14的材料为导体，也不会影响金属数据接口的使用。具体的，在制备完导电图案时导电图案14为半导体材料，此时，导电图案14可以避免在硅基13上制备显示器件时，金属数据接口12被损坏。并且半导体材料的导电图案14，还可以避免对显示器件其他膜层产生影响，从而提高显示装置的良率。在显示装置制备完成后，对导电图案14进行导体化处理，以保证金属数据接口12的导电性能。
可选的，如图4所示，导电图案14在硅基13上的正投影与金属数据接口12在硅基13上的正投影重合。
即，导电图案14与金属数据接口12的图案相同，正好覆盖金属数据接口12的上表面。
本发明实施例通过使导电图案14恰好覆盖金属数据接口12的上表面，可以提高金属数据接口12的设置密度，减小数据接口模块02的占用面积。
可选的，如图3所示，导电图案14在硅基13上的正投影覆盖金属数据接口12在硅基13上的正投影。
即，导电图案14的图案略大于与金属数据接口12的图案，覆盖金属数据接口12的上表面和侧面。
本发明实施例通过使导电图案14覆盖金属数据接口12的上表面和侧面，可以避免金属数据接口12的侧面被损坏，进一步保护金属数据接口12。
优选的，导电图案14的材料为导体化处理后的金属氧化物。
此处，金属氧化物可以是透明金属氧化物，也可以是非透明金属氧化物，经过对半导体材料导体化后得到即可。
例如，导电图案14的材料可以是对CAAC-IGZO进行氢化后得到的导电材料。CAAC(c-axis aligned crystalline，C轴结晶)，IGZO(In-Ga-Zn-O，铟镓锌氧化物)。
本发明实施例通过将导电图案14的材料设置为导体化处理后的金属氧化物，工艺成熟，成本较低。
优选的，如图5所示，所述显示装置还包括设置在硅基13上的显示器件20，显示器件20包括液晶显示器件或有机电致发光二极管。
其中，所述显示装置还包括将显示器件20与外界隔离的封装器件30，封装器件30为多层有机物薄膜、高分子薄膜、无机物薄膜、玻璃等。
优选的，所述显示装置还包括与金属数据接口12连接的电路板。
其中，电路板包括竖直驱动电路03、水平驱动电路04等。
本发明实施例还提供一种显示装置的制备方法，如图6所示，包括：
S10、如图7(a)所示，在硅基13上形成多个金属数据接口12。
其中，金属数据接口12例如可以通过构图工艺形成。
S20、如图7(b)所示，在形成有金属数据接口12的硅基13上形成材料为半导体的保护图案14′，保护图案14′覆盖金属数据接口12的上表面；其中，保护图案14′互不接触。
即，通过材料为半导体的保护图案14′对金属数据接口12进行保护。多个保护图案14′互不接触。
S30、如图7(c)所示，在形成有保护图案14′的硅基13上形成封装器件30。
即，在形成材料为半导体的保护图案14′后，在继续形成显示器件20、封装器件30等结构，完成显示装置各结构的制备。
S40、如图7(d)所示，对保护图案14′进行导体化处理。
即，在显示装置各层均已制备完毕，确保不会再对金属数据接口12产生影响后，对材料为半导体的保护图案14′进行导体化处理，形成材料为导体的导电图案14。
其中，不对导体化处理的方式进行限定，可根据具体的半导体材料选择相对应的导体化方式。
或者，提供另一种制备方法，在步骤S30的基础上进行步骤S41：如图7(e)所示，去除保护图案14′。
其中，本领域技术人员应该明白，为保证封装结构30的封装性能，在去除保护图案14′时，应不对封装结构30产生影响。
本发明实施例提供的显示装置的制备方法，通过在最初制备时，形成材料为半导体的保护图案14′，此时，保护图案14′可以避免在硅基13上制备显示器件时，金属数据接口12被损坏。并且材料为半导体的保护图案14′，还可以避免对显示器件其他膜层产生影响，从而提高显示装置的良率。在对显示器件进行封装之后，对材料为半导体的保护图案14′进行导体化处理，使其转变为材料为导体的导体图案14，或者直接去除材料为半导体的保护图案14′，露出金属数据接口12，以实现金属数据接口12的电学连接，不会影响金属数据接口12的使用。减少了光刻胶工艺对器件性能带来的不良影响，提高了器件的性能。
优选的，形成保护图案14′的步骤包括：在形成有金属数据接口12的硅基13上形成半导体薄膜，通过一次构图工艺形成保护图案14′。
例如，可以在形成有金属数据接口12的硅基13上形成一层CAAC-IGZO薄膜，采用掩模板对CAAC-IGZO薄膜进行图案化处理，形成保护图案14′。
其中，当显示器件20为有机电致发光二极管时，所述制备方法还包括：在形成有保护图案14′的硅基13上形成电极层，电致发光层(EL)等蒸镀层。在显示器件20制备完成后，对显示器件进行封装。
优选的，对保护图案14′进行导体化处理的步骤包括：对保护图案14′进行氢化处理，使保护图案导体化。
例如，在对显示器件封装完成后，对金属数据接口12表面的材料为CAAC-IGZO的保护图案14′进行氢化处理，使保护图案14′导体化后转变为导电图案14。
本发明实施例通过采用对CAAC-IGZO材料进行氢化处理的方式形成导电图案，工艺成熟，成本较低。
下面通过具体的实施例对本发明提供的显示装置的制备方法进行示意：
一种显示装置的制备方法，包括：
S100、在硅基13上形成多个金属数据接口12。
S200、在形成有金属数据接口12的硅基13上形成材料为CAAC-IGZO的保护图案14′，保护图案14′覆盖金属数据接口12的上表面；其中，保护图案14′互不接触。
S300、在形成有保护图案14′的硅基13上形成显示器件20。
S400、在形成有显示器件20的硅基13上形成封装器件30。
S500、对保护图案14′进行氢化处理，使其转变为导电图案14。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示装置，其特征在于，包括硅基、设置在所述硅基上的多个金属数据接口、以及覆盖所述金属数据接口上表面的导电图案；所述导电图案由半导体材料导体化后形成；其中，所述导电图案是先在所述金属数据接口上形成材料为半导体的保护图案，再在显示装置制备完成后，对所述保护图案进行导体化处理后所得；
其中，所述导电图案互不接触。
2.根据权利要求1所述的显示装置，其特征在于，所述导电图案在所述硅基上的正投影与所述金属数据接口在所述硅基上的正投影重合。
3.根据权利要求1所述的显示装置，其特征在于，所述导电图案在所述硅基上的正投影覆盖所述金属数据接口在所述硅基上的正投影。
4.根据权利要求1所述的显示装置，其特征在于，所述导电图案的材料为导体化处理后的金属氧化物。
5.根据权利要求1所述的显示装置，其特征在于，还包括设置在所述硅基上的显示器件，所述显示器件包括液晶显示器件或有机电致发光二极管。
6.根据权利要求1所述的显示装置，其特征在于，还包括与所述金属数据接口连接的电路板。
7.一种显示装置的制备方法，其特征在于，包括：
在硅基上形成多个金属数据接口；
在形成有所述金属数据接口的硅基上形成材料为半导体的保护图案，所述保护图案覆盖所述金属数据接口的上表面；其中，所述保护图案互不接触；
在形成有所述保护图案的硅基上制备显示器件、封装器件，完成显示装置的制备；
在所述显示装置制备完成后，对所述保护图案进行导体化处理；或者，去除所述保护图案。
8.根据权利要求7所述的制备方法，其特征在于，形成所述保护图案的步骤包括：
在形成有所述金属数据接口的硅基上形成半导体薄膜，通过一次构图工艺形成所述保护图案。
9.根据权利要求8所述的制备方法，其特征在于，所述半导体薄膜的材料为CAAC-IGZO。
10.根据权利要求9所述的制备方法，其特征在于，对所述保护图案进行导体化处理的步骤包括：
对所述保护图案进行氢化处理，使保护图案导体化。
CN201710449847.1A 2017-06-12 2017-06-12 一种显示装置及其制备方法 Active CN107275342B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710449847.1A CN107275342B (zh) 2017-06-12 2017-06-12 一种显示装置及其制备方法
PCT/CN2018/086284 WO2018228095A1 (zh) 2017-06-12 2018-05-10 显示装置及其制备方法
US16/317,658 US10784218B2 (en) 2017-06-12 2018-05-10 Display device and preparation method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710449847.1A CN107275342B (zh) 2017-06-12 2017-06-12 一种显示装置及其制备方法

Publications (2)

Publication Number Publication Date
CN107275342A CN107275342A (zh) 2017-10-20
CN107275342B true CN107275342B (zh) 2019-11-08

Family

ID=60067583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710449847.1A Active CN107275342B (zh) 2017-06-12 2017-06-12 一种显示装置及其制备方法

Country Status (3)

Country Link
US (1) US10784218B2 (zh)
CN (1) CN107275342B (zh)
WO (1) WO2018228095A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275342B (zh) * 2017-06-12 2019-11-08 京东方科技集团股份有限公司 一种显示装置及其制备方法
US11930674B2 (en) 2020-03-27 2024-03-12 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, and display apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913146A (zh) * 2005-08-12 2007-02-14 三星电子株式会社 薄膜导体及其制造方法
CN101122724A (zh) * 2007-08-31 2008-02-13 友达光电股份有限公司 液晶显示装置及其制造方法
CN104091811A (zh) * 2009-07-03 2014-10-08 株式会社半导体能源研究所 半导体装置
CN104183602A (zh) * 2013-05-24 2014-12-03 三星显示有限公司 薄膜晶体管阵列衬底、其制造方法以及包括薄膜晶体管阵列衬底的有机发光显示装置
CN104464517A (zh) * 2013-09-13 2015-03-25 三星显示有限公司 显示装置及其制造方法
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543206B (en) * 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
US6417541B1 (en) 2001-01-12 2002-07-09 Chartered Semiconductor Manufacturing Ltd ESD protection network with field oxide device and bonding pad
US20080252204A1 (en) * 2005-03-31 2008-10-16 Pioneer Corporation Organic Electroluminescence Device and Manufacturing Method of the Same
KR101665734B1 (ko) 2008-09-12 2016-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
KR101627136B1 (ko) 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN107275342B (zh) * 2017-06-12 2019-11-08 京东方科技集团股份有限公司 一种显示装置及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913146A (zh) * 2005-08-12 2007-02-14 三星电子株式会社 薄膜导体及其制造方法
CN101122724A (zh) * 2007-08-31 2008-02-13 友达光电股份有限公司 液晶显示装置及其制造方法
CN104091811A (zh) * 2009-07-03 2014-10-08 株式会社半导体能源研究所 半导体装置
CN104183602A (zh) * 2013-05-24 2014-12-03 三星显示有限公司 薄膜晶体管阵列衬底、其制造方法以及包括薄膜晶体管阵列衬底的有机发光显示装置
CN104464517A (zh) * 2013-09-13 2015-03-25 三星显示有限公司 显示装置及其制造方法
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置

Also Published As

Publication number Publication date
CN107275342A (zh) 2017-10-20
US10784218B2 (en) 2020-09-22
US20190295973A1 (en) 2019-09-26
WO2018228095A1 (zh) 2018-12-20

Similar Documents

Publication Publication Date Title
JP7311562B2 (ja) 表示装置
JP7045471B2 (ja) 埋め込まれた画素ドライバチップを有するディスプレイ
KR102281226B1 (ko) 표시장치
KR102597018B1 (ko) 표시 장치 및 표시 장치의 제조 방법
CN105789225B (zh) 阵列基板母板及其制作方法、显示装置及其制作方法
CN103928469B (zh) 一种tft阵列基板及其制造方法、显示面板
CN1612344A (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN106449697A (zh) 显示装置及其制造方法
CN104867405A (zh) 显示装置和制造显示装置的方法
EP3878012B1 (en) Integrated display devices
CN107275342B (zh) 一种显示装置及其制备方法
US20180081474A1 (en) Touch display devices
EP4131385A1 (en) Stacked structure, display screen and display device
CN105096753A (zh) 一种阵列基板、其制作方法及显示装置
CN111969006A (zh) 显示装置和制造该显示装置的方法
KR102191648B1 (ko) 표시장치 및 그 제조방법
CN1607443A (zh) 液晶显示面板器件及其制造方法
CN113937122B (zh) Led显示面板及制备方法、电子设备
WO2022236680A9 (zh) 显示面板及其制备方法、显示触控装置
US11380662B2 (en) Display backplane and manufacturing method thereof, display mother-substrate, and display panel
US20230352497A1 (en) Methods of Forming Bent Display Panels
CN108701432A (zh) 显示面板用基板的制造方法
KR20240070048A (ko) 발광 표시 장치
CN115867070A (zh) 显示面板及其制作方法、终端
KR20170099019A (ko) 범프 구조물, 범프 구조물을 포함하는 구동 칩 및 범프 구조물의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant