JPH0213316B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は能動回路が液晶を挾む平板上或は内部
に形成されてなる液晶表示体に関し特に製造上予
想される該表示体中の欠陥対策に関する。

一般に、透明電極を有する２枚の透明ガラス板
とその間に封入された液晶によつて液晶表示体が
構成されているが本発明が関する表示体とは、表
示体内部に表示電極以外の能動回路部分を含んだ
液晶表示パネルである。能動回路とは例えばトラ
ンジスタ等の謂る能動素子或はこれら能動素子の
集合から成るフリツプフロツプ等の機能回路を総
称する。能動回路は表示体内にあつて液晶各表示
画素に信号を選択的に分配し、印加し表示データ
の制御をしてやるものである。例えばマトリクス
型表示体に対し、データ転送回路、マトリクスの
各行又は列を選択するライン駆動回路、各マトリ
クス交点の画素選択回路等がある。これら回路を
形成するプロセスの手法としては、詳細な説明は
省くが、実用的に厚膜印刷、薄膜蒸着、モノリシ
ツク半導体（Proceeding of the S.I.D.Vol17/1
First Quarter 1976 P39〜P52）等がある。

第１図は本発明が関する処の表示部の従来の回
路構成の１例を示すものである。第１図は表示画
素がマトリクス状に配列し、各マトリクス画素の
電極は各画素毎に設けられたスイツチングトラン
ジスタと行電極駆動回路と列電極駆動回路とによ
り表示信号が分配印加され所定のデータ又は画像
の信号を液晶に加えて表示を実行するものであ
る。第１図中１は表示体駆動制御信号であつて表
示体と外部から送られて来るデータとの同期信号
入力である。２は列電極駆動回路４と行電極駆動
回路５とに同期クロツクを送るタイミング発生回
路である。３は表示すべきデータの入力である。
破線で囲まれた部分８が液晶表示に直接関与する
表示画面部で７は液晶を挾む一対の電極の内の一
方に相当し、この場合、画面全体にわたつて共通
の電極から成つている。６は各マトリクス毎の液
晶表示画素を表わし、該液晶画素を挾む電極の一
方は前記した共通電極７に、他方は各行電極と列
電極の交点に配置されたスイツチングトランジス
タ９のドレインに接続されている。第１図の例で
は、これらの他に各液晶画素と並列にキヤパシタ
ーが配置されている。第２図は行電極駆動回路５
について具体的な回路の１例を書いたものであ
る。１１は同期転送用クロツク、１２はタイミン
グデータ、１３はシフトレジスタ１ビツトを構成
するデイレイフリツプフロツプ、１４は行電極駆
動用バツフア、１５は行電極へ接続している信号
線である。行電極駆動回路５の基本的な構成は第
２図に代表される。列電極駆動回路４は第２図に
準ずるものとする。第１図において、表示すべき
データの量によつてマトリクスの数は変わるが、
大底の場合行電極、列電極の数は十本以上必要と
される。例えば、16行32桁の数字或は文字データ
を５×７のドツトマトリクスパターンで表示する
場合、最低112行160桁のマトリクスが必要となり
画素数は１万８千に及ぶ。又はテレビジヨン用に
送信されてくる映像情報をブラウン管と同等に表
示させようとすれば、概略行電極490本、列電極
580本必要となり、画素数は30万にも及ぶ。仮に
電極数を減らし得るとして略２分の１にすると
240行×240桁で画素数６万になる。先に述べた如
くパネルにこれら回路を内蔵する手段としては厚
膜技術、薄膜技術等により非晶質若しくは多結晶
の半導体能動素子を形成する方法、単結晶半導体
基板に回路を形成する方法等が実際にある。これ
ら何れの方法においても、材料の不良、製造工程
上生ずる不良、その他の原因により良品表示パネ
ルの回収率を100％に近つける事は難しい。第２
図中デイレイフリツプフロツプ１３をCMOS構
造で形成するとトランジスタ数は例えば20個必要
になる。16行32桁の文字、数字表示が可能な表示
パネルに必要なフリツプフロツプ数は行、列の各
電極駆動回路合わせて略270であるとすると各画
素毎に設けられたトランジスタを含めて２万３千
素子が１表示装置に必要となる。前記製造方法の
内で最も工程技術が進歩し、歩留の高い単結晶Si
基板による謂るIC製造工程によつてこの表示パ
ネルを形成したとしても、素子数から推測してこ
の製品の単純に考えられる歩留は容易には100％
に達し得ない事をこの種の工程に精通した技術者
には充分理解できる。テレビ等の画像表示を目的
とする表示パネルにあつては更に素子数が増大
し、又、表示面積が通常の集積回路素子よりも大
きくなり、従つて歩留は一層低下する。又、数万
素子に及ぶ回路を液晶表示パネル内部にバラツキ
なく作りこむ工程に要するコストも極めて高くな
る事は、通常LSIと呼ばれる、数千から数万の素
子を内蔵したICチツプを前提にすれば容易に理
解できる。従つて歩留の値は極めて重要な要素を
もち、能動素子内蔵型の液晶表示パネルの商品と
しての存在如何は一重に回路部分の歩留の度合如
何に左右されると言つて過言でない。

本発明は係る従来の表示パネルにおける歩留の
問題を一挙に解決してほぼ100％に達する歩留を
得るもので、表示体内部に何ら表示欠陥を持たな
いパネルを、単純に工数を数量で割つた製造コス
トで提供する事を目的とするものであり、又、表
示体面積と歩留の相関をなくする事を目的とす
る。第３図は本発明になる行電極駆動回路の１実
施例である。従来回路第２図に対し第３図にあつ
ては、行電極駆動回路を構成するシフトレジスタ
をブロツク２２，２３の如く分割し各ブロツク内
のフリツプフロツプの段数を例えば20〜30段程度
で構成する。然も各ブロツク内では独立に且つ並
列に配置された２本のシフトレジスタがあり、２
本のシフトレジスタの機能は同一である。ブロツ
クの入力側においてデータ入力１２は２つのフリ
ツプフロツプに並列に入力され、ブロツクの出力
側で２つのレジスタ出力はゲートバツフア回路２
０，２１を介して一本に統一される。２つのシフ
トレジスタの転送クロツクは同一のクロツク１１
である。シフトレジスタ内の各デイレイフリツプ
フロツプについては互に並列なフリツプフロツプ
同志（例えは１６と１７）の出力をゲートバツフ
ア回路１８と１９を介して結合し、行電極１５を
駆動する出力バツフア１４のゲートに接続され
る。ゲートバツフア回路１８，１９の具体的な回
路例を第４図に示す。図中Ａ，Ｂはバツフア１
８，１９の入力端子である。Ｃはゲートバツフア
回路１８，１９の出力端子である。回路は相補型
のMOSトランジスタで構成され入力Ａ，Ｂはフ
リツプフロツプ１６，１７の出力端子に接続され
ている。そして向かい合つた２つのインバータ回
路は更に２つのMOSトランジスタを介して電源
に接続されている。ゲート信号a₁とb₁は互に極性
の相反する信号レベルであつて第４図の回路は、
Ａは反転信号がＣに出力される時Ｂは遮断され、
Ｂの反転信号がＣに出力される時Ａは遮断され
る。各シフトレジスタブロツク２２，２３の中に
あつてはそれぞれのバツフアゲート制御信号はブ
ロツク２２中でa₁とb₁、ブロツク２３中でa₂とb₂
であり、ブロツク単位で当該ブロツク内のシフト
レジスタの何れか一方の側が選択される。本発明
の特徴はここにあり、プロセス上等の欠陥が含ま
れた場合、欠陥の含まれた側のシフトレジスタを
切り離し、欠陥の含まれない完全なシフトレジス
タを選択する事によつて回路機能を満足させられ
る。ブロツク内のシフトレジスタ段数或は回路量
は、製造プロセス又は材料等によつて発生する回
路欠陥率に応じて設定してやればよい。例えば第
３図の回路において製造プロセス上生じた欠陥が
フリツプフロツプ１７中に存在したとする。ブロ
ツク２２内に欠陥がある事になりフリツプフロツ
プ１７以降の段には正しい信号が伝達されていな
い。ここでゲート制御信号a₁，b₁をそれぞれ−
Ｖ，＋Ｖに制御してやるとＡの反転信号がＣに出
力し、Ｂは遮断される。即ちフリツプフロツプ１
６の出力信号が行電極１５に供給され、欠陥フリ
ツプフロツプ１７は非選択状態になる。以下ブロ
ツク２２内にあつてはフリツプフロツプ１６とこ
れに続くフリツプフロツプ（図中下側のシフトレ
ジスタ）が選択状態にあり、欠陥フリツプフロツ
プ１７を含む上側のシフトレジスタは非選択状態
となる。従つて出力端子から見たブロツク２２は
無欠陥回路であり後段のブロツク２３に誤信号を
伝達する事はない。又液晶表示パネルによつて誤
つたデータが表示される事もない。ブロツク２２
内の欠陥を以上の様にして取り除き、ブロツク２
３或は更に以降の図示されていないブロツクにつ
いても欠陥の有無を調べて欠陥が含まれている場
合には、同様の手順で欠陥部を非選択状態にして
やる。以上の方法により出力端子側から見た行電
極駆動回路は実効的に無欠陥回路としての動作が
可能となる。仮に行電極駆動回路５を10個のブロ
ツクに分割した場合、従来１ブロツク部分の歩留
が95％である時全体の歩留は、（0.95）¹⁰即ち60％
弱であつたが、第３図の如き回路の構成を適用す
れば全体の歩留は、 （0.95²＋２×0.95×0.05）¹⁰＝97.5％ となる。列電極駆動回路４についても同様の方法
で歩留を向上できる事は明らかである。列電極駆
動回路４も行電極駆動回路５と同様に10ブロツク
に分割し各ブロツク部分の従来歩留95％とする
時、列及び行の両電極駆動回路全体の歩留は従来
（0.95）²⁰即ち36％弱であるのに対し第３図の如き
回路構成によれば95％が期待できる事になる。第
５図及び第６図に本発明になる別の実施例を示
す。第３図と同様に同一の機能を果たす２個のフ
リツプフロツプ１６と１７が並列に設けられてい
る。（第５図）。然し各フリツプフロツプ１６，１
７の出力A′とB′はゲートを介さずに直接導線に
よつて結ばれており出力C′として後段の行電極駆
動バツフアに接続している。１６，１７の何れに
も欠陥が含まれない場合、各フリツプフロツプの
出力は等価であり、何ら機能上問題は生じない。
仮にフリツプフロツプ１７に欠陥が含まれ所定の
出力信号が得られない事をフリツプフロツプ１７
の出力端で検出した場合、×印の個所を切断して
欠陥回路出力を切り離す。配線の切断方法として
は例えば配線に低温溶断性金属を使用し第６図の
如く予め切断対応部配線を他より細く形成してお
き、B′とC′の間に熱溶断の為の大電流を瞬間的に
流してやれば良い。更に他の方法としては、充分
細く絞つたレーザー等の光線を照射し溶断する事
も可能である。

以上の実施例は液晶マトリクス表示体を謂るマ
ルチプレクス駆動する場合においても、或は第１
図ブロツク８の如く各マトリクス交点毎に能動素
子を設けた表示体においても有効である事は明ら
かである。更に第１図中ブロツク８の部分に対し
て本発明を実施した例について説明する。第７図
はブロツク８内の１つの画素６の周辺回路を示し
ている。３０は行電極、３１，３２はデータ電極
である。３４，３５は画素６に設けられた画素選
択トランジスタであり互に等価である。ここで３
９はソース、４０はゲート、４１はドレインであ
る。３３はトランジスタ３４及び３５のドレイン
を結び且つ液晶画素電極に接続している。ここで
仮にトランジスタ３４のソース３９に欠陥が生じ
た場合、３７の如くリード線を切断する。ゲート
４０の欠陥に対しては３６の如くリードを切断す
る。更にドレイン側についても38の個所を切断す
ることによりトランジスタを画素及び行或はデー
タ電極から分離してやる。この時画素６はトラン
ジスタ３５によつて選択駆動される。構成方法と
しては行電極を２本並列に設ける事、その他第７
図に準じていくつか考えられるが第７図によつて
代表されるものとして説明を省略する。

上述の如く本発明は、一対の基板内に電気光学
的物質が封入され、該基板の一方の基板上にマト
リクス状に配列された複数の表示画素電極、該画
素電極に表示信号を供給するスイツチングトラン
ジスタ及び導電配線が形成されてなる表示部を有
してなる表示体において、該基板上の該表示部の
周辺には該画素電極に印加する表示信号の選択制
御に係る走査回路部を有し、該走査回路部は、前
記画素電極に接続されてなるスイツチングトラン
ジスタと、同一のシリコン材料からなるスイツチ
ングトランジスタで形成され、該走査回路部は同
一機能を果たす並列に配置された複数の回路構成
部分からなり、該並列に配置された複数の回路構
成部分の信号出力端子は該導電配線の１つに直結
されてなるようにしたから、走査回路部中のトラ
ンジスタと表示電極に接続されたスイツチングト
ランジスタとが同じ基板上に形成された場合に、
上記並列配置の回路構成部分の一方に欠陥が含ま
れたものがあつたとしても、他方で同一機能を補
うことができる為表示装置全体を不良品として扱
う必要がなく従つて液晶表示装置の歩留りを大幅
に向上できる効果を有するものである。

【図面の簡単な説明】

第１図は本発明が係る液晶表示体のブロツク構
成図、第２図は従来の回路構成図、第３図、第５
図、第７図は本発明になる液晶表示体の回路並び
に構造の１，２の応用例であり、第４，６図はそ
れらの部分説明図である。 第１図４…データ電極駆動回路、５…行電極駆
動回路、６…液晶画素、８…液晶表示体部、第２
図１３…デイレイフリツプフロツプ、１４…行電
極駆動バツフアー、第３図，第５図１６，１７…
デイレイフリツプフロツプ。

Claims (1)

【特許請求の範囲】
1. １ 一対の基板内に電気光学的物質が封入され、
   該基板の一方の基板上にマトリクス状に配列され
   た複数の表示画素電極、該画素電極に表示信号を
   供給するスイツチングトランジスタ、及び導電配
   線が形成されてなる表示部を有してなる表示体に
   おいて、該基板上の該表示部の周辺には該画素電
   極に印加する表示信号の選択制御に係る走査回路
   部を有し該走査回路部は、前記画素電極に接続さ
   れてなるスイツチングトランジスタと同一のシリ
   コン材料からなるスイツチングトランジスタで形
   成され、該走査回路部は同一機能を果たす並列に
   配置された複数の回路構成部分からなり、該並列
   に配置された複数の回路構成部分の信号出力端子
   は該導電配線の１つに直結されてなることを特徴
   とする表示装置。