JPH0338597B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は能動回路が液晶を挾む平板上或は内部
に形成されてなる液晶表示体に関し特に製造上予
想される該表示体中の欠陥対策に関する。

一般に、透明電極を有する２枚の透明ガラス板
とその間に封入された液晶によつて液晶表示体が
構成されているが本発明が関する表示体とは、表
示体内部に表示電極以外の能動回路部分を含んだ
液晶表示パネルである。能動回路とは例えばトラ
ンジスタ、ダイオード等の謂る能動素子或はこれ
ら能動素子の集合から成るフリツプフロツプ等の
機能回路を総称する。能動回路は表示体内にあつ
て液晶各表示画素に信号を選択的に分配、印加し
表示データの制御をしてやるものである。例えば
マトリクス型表示体に対し、データ転送回路、マ
トリクスの各行又は列を選択するライン駆動回
路、各マトリクス交点の画素選択回路等がある。
これら回路を形成するプロセスの手法としては、
詳細な説明は省くが、実用的に厚膜印刷、薄膜蒸
着、モノリシツク半導体（Proceeding of the S.
I.D.Vol 17／１ First uarter 1976 P39〜P52）
等がある。

第１図は本発明が関する処の表示部の従来の回
路構成の１例を示すものである。第１図は表示画
素がマトリクス状に配列し、各マトリクス画素の
電極は各画素毎に設けられたスイツチングトラン
ジスタと行電極駆動回路と列電極駆動回路とによ
り表示信号が分配印加され所定のデータ又は画像
の信号を液晶に加えて表示を実行するものであ
る。第１図中１は表示体駆動制御信号であつて表
示体と外部から送られて来るデータとの同期信号
入力である。２は列電極駆動回路４と行電極駆動
回路５とに同期クロツクを送るタイミング発生回
路である。３は表示すべきデータの入力である。
破線で囲まれた部分８が液晶表示に直接関与する
表示画面部で７は液晶を挾む一対の電極の内の一
方に相当し、この場合、画面全体にわたつて共通
の電極から成つている。６は各マトリクス毎の液
晶表示画素を表わし、該液晶画素を挾む電極の一
方は前記した共通電極７に、他方は各行電極と列
電極の交点に配置されたスイツチングトランジス
タ９のドレインに接続されている。第１図の例で
は、これらの他に各液晶画素と並列にキヤパシタ
ーが配置されている。第２図は行電極駆動回路５
について具体的な回路の１例を書いたものであ
る。１１は同期転送用クロツク、１２はタイミン
グデータ、１３はシフトレジスタ１ビツトを構成
するデイレイフリツプフロツプ、１４は行電極駆
動用バツフア、１５は行電極へ接続している信号
線である。行電極駆動回路５の基本的な構成は第
２図に代表される。列電極駆動回路４は第２図に
準ずるものとする。第１図において、表示すべき
データの量によつてマトリクスの数は変わるが、
大底の場合行電極、列電極の数は数十本以上必要
とされる。例えば、16行32桁の数字或は文字デー
タを５×７のドツトマトリクスパターンで表示す
る場合、最低112行160桁のマトリクスが必要とな
り画素数は１万８千に及ぶ。又テレビジヨン用に
送信されてくる映像情報をブラウン管と同等に表
示させようとすれば、概略行電極490本、列電極
580本必要となり、画素数は30万にも及ぶ。仮に
電極数を減らし得るとして略２分の１にすると
240行×240桁で画素数６万になる。先に述べた如
く表示パネルにこれら回路を内蔵する手段として
は厚膜技術、薄膜技術等により非晶質若しくは多
結晶の半導体能動素子を形成する方法、単結晶半
導体基板に回路を形成する方法等が実際にある。
これら何れの方法においても、材料の不良、製造
工程上生ずる不良、その他の原因により良品表示
パネルの回収率を100％に近づける事は難しい。
第２図中デイレイフリツプフロツプ１３を
CMOS構造で形成するとトランジスタ数は例え
ば20個必要になる。16行32桁の文字、数字表示が
可能な表示パネルに必要なフリツプフロツプ数は
行、列の各電極駆動回路合わせて略270であると
すると各画素毎に設けられたトランジスタも含め
て２万３千素子が１表示装置に必要となる。前記
製造方法の内で最も工程技術が進歩し、歩留の高
い単結晶Si基板による謂るIC製造工程によつてこ
の表示パネルを形成したとしても、素子数から推
測してこの製品の単純に考えられる歩留は容易に
は100％に達し得ない事をこの種の工程に精通し
た技術者には充分理解できる。テレビ等の画像表
示を目的とする表示パネルにあつては更に素子数
が増大し、又、表示面積が通常の集積回路素子よ
りも大きくなり、従つて歩留は一層低下する。
又、数万素子に及ぶ回路を液晶表示パネル内部に
バラツキなく作りこむ工程に要するコストも極め
て高くなる事は、通常LSIと呼ばれる、数千から
数万の素子を内蔵したICチツプを前提にすれば
容易に理解できる。従つて歩留の値は極めて重要
な要素をもち、能動素子内蔵型の液晶表示パネル
の商品としての存在如何は一重に回路部分の歩留
の度合如何に左右されると言つて過言でない。

本発明は係る従来の表示パネルにおける歩留の
問題を一挙に解決してほぼ100％に達する歩留を
得るもので、表示体内部に何ら表示欠陥を持たな
いパネルを、単純に工数を数量で割つた製造コス
トで提供する事を目的とするものであり、又、表
示体面積と歩留の相関をなくする事を目的とす
る。第３図は本発明になる行電極駆動回路の１実
施例である。従来回路第２図に対し本発明の一実
施例について第３図に基き説明する。第３図はブ
ロツク８内の１つの画素６の周辺回路を示してい
る。３０は行電極、３１，３２とデータ電極であ
る。３４，３５は画素６に設けられた画素選択ト
ランジスタであり互に等価である。ここで３９は
ソース、４０はゲート、４１はドレインである。
３３はトランジスタ３４及び３５のドレインを結
び且つ液晶画素電極に接続している。ここで仮に
トランジスタ３４のソース３９に欠陥が生じた場
合、３７の如くリード線を切断する。ゲート４０
の欠陥に対しては３６の如くリードを切断する。
更にドレイン側についても３８の個所を切断する
ことによりトランジスタを画素及び行或はデータ
電極から分離してやる。この時画素６はトランジ
スタ３５によつて選択駆動される。構成方法とし
ては行電極を２本並列に設ける事、その他第３図
に準じていくつか考えられるが第３図によつて代
表されるものとして説明を省略する。

上述の如く本発明は、一対の基板内に液晶が封
入され、該基板の一方の基板上にはマトリクス状
に配列された複数の画素電極を有してなる液晶表
示体において、該基板上には列信号線、行信号線
を有し、該複数の画素電極の一画素電極あたり複
数のトランジスタ及び複数の列信号線又は複数の
行信号線を有し、該複数のトランジスタのドレイ
ンは該一の画素電極に接続され、該複数のトラン
ジスタのソースは該複数の列信号線に接続される
か又は、該複数のトランジスタのゲートは該複数
の行信号線に接続されてなるようにしたから、以
下の如き効果を得ることができる。

(イ) 前記複数の列信号線又は複数の行信号線のい
ずれかに断線が生じたとしても、あるいは複数
のトランジスタのいずれかに欠陥が生じたとし
ても、一の画素に確実に信号を供給することが
できる。従つて、配線、トランジスタ等に欠陥
が生じても、表示装置の全画素には確実な表示
信号の供給が可能であり、画素欠陥が目につく
表示が生じることはない効果を有する。

(ロ) 複数の列信号線のいずれかの信号線又は複数
の行信号線のいがれかの信号線に複数のトラン
ジスタのどれに欠陥があるのかをチエツクする
ための信号を供給することができるので、複数
のトランジスタのどれが欠陥トランジスタなの
かを認知できる。従つて、欠陥トランジスタを
信号線から切り離す事が可能であるので、欠陥
トランジスタを有する表示装置であつたとして
も、画素欠陥のない画素表示を得ることができ
る。

【図面の簡単な説明】

第１図は本発明が係る液晶表示体のブロツク構
成図、第２図は従来の回路構成図、第３図は、本
発明の一実施例の構造を示す平面図である。 第１図４…データ電極駆動回路、５…行電極駆
動回路、６…液晶画素、８…液晶表示体部、第２
図１３…デイレイフリツプフロツプ、１４…行電
極駆動バツフアー、３１，３２…データ電極、３
４，３５…画素トランジスタ、４０…ゲート電
極。

Claims (1)

【特許請求の範囲】
1. １ 一対の基板内に液晶が封入され、該基板の一
   方の基板上にはマトリクス状に配列された複数の
   画素電極を有してなるアクテイブマトリクス型液
   晶表示装置において、該基板上には列信号線、行
   信号線を有し、該複数の画素電極の一画素電極あ
   たり複数のトランジスタ及び複数の列信号線また
   は複数の行信号線を有し、該複数のトランジスタ
   のドレインは該一の画素電極に接続され、該複数
   のトランジスタのソースは該複数の列信号線に接
   続されるかまたは、該複数のトランジスタのゲー
   トは該複数の行信号線に接続されてなることを特
   徴とするアクテイブマトリクス型液晶表示装置。