JPH04211292A - アクティブマトリクス型液晶表示装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は能動回路が液晶を挟む平
板上或は内部に形成されてなる液晶表示体に関し特に製
造上予想される該表示体中の欠陥対策に関する。

【０００２】

【従来の技術】一般に、透明電極を有する２枚の透明ガ
ラス板とその間に封入された液晶によって液晶表示体が
構成されているが本発明が関する表示体とは表示体内部
に表示電極以外の能動回路部分を含んだ液晶表示パネル
である。能動回路とは例えばトランジスタの謂る能動素
子或はこれら能動素子の集合から成るフリップフロップ
等の機能回路を総称する。能動回路は表示体内にあって
液晶各表示画素に信号を選択的に分配、印加し表示デー
タの制御をしてやるものである。例えばマトリクス型表
示体に対し、データ転送回路、マトリクスの各行又は列
を選択するライン駆動回路、各マトリクス交点の画素選
択回路等がある。これら回路を形成するプロセスの手法
としては、詳細な説明は省くが、実用的に厚膜印刷、薄
膜蒸着、モノリシック半導体（Ｐｒｏｃｅｅｄｉｎｇ　
　ｏｆ　　ｔｈｅ　　Ｓ．Ｉ．Ｄ　　ｖｏｌ１７／１　
　Ｆｉｒｓｔ　　Ｑｕａｒｔｅｒ　　１９７６　　Ｐ３
９／Ｐ５２）等がある。

【０００３】

【発明が解決しようとする課題】図１は本発明が関する
処の表示部の従来の回路構成の１例を示すものである。 図１は表示画素がマトリクス状に配列し、各マトリクス
画素の電極は各画素毎に設けられたスイッチングトラン
ジスタと行電極駆動回路と列電極駆動回路とにより表示
信号が分配印加され所定のデータ又は画像の信号を液晶
に加えて表示を実行するものである。図１中１は表示体
駆動制御信号であって表示体と外部から送られて来るデ
ータとの同期信号入力である。２は列電極駆動回路４と
行電極駆動回路５とに同期クロックを送るタイミング発
生回路である。３は表示すべきデータの入力である、破
線で囲まれた部分８が液晶表示に直接関与する表示画面
部で７は液晶を挟む一対の電極の内の一方に相当し、こ
の場合、画面全体にわたって共通の電極から成っている
。６は各マトリクス毎の液晶表示画素を表わし、該液晶
画素を挟む電極の一方は前記した共通電極７に、他方は
各行電極と列電極の交点に配置されたスイッチングトラ
ンジスタ９のドレインに接続されている。図１の例では
、これらの他に各液晶画素と並列にキャパシターが配置
されている。図２は行電極駆動回路５について具体的な
回路の１例を書いたものである。１１は同期転送用クロ
ック、１２はタイミングデータ、１３はシフトレジスタ
１ビットを構成するデイレイフリップフロップ、１４は
行電極駆動用バッファ、１５は行電極へ接続している信
号線である。行電極駆動回路５の基本的な構成は図２に
代表される。列電極駆動回路４は図２に準ずるものとす
る。図１において、表示すべきデータの量によってマト
リクスの数は変わるが、大抵の場合行電極、列電極の数
は数十本以上必要とされる。例えば、１６行３２桁の数
字或は文字データを５×７のドットマトリクスパターン
で表示する場合、最低１１２行１６０桁のマトリクスが
必要となり画素数は１万８千に及ぶ。又テレビジョン用
に送信されてくる映像情報をブラウン管と同等に表示さ
せようとすれば、概略行電極４９０本、列電極５８０本
必要となり、画素数は３０万にも及ぶ。仮に電極数を減
らし得るとして略２分の１にすると２４０行×２４０桁
で画素数６万になる。先に述べた如く表示パネルにこれ
ら回路を内蔵する手段としては厚膜技術、薄膜技術等に
より非晶質若しくは多結晶の半導体能動素子を形成する
方法、単結晶半導体基板に回路を形成する方法等が実際
にある。これら何れの方法においても、材料の不良、製
造工程上生ずる不良、その他の原因により良品表示パネ
ルの回収率を１００％に近づける事は難しい。図２中デ
イレイフリップフロップ１３をＣＭＯＳ構造で形成する
とトランジスタ数は例えば２０個必要になる。１６行３
２桁の文字、数字表示が可能な表示パネルに必要なフリ
ップフロップ数は行、列の各電極駆動回路合わせて略２
７０であるとすると各画素毎に設けられたトランジスタ
も含めて２万３千素子が１表示装置に必要となる。前記
製造方法の内で最も工程技術が進歩し、歩留の高い単結
晶Ｓｉ基板による謂るＩＣ製造工程によってこの表示パ
ネルを形成したとしても、素子数から推測してこの製品
の単純に考えられる歩留は容易には１００％に達し得な
い事をこの種の工程に精通した技術者には充分理解でき
る。テレビ等の画像表示を目的とする表示パネルにあっ
ては更に素子数が増大し、又、表示面積が通常の集積回
路素子よりも大きくなり、従って歩留は一層低下する。 又、数万素子に及ぶ回路を液晶表示パネル内部にバラツ
キなく作りこむ工程に要するコストも極めて高くなる事
は、通常ＬＳＩと呼ばれる、数千から数万の素子を内蔵
したＩＣチップを前提にすれば容易に理解できる。 従って歩留の値は極めて重要な要素をもち、能動素子内
蔵型の液晶表示パネルの商品としての存在如何は一重に
回路部分の歩留の度合如何に左右されると言って過言で
ない。

【０００４】本発明は係る従来の表示パネルにおける歩
留の問題を一挙に解決してほぼ１００％に達する歩留を
得るもので、表示体内部に何ら表示欠陥を持たないパネ
ルを、単純に工数を数量で割った製造コストで提供する
事を目的とするものであり、又、表示体面積と歩留の相
関をなくする事を目的とする。

【０００５】

【課題を解決するための手段】液晶に印加する表示信号
の選択制御に係る能動回路部を内蔵し、該能動回路は同
一目的物に対し同一機能を果たす並列に配置された複数
の回路構成部分を有する。

【０００６】

【実施例】図３は本発明になる行電極駆動回路の１実施
例である。従来回路図２に対し図３にあっては、行電極
駆動回路を構成するシフトレジスタをブロック２２、２
３の如く分割し各ブロック内のフリップフロップの段数
を例えば２０〜３０段程度で構成する。然も各ブロック
内では独立に且つ並列に配置された２本のシフトレジス
タがあり、２本のシフトレジスタの機能は同一である。 ブロックの入力側においてデータ入力１２は２つのフリ
ップフロップに並列に入力され、ブロックの出力側で２
つのレジスタ出力はゲートバッファ回路２０、２１を介
して一本に統一される。２つのシフトレジスタの転送ク
ロックは同一のクロック１１である。シフトレジスタ内
の各デイレイフリップフロップについては互に並列なフ
リップフロップ同志（例えば１６と１７）の出力をゲー
トバッファ回路１８と１９を介して結合し、行電極１５
を駆動する出力バッファ１４のゲートに接続される。ゲ
ートバッファ回路１８、１９の具体的な回路例を図４に
示す。図中Ａ、Ｂはバッファ１８、１９の入力端子であ
る。Ｃはゲートバッファ回路１８、１９の出力端子であ
る。回路は相補型のＭＯＳトランジスタで構成され入力
Ａ、Ｂはフリップフロップ１６、１７の出力端子に接続
されている。そして向かい合った２つのインバータ回路
は更に２つのＭＯＳトランジスタを介して電源に接続さ
れている。ゲート信号ａ１とｂ１は互に極性の相反する
信号レベルであって図４の回路は、Ａの反転信号がＣに
出力される時Ｂは遮断され、Ｂの反転信号がＣに出力さ
れる時Ａは遮断される。各シフトレジスタブロック２２
、２３の中にあってはそれぞれのバッファゲート制御信
号はブロック２２中でａ１とｂ１、ブロック２３中でａ
２とｂ２であり、ブロック単位で当該ブロック内のシフ
トレジスタの何れか一方の側が選択される。本発明の特
徴はここにあり、プロセス上等の欠陥が含まれた場合、
欠陥の含まれた側のシフトレジスタを切り離し、欠陥の
含まれない完全なシフトレジスタを選択する事によって
回路機能を満足させられる。ブロック内のシフトレジス
タ段数或は回路量は、製造プロセス又は材料等によって
発生する回路欠陥率に応じて設定してやればよい。例え
ば図３の回路において製造プロセス上生じた欠陥がフリ
ップフロップ１７中に存在したとする。ブロック２２内
に欠陥がある事になりフリップフロップ１７以降の段に
は正しい信号が伝達されない。ここでゲート制御信号ａ
１、ｂ１をそれぞれ−Ｖ、＋Ｖに制御してやるとＡの反
転信号がＣに出力し、Ｂは遮断される。即ちフリップフ
ロップ１６の出力信号が行電極１５に供給され、欠陥フ
リップフロップ１７は非選択状態になる。以下ブロック
２２内にあってはフリップフロップ１６とこれに続くフ
リップフロップ（図中下側のシフトレジスタ）が選択状
態にあり、欠陥フリップフロップ１７を含む上側のシフ
トレジスタは非選択状態となる。従って出力端子から見
たブロック２２は無欠陥回路であり後段のブロック２３
に誤信号を伝達する事はない。又液晶表示パネルによっ
て誤ったデータが表示される事もない、ブロック２２内
の欠陥を以上の様にして取り除き、ブロック２３或は更
に以降の図示されていないブロックについても欠陥の有
無を調べて欠陥が含まれている場合には、同様の手順で
欠陥部を非選択状態にしてやる。以上の方法により出力
端子側から見た行電極駆動回路は実効的に無欠陥回路と
しての動作が可能となる。仮に行電極駆動回路５を１０
個のブロックに分割した場合、従来１ブロック部分の歩
留が９５％である時全体の歩留は、（０．９５）１０即
ち６０％弱であったが、図３の如き回路の構成を適用す
れば全体の歩留は、

【０００７】

【数１】 　　　　（０．９５２＋２×０．９５×０．０５）１０
＝９７．５％となる、列電極駆動回路４についても同様
の方法で歩留を向上できる事は明らかである。列電極駆
動回路４も行電極駆動回路５と同様に１０ブロックに分
割し各ブロック部分の従来歩留を９５％とする時、列及
び行の両電極駆動回路全体の歩留は従来（０．９５）２
０即ち３６％弱であるのに対し図３の如き回路構成によ
れば９５％が期待できる事になる。図５及び図６に本発
明になる別の実施例を示す。図３と同様に同一の機能を
果たす２個のフリップフロップ１６と１７が並列に設け
られている（図５）。然し各フリップフロップ１６、１
７の出力Ａ′とＢ′はゲートを介さずに直接導線によっ
て結ばれており出力Ｃ′として後段の行電極駆動バッフ
ァに接続している。１６、１７の何れにも欠陥が含まれ
ない場合、各フリップフロップの出力は等価であり、何
ら機能上問題は生じない。仮にフリップフロップ１７に
欠陥が含まれ所定の出力信号が得られない事をフリップ
フロップ１７の出力端で検出した場合、×印の個所を切
断して欠陥回路出力を切り離す。配線の切断方法として
は例えば配線に低温溶断性金属を使用し図６の如く予め
切断対応部配線を他より細く形成しておき、Ｂ′とＣ′
の間に熱溶断の為の大電流を瞬間的に流してやれば良い
。更に他の方法としては、充分細く絞ったレーザー等の
光線を照射し溶断する事も可能である。

【０００８】以上の実施例は液晶マトリクス表示体を謂
るマルチプレクス駆動する場合においても、或は図１ブ
ロック８の如く各マトリクス交点毎に能動素子を設けた
表示体においても有効である事は明らかである。更に図
１中ブロック８の部分に対して本発明を実施した例につ
いて説明する。図７はブロック８内の１つの画素６の周
辺回路を示している。３０は行電極、３１、３２はデー
タ電極である。３４、３５は画素６に設けられた画素選
択トランジスタであり互いに等価である。ここで３９は
ソース、４０はゲート、４１はドレインである。３３は
トランジスタ３４及び３５のドレインを結び且つ液晶画
素電極に接続している。ここで仮にトランジスタ３４の
ソース３９に欠陥が生じた場合、３７の如くリード線を
切断する。ゲート４０の欠陥に対しては３６の如くリー
ドを切断する。更にドレイン側についても３８の個所を
切断することによりトランジスタを画素及び行或はデー
タ電極から分離してやる。この時画素６はトランジスタ
３５によって選択駆動される。構成方法としては行電極
を２本並列に設ける事、その他図７に準じていくつか考
えられるが図７によって代表されるものとして説明を省
略する。

【０００９】

【発明の効果】以上本発明になる回路の構成を有する表
示体を作成すれば高分解能且つ多素子でありながら実効
的欠陥率の極めて低い液晶表示体を提供でき、歩留が高
く従って低価格な液晶装置を実用に供するものである。

【図面の簡単な説明】

【図１】本発明が係る液晶表示体のブロック構成図。

【図２】従来の回路構成図。

【図３、図５、図７】本発明になる液晶表示体の回路並
びに構造の１、２の応用例を示す図。

【図４、図６】それらの部分説明図。

【符号の説明】

４　　データ電極駆動回路 ５　　行電極駆動回路 ６　　液晶画素 ８　　液晶表示体部 １３　　デイレイフリップフロップ １４　　行電極駆動バッファ

Claims (3)

【特許請求の範囲】
1. 【請求項１】液晶に印加する表示信号の選択制御に係る
   能動回路部を内蔵し、該能動回路部は同一目的物に対し
   同一機能を果たす並列に配置された複数の回路構成部分
   を有する事を特徴とする液晶表示装置。
2. 【請求項２】同一機能を果たし並列に配置された複数の
   回路の出力同志は選択ゲート回路を介して相互に接続さ
   れてなる請求項１記載の液晶表示装置。
3. 【請求項３】同一機能を果たし並列に配置された複数の
   回路の出力同志は導電性配線により直結されている事を
   特徴とする請求項１記載の液晶表示装置。