JPS62271574A - 画像表示装置の駆動回路 - Google Patents
画像表示装置の駆動回路Info
- Publication number
- JPS62271574A JPS62271574A JP61115080A JP11508086A JPS62271574A JP S62271574 A JPS62271574 A JP S62271574A JP 61115080 A JP61115080 A JP 61115080A JP 11508086 A JP11508086 A JP 11508086A JP S62271574 A JPS62271574 A JP S62271574A
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- decoder
- circuit
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（イ）産業上の利用分野
本発明は液晶マトリクスパネル等の画像表示装置の駆動
回路に関する。
回路に関する。
（ロ）従来の技術
第３図は液晶ＴＶ装置に用いられるアクティブマトリク
ス液晶パネルによる液晶表示装置の駆動回路を示す図で
あり、この様な回路は例えば特開昭５７−４１０７８号
公報に記載されている。
ス液晶パネルによる液晶表示装置の駆動回路を示す図で
あり、この様な回路は例えば特開昭５７−４１０７８号
公報に記載されている。
同図において、アクティブマトリクス型の液晶パネルく
１）はＹ方向にｎ列、Ｙ方向にｍ行の画素を有り、ｍＸ
ｎ個のアモルファスシリコン（ａ −５ｉ）よりなるＴ
ＰＴ（薄膜トランジスタ）（１ａ）及び液晶電極（１ｂ
）が図示の如くマトリクス状に接続され、各行（（ｌｚ
％ Ｇ２ ＝・Ｇｍ）及び各列（Ｄ＋、Ｄ２・・・Ｄ
ｎ）は夫々、行ドライバ（２）及び列ドライバ（３〉に
接続きれている。前記行ドライバはｍ段のシフトレジス
タ（２ａ）及び出力回路（２ｂ）により構成きれ、前記
列ドライバはｎ段のシフトレジスタ（３ａ）、サンプル
ホールド回路（３ｂ）及び出力回路（３ｃ）により構成
される。（４）は同期制御回路であり、水平同期信号（
Ｈｐ）及び垂直同期信号（Ｖρ）に基づいて、第１、第
２スタートパルス（ｓ Ｔ＋）（Ｓ Ｔ２）及び第１、
第２クロツクパルス（ＣＰＩ）（ＣＰ２）を作成する。
１）はＹ方向にｎ列、Ｙ方向にｍ行の画素を有り、ｍＸ
ｎ個のアモルファスシリコン（ａ −５ｉ）よりなるＴ
ＰＴ（薄膜トランジスタ）（１ａ）及び液晶電極（１ｂ
）が図示の如くマトリクス状に接続され、各行（（ｌｚ
％ Ｇ２ ＝・Ｇｍ）及び各列（Ｄ＋、Ｄ２・・・Ｄ
ｎ）は夫々、行ドライバ（２）及び列ドライバ（３〉に
接続きれている。前記行ドライバはｍ段のシフトレジス
タ（２ａ）及び出力回路（２ｂ）により構成きれ、前記
列ドライバはｎ段のシフトレジスタ（３ａ）、サンプル
ホールド回路（３ｂ）及び出力回路（３ｃ）により構成
される。（４）は同期制御回路であり、水平同期信号（
Ｈｐ）及び垂直同期信号（Ｖρ）に基づいて、第１、第
２スタートパルス（ｓ Ｔ＋）（Ｓ Ｔ２）及び第１、
第２クロツクパルス（ＣＰＩ）（ＣＰ２）を作成する。
＝２−
第４図は行ドライバの各波形を示す図であり同図（ａ＞
は映像信号を表わし、垂直同期信号（Ｖｐ）及び水平同
期信号（Ｈｐ）が重畳されている。図中、Ｔ１は垂直同
期信号区間、Ｔ２は垂直帰線区間、Ｔ３は映像信号区間
である。
は映像信号を表わし、垂直同期信号（Ｖｐ）及び水平同
期信号（Ｈｐ）が重畳されている。図中、Ｔ１は垂直同
期信号区間、Ｔ２は垂直帰線区間、Ｔ３は映像信号区間
である。
シフトレジスタ（２ａ）には第４図（ｂ）（ｃ）に示す
垂直同期信号に同期した第１スタートパルス（ｓ”ｒ＋
）及び水平同期信号に同期した第１クロツクパルス（ｃ
ｐｓ）が与えられ、各行Ｇｌ、Ｇ２・・・には（ｄ）（
ｅ）（ｆ’）に示す如＜ Ｉ Ｈ（１水平期間）づつず
らされた電圧波形が印加される。この電圧波形により水
平帰線区間において各行のＴＦＴ（１ａ）を順次オンさ
せ各画素に液晶駆動電圧を印加する。
垂直同期信号に同期した第１スタートパルス（ｓ”ｒ＋
）及び水平同期信号に同期した第１クロツクパルス（ｃ
ｐｓ）が与えられ、各行Ｇｌ、Ｇ２・・・には（ｄ）（
ｅ）（ｆ’）に示す如＜ Ｉ Ｈ（１水平期間）づつず
らされた電圧波形が印加される。この電圧波形により水
平帰線区間において各行のＴＦＴ（１ａ）を順次オンさ
せ各画素に液晶駆動電圧を印加する。
一方、列ドライバ（３）の各部波形は第５図に示すよう
になる。列ドライブは各ＩＨ区間において同じ動作をく
りかえす。第５図（ａ）はＴ３におけるＩＨ区間を引き
延ばして描いた映像信号である。図中、Ｔヰは水平同期
信号区間及び水平帰線区間、Ｔｓは映像情報の含まれる
区間である。
になる。列ドライブは各ＩＨ区間において同じ動作をく
りかえす。第５図（ａ）はＴ３におけるＩＨ区間を引き
延ばして描いた映像信号である。図中、Ｔヰは水平同期
信号区間及び水平帰線区間、Ｔｓは映像情報の含まれる
区間である。
シフトレジスタ（３ａ）には第５図（ｂ）（ｃ）に示す
水平同期信号に同期した第２スタートパルス（Ｓｒ１）
及びその周期ｒ−Ｔｓ／ｎの周波数の第２クロツクパル
スが与えられ、シフトレジスタ（３Ｂ）の各段の出力に
は同図（ｄ）（ｅ）（ｆ）に示すように順次Ｃづつずら
されたパルスが出力きれる。サンプルボールド回路（３
ｂ）の各段は対応する各段の前記シフトレジスタの出力
により制御され、該出力の立下りにより映像信号の電圧
値をサンプルし次のサンプル時まで（ＩＨの間）ホール
ドする。出力回路（３ｃ）はサンプルホールド回路の出
力を受けて緩衝増巾し列電極を駆動する。
水平同期信号に同期した第２スタートパルス（Ｓｒ１）
及びその周期ｒ−Ｔｓ／ｎの周波数の第２クロツクパル
スが与えられ、シフトレジスタ（３Ｂ）の各段の出力に
は同図（ｄ）（ｅ）（ｆ）に示すように順次Ｃづつずら
されたパルスが出力きれる。サンプルボールド回路（３
ｂ）の各段は対応する各段の前記シフトレジスタの出力
により制御され、該出力の立下りにより映像信号の電圧
値をサンプルし次のサンプル時まで（ＩＨの間）ホール
ドする。出力回路（３ｃ）はサンプルホールド回路の出
力を受けて緩衝増巾し列電極を駆動する。
上述の液晶表示装置の製造工程中に液晶パネル内及び駆
動回路内でのショート、或いは断線等の故障が発生する
と、シフトレジスタは故障Ｊｌライン以降のラインにシ
フトパルスを発生させることができなくなりパネル全体
が動作不能となり歩留りを著しく低下許せてしまう。
動回路内でのショート、或いは断線等の故障が発生する
と、シフトレジスタは故障Ｊｌライン以降のラインにシ
フトパルスを発生させることができなくなりパネル全体
が動作不能となり歩留りを著しく低下許せてしまう。
（ハ） 発明が解決しようとする問題点本発明は上述の
点に鑑み為きれたものでありマトリクスパネル或いは駆
動回路に故障が発生しても正常にパネルを動作させ、歩
留りを向上させることを目的とする。
点に鑑み為きれたものでありマトリクスパネル或いは駆
動回路に故障が発生しても正常にパネルを動作させ、歩
留りを向上させることを目的とする。
（ニ）問題点を解決するための手段
本発明は、クロックパルスをカウントして２進カウント
値及びその反転出力を導出するカウンタと、とのカウン
タ出力をデコードして前記各行及び若しくは各列に、前
記クロックパルスに同期して順位シフトするパルスを発
生せしめるデコーダとを備え、前記デコーダのコード信
号ラインの両端から前記カウンタ出力を供給してなる。
値及びその反転出力を導出するカウンタと、とのカウン
タ出力をデコードして前記各行及び若しくは各列に、前
記クロックパルスに同期して順位シフトするパルスを発
生せしめるデコーダとを備え、前記デコーダのコード信
号ラインの両端から前記カウンタ出力を供給してなる。
（ホ）作用
上述の手段により、デコーダのコード信号ライン上で故
障が発生しても前記コード信号ラインには両端からカウ
ンタ出力が供給されているためデコーダは正常に動作す
る。
障が発生しても前記コード信号ラインには両端からカウ
ンタ出力が供給されているためデコーダは正常に動作す
る。
（へ） 実施例
以下、図面に従い本発明の一実施例を説明する。
第１図は本実施例における液晶表示装置の駆動回路を示
すブロック図であり、第３図と同一部分には同一符号を
付し説明を省略する。
すブロック図であり、第３図と同一部分には同一符号を
付し説明を省略する。
同図において、（５０）は同期制御回路（４）からの第
１スタートパルス（ｓ’ｒ＋）により第１クロツクパル
ス（ＣＤＩ）のカウントを開始し、２進カウント出力（
Ａ ）（Ｂ ）を出力すると共に反転出力（λ）（Ｔ３
）を出力する第１カウンタ、（５１）（５１）はこの第
１カウンタ出力をデコードして、各行Ｇ ｌ 、Ｇ ２
・・・の左右に第１クロツクパルス（ＣＰ＋）毎に順次
ハイとなるパルスを夫々、出力する第１デコーダ、（６
０）は前記同期制御回路（４）からの第２スタートパル
ス（Ｓｒ１）及び第２クロツクパルス（ＣＦ２）に基づ
いて２進カウント出力を出力する第２カウンタ、＜６１
）（６１）はこの第２カウンタ出力をデコードして各列
ＤＩ、Ｄ２・・・の上下に第２クロツクパルス（ＣＰＵ
）毎に順次ハイとなるパルスを夫々、出力する第２デコ
ーダである。本実施例においては従来のシフトレジスタ
に相当する機能を２進カウンタ及びデコーダに置き換え
ている。よって、第１カウンタ（５０）、第１デコーダ
（５１）及び出力回路（５２〉により行ドライバ（５）
が構成され、第２カウント（６０）、第２デコーダ（６
１）、サンプルホールド回路（６２）及び出力回路（６
３）により列ドライバ（６）が構成きれる。そして、前
記第１、第２デコーダ（５１）（６１）、出力回路（５
２）（６３）及びサンプルホールド回路（６２）は液晶
パネル（１）と同一基板上に且つ同一工程でａ−８ｉＴ
ＦＴにより形成きれる。
１スタートパルス（ｓ’ｒ＋）により第１クロツクパル
ス（ＣＤＩ）のカウントを開始し、２進カウント出力（
Ａ ）（Ｂ ）を出力すると共に反転出力（λ）（Ｔ３
）を出力する第１カウンタ、（５１）（５１）はこの第
１カウンタ出力をデコードして、各行Ｇ ｌ 、Ｇ ２
・・・の左右に第１クロツクパルス（ＣＰ＋）毎に順次
ハイとなるパルスを夫々、出力する第１デコーダ、（６
０）は前記同期制御回路（４）からの第２スタートパル
ス（Ｓｒ１）及び第２クロツクパルス（ＣＦ２）に基づ
いて２進カウント出力を出力する第２カウンタ、＜６１
）（６１）はこの第２カウンタ出力をデコードして各列
ＤＩ、Ｄ２・・・の上下に第２クロツクパルス（ＣＰＵ
）毎に順次ハイとなるパルスを夫々、出力する第２デコ
ーダである。本実施例においては従来のシフトレジスタ
に相当する機能を２進カウンタ及びデコーダに置き換え
ている。よって、第１カウンタ（５０）、第１デコーダ
（５１）及び出力回路（５２〉により行ドライバ（５）
が構成され、第２カウント（６０）、第２デコーダ（６
１）、サンプルホールド回路（６２）及び出力回路（６
３）により列ドライバ（６）が構成きれる。そして、前
記第１、第２デコーダ（５１）（６１）、出力回路（５
２）（６３）及びサンプルホールド回路（６２）は液晶
パネル（１）と同一基板上に且つ同一工程でａ−８ｉＴ
ＦＴにより形成きれる。
第２図に第１デコーダの具体的回路と共に行ドライバの
動作を説明する。第１カウンタ（５０）からの２進カウ
ント出力（Ａ）、（Ｂ）及びそれらの反転出力（λ）（
１）の各ラインと各行Ｇｌ、Ｇ２・・・とがマトリクス
状に交叉しており各行にはＡＮＤゲートを構成する２個
のＴＰＴが直列に配きれている。更に各行には負荷ＴＰ
Ｔ（ＴＯ）〜（Ｔ Ｉ２）が接続きれ、その出力には出
力回路（５２）が各行毎に接続きれている。
動作を説明する。第１カウンタ（５０）からの２進カウ
ント出力（Ａ）、（Ｂ）及びそれらの反転出力（λ）（
１）の各ラインと各行Ｇｌ、Ｇ２・・・とがマトリクス
状に交叉しており各行にはＡＮＤゲートを構成する２個
のＴＰＴが直列に配きれている。更に各行には負荷ＴＰ
Ｔ（ＴＯ）〜（Ｔ Ｉ２）が接続きれ、その出力には出
力回路（５２）が各行毎に接続きれている。
今、カウンタ出力が” ｏ ｏ ”のとき、（Ａ ）（
Ｂ ＞が共に“０”で（λ）（１）が共に“１″となり
、ＴＰ Ｔ （Ｔ Ｉ）（Ｔ ２） （Ｔ ４） （Ｔ
ｓ）がオンとなるため、行（Ｇ１）のみがローとなる
。次に、カウンタ出力が“０１′のとき（Ａ）（Ｂ）が
共に“０“′で（λ）（Ｂ）が共に“１°゛となりＴ
Ｆ Ｔ （Ｔ ２） （Ｔ ４） （Ｔ））がオンとな
るため、行（Ｇ２）がローとなる。このようにカウンタ
出力が順次インクリメントしていくと、順次次の行がロ
ーとなって選択され、次段の出力回路で反転増巾されて
その行の液晶パネル内のＴＰＴが駆動きれる。
Ｂ ＞が共に“０”で（λ）（１）が共に“１″となり
、ＴＰ Ｔ （Ｔ Ｉ）（Ｔ ２） （Ｔ ４） （Ｔ
ｓ）がオンとなるため、行（Ｇ１）のみがローとなる
。次に、カウンタ出力が“０１′のとき（Ａ）（Ｂ）が
共に“０“′で（λ）（Ｂ）が共に“１°゛となりＴ
Ｆ Ｔ （Ｔ ２） （Ｔ ４） （Ｔ））がオンとな
るため、行（Ｇ２）がローとなる。このようにカウンタ
出力が順次インクリメントしていくと、順次次の行がロ
ーとなって選択され、次段の出力回路で反転増巾されて
その行の液晶パネル内のＴＰＴが駆動きれる。
そして、全ての行の駆動が終了し、次のスタート信号に
より第１カウンタ〈５０）がリセットきれると、次のフ
レームの走査が開始される。
より第１カウンタ〈５０）がリセットきれると、次のフ
レームの走査が開始される。
尚、第２図ではデコーダ（５１）及び出力回路（５２）
を左側の分しか示していないが実際は第１図の如く左右
対称に配きれており、１つの行は左右から同じ信号によ
り駆動される。
を左側の分しか示していないが実際は第１図の如く左右
対称に配きれており、１つの行は左右から同じ信号によ
り駆動される。
従って、液晶パネルく１）の走査ラインがどこか１ケ所
で断線があってもライン両側から信号が供給されている
ためライン全体に信号が供給きれ表示は完全に行なわれ
る。また、アクティブマトリクスの中で走査ラインと信
号ラインがどこかでショートした時には、その部分を走
査ライン上で信号ラインをまたいだ２ケ所を切断するこ
とによりライン欠陥を点欠陥に変えることができる。
で断線があってもライン両側から信号が供給されている
ためライン全体に信号が供給きれ表示は完全に行なわれ
る。また、アクティブマトリクスの中で走査ラインと信
号ラインがどこかでショートした時には、その部分を走
査ライン上で信号ラインをまたいだ２ケ所を切断するこ
とによりライン欠陥を点欠陥に変えることができる。
次にデコーダ側で故障が発生した場合について述べる。
まずカウンタからのコード信号ラインとデコーダのＡＮ
Ｄゲートのラインとの間でショートした場合は、ＡＮＤ
ゲートのライン配線をコード信号ラインの両側で切断す
れば、もう一方のデコーダからの出力の供給により故障
を来たきない。また、ＡＮＤゲートのラインのどこで断
線しても前述同様にもう一方のデコーダの出力で補償で
きる。
Ｄゲートのラインとの間でショートした場合は、ＡＮＤ
ゲートのライン配線をコード信号ラインの両側で切断す
れば、もう一方のデコーダからの出力の供給により故障
を来たきない。また、ＡＮＤゲートのラインのどこで断
線しても前述同様にもう一方のデコーダの出力で補償で
きる。
更に、デコーダのコード信号ライン上で断線が発生して
も、コード信号はマトリクスの上下から供給きれている
ため動作に支障を来たさない。
も、コード信号はマトリクスの上下から供給きれている
ため動作に支障を来たさない。
更にコード信号ライン上で、２ケ所で断線が起きた場合
、その２点間に存在するＡＮＤゲートラインに対応する
出力回路の出力ラインをレーザー等で切断すれば、故障
ラインはオーブンとなり他方のデコーダからの信号で駆
動できる。
、その２点間に存在するＡＮＤゲートラインに対応する
出力回路の出力ラインをレーザー等で切断すれば、故障
ラインはオーブンとなり他方のデコーダからの信号で駆
動できる。
尚、上述の如くデコーダのマトリクスの上下からコード
信号を印加する方法は、同様に列ドライバのデコーダ（
６１）に適用できることは明白である。
信号を印加する方法は、同様に列ドライバのデコーダ（
６１）に適用できることは明白である。
（ト） 発明の効果
上述の如く本発明に依れば駆動回路の製造工程中にデコ
ーダのコード信号ライン上で故障が発生してもほとんど
支障なく動作させることができるため大巾に歩留りを向
上させることが可能となる。
ーダのコード信号ライン上で故障が発生してもほとんど
支障なく動作させることができるため大巾に歩留りを向
上させることが可能となる。
第１図は本発明一実施例における液晶表示装置の駆動回
路を示すブロック図、第２図は第１デコーダの具体的回
路図、第３図は従来の駆動回路を示す図、第４図は行ド
ライバの要部波形図である。 （１）・・・液晶パネル、（４）・・・同期制御回路、
（２）（５）・・・行ドライバ、（３）（６）・・・列
ドライバ、（５１）（６１）・・・デコーダ、（５２）
（６３）・・・出力回路手続補正書（方式） 昭和６２年５月田日
路を示すブロック図、第２図は第１デコーダの具体的回
路図、第３図は従来の駆動回路を示す図、第４図は行ド
ライバの要部波形図である。 （１）・・・液晶パネル、（４）・・・同期制御回路、
（２）（５）・・・行ドライバ、（３）（６）・・・列
ドライバ、（５１）（６１）・・・デコーダ、（５２）
（６３）・・・出力回路手続補正書（方式） 昭和６２年５月田日
Claims (1)
- （１）複数個の画素がマトリクス状に配置されたアクテ
ィブマトリクスパネルの各行及び各列を夫々所定周波数
のクロックパルスにより選択して前記各画素を駆動して
なる画像表示装置の駆動回路において、前記クロックパ
ルスをカウントして２進カウント値及びその反転出力を
導出するカウンタと、このカウンタ出力をデコードして
前記各行及び若しくは各列に、前記クロックパルスに同
期して順次シフトするパルスを発生せしめるデコーダと
を備え、前記デコーダのコード信号ラインの両端から前
記カウンタ出力を供給してなる画像表示装置の駆動回路
。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115080A JPH0628426B2 (ja) | 1986-05-20 | 1986-05-20 | 画像表示装置の駆動回路 |
| US07/411,234 US5051739A (en) | 1986-05-13 | 1987-05-12 | Driving circuit for an image display apparatus with improved yield and performance |
| KR1019880700025A KR900009055B1 (ko) | 1986-05-13 | 1987-05-12 | 영상 표시 장치용 구동 회로 |
| CA000536940A CA1294075C (en) | 1986-05-13 | 1987-05-12 | Driving circuit for image display apparatus |
| PCT/JP1987/000294 WO1987007067A1 (en) | 1986-05-13 | 1987-05-12 | Circuit for driving an image display device |
| AU73947/87A AU588693B2 (en) | 1986-05-13 | 1987-05-12 | Driving circuit for image display device |
| EP87902776A EP0269744B1 (en) | 1986-05-13 | 1987-05-12 | Circuit for driving an image display device |
| DE3750870T DE3750870T2 (de) | 1986-05-13 | 1987-05-12 | Antriebsschaltung einer bildanzeigevorrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115080A JPH0628426B2 (ja) | 1986-05-20 | 1986-05-20 | 画像表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62271574A true JPS62271574A (ja) | 1987-11-25 |
| JPH0628426B2 JPH0628426B2 (ja) | 1994-04-13 |
Family
ID=14653686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61115080A Expired - Fee Related JPH0628426B2 (ja) | 1986-05-13 | 1986-05-20 | 画像表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628426B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994010794A1 (en) * | 1992-11-04 | 1994-05-11 | Kopin Corporation | Control system for projection displays |
| US5602560A (en) * | 1994-03-30 | 1997-02-11 | Nec Corporation | Apparatus for driving liquid crystal display panel with small deviation of feedthrough voltage |
| JP2001195042A (ja) * | 2000-01-05 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
| JP2009025822A (ja) * | 1998-03-27 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US10991326B2 (en) | 2015-10-22 | 2021-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display panel and correction method therefor |
-
1986
- 1986-05-20 JP JP61115080A patent/JPH0628426B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994010794A1 (en) * | 1992-11-04 | 1994-05-11 | Kopin Corporation | Control system for projection displays |
| US5602560A (en) * | 1994-03-30 | 1997-02-11 | Nec Corporation | Apparatus for driving liquid crystal display panel with small deviation of feedthrough voltage |
| JP2009025822A (ja) * | 1998-03-27 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9262978B2 (en) | 1998-03-27 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Driving circuit of a semiconductor display device and the semiconductor display device |
| JP2001195042A (ja) * | 2000-01-05 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
| US10991326B2 (en) | 2015-10-22 | 2021-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display panel and correction method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0628426B2 (ja) | 1994-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900009055B1 (ko) | 영상 표시 장치용 구동 회로 | |
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| JPS63311388A (ja) | マトリックス表示システム | |
| JPH07239463A (ja) | アクティブマトリクス型表示装置およびその表示方法 | |
| JPH05216441A (ja) | 固定重複パタン除去機能付水平走査回路 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JP2001282170A (ja) | 画像表示装置の行電極駆動装置 | |
| JP4089546B2 (ja) | 表示装置およびその駆動方法 | |
| JPH0251129A (ja) | アクテイブマトリクス液晶表示パネル | |
| JPS62271569A (ja) | 画像表示装置の駆動回路 | |
| JPS62271574A (ja) | 画像表示装置の駆動回路 | |
| JPH05241536A (ja) | 水平走査回路 | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| JP3056631B2 (ja) | 液晶表示装置 | |
| JP2000171774A (ja) | 電気光学装置および電子機器 | |
| JP2000020028A (ja) | アクティブマトリクス表示装置 | |
| JP3243950B2 (ja) | 映像表示装置 | |
| JP2004309822A (ja) | 表示装置 | |
| JPH0766252B2 (ja) | 画像表示装置の駆動回路 | |
| JP4080057B2 (ja) | 液晶表示装置の検査方法 | |
| JPH1031201A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2971282B2 (ja) | 表示装置の駆動回路 | |
| JPH06148676A (ja) | アクティブマトリクス基板 | |
| JP3230393B2 (ja) | 液晶パネルの検査方法 | |
| JPS62271572A (ja) | 画像表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |