JP2000020028A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP2000020028A JP2000020028A JP10183127A JP18312798A JP2000020028A JP 2000020028 A JP2000020028 A JP 2000020028A JP 10183127 A JP10183127 A JP 10183127A JP 18312798 A JP18312798 A JP 18312798A JP 2000020028 A JP2000020028 A JP 2000020028A
- Authority
- JP
- Japan
- Prior art keywords
- period
- scanning
- data
- horizontal scanning
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 アクティブマトリクス液晶表示装置におい
て、ダミーデータライン等の構造的な付加を行うことな
く、効果的に帯状の欠陥を除去する。 【解決手段】 水平走査回路は、複数本のデータライン
にわたってオーバーラップしたサンプリングタイミング
での水平走査が可能である。また水平走査回路は、水平
走査開始時と水平走査終了時との少なくとも一方の期間
において、実データ走査期間のほかに、オーバーラップ
したサンプリングタイミングで同時に水平走査される本
数分に相当するデータラインに対してダミーデータを書
き込むためのダミーデータ走査期間を形成可能である。
これにより、走査開始端部、走査終了端部において寄生
容量を介して発生するビデオライン、データラインの電
位変化をキャンセルし、効果的に帯状の欠陥を除去す
る。
て、ダミーデータライン等の構造的な付加を行うことな
く、効果的に帯状の欠陥を除去する。 【解決手段】 水平走査回路は、複数本のデータライン
にわたってオーバーラップしたサンプリングタイミング
での水平走査が可能である。また水平走査回路は、水平
走査開始時と水平走査終了時との少なくとも一方の期間
において、実データ走査期間のほかに、オーバーラップ
したサンプリングタイミングで同時に水平走査される本
数分に相当するデータラインに対してダミーデータを書
き込むためのダミーデータ走査期間を形成可能である。
これにより、走査開始端部、走査終了端部において寄生
容量を介して発生するビデオライン、データラインの電
位変化をキャンセルし、効果的に帯状の欠陥を除去す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス表示装置に関する。より詳しくは、点順次駆動され
る表示装置の画面横方向端部に現れる帯状の表示欠陥を
除去し得るアクティブマトリクス表示装置に関する。
クス表示装置に関する。より詳しくは、点順次駆動され
る表示装置の画面横方向端部に現れる帯状の表示欠陥を
除去し得るアクティブマトリクス表示装置に関する。
【０００２】
【従来の技術】図３を参照して、従来のアクティブマト
リクス表示装置の一般的な構成を説明する。
リクス表示装置の一般的な構成を説明する。
【０００３】アクティブマトリクス装置は、行状に配線
した複数のゲートラインＸと、列状に配線した複数のデ
ータラインＹと、両者の各交差部に設けられた複数の画
素ＬＣとからなる。この画素ＬＣは、例えば液晶セルか
らなり、表示領域３１を形成する。画素ＬＣには、これ
を駆動する薄膜トランジスタＴｒが集積形成されてい
る。
した複数のゲートラインＸと、列状に配線した複数のデ
ータラインＹと、両者の各交差部に設けられた複数の画
素ＬＣとからなる。この画素ＬＣは、例えば液晶セルか
らなり、表示領域３１を形成する。画素ＬＣには、これ
を駆動する薄膜トランジスタＴｒが集積形成されてい
る。
【０００４】図３では水平画素が３２０本ある場合につ
いて示してある。垂直駆動回路３３は、各ゲートライン
Ｘを順次走査して、１水平期間毎に１行分の画素ＬＣを
選択する。水平走査回路３２は、１水平期間内で各デー
タラインＹを順次走査し、映像信号Ｖｓｉｇをサンプリ
ングして、選択された１行分の画素ＬＣに点順次で書き
込む。具体的には、各データラインＹ１〜Ｙ３２０はト
ランスファゲートＴＧ等からなるスイッチを介してビデ
オライン３４に接続されており、外部から映像信号Ｖｓ
ｉｇの供給を受ける。水平走査回路３２は、図５に示す
ように順次サンプリングパルスＶｎ１〜Ｖｎ３２０を出
力し、各トランスファゲートＴＧを順次開閉駆動してデ
ータラインＹ１〜Ｙ３２０に映像信号Ｖｓｉｇをサンプ
リングし、Ｖｓ１〜Ｖｓ３２０の電圧を印加する。
いて示してある。垂直駆動回路３３は、各ゲートライン
Ｘを順次走査して、１水平期間毎に１行分の画素ＬＣを
選択する。水平走査回路３２は、１水平期間内で各デー
タラインＹを順次走査し、映像信号Ｖｓｉｇをサンプリ
ングして、選択された１行分の画素ＬＣに点順次で書き
込む。具体的には、各データラインＹ１〜Ｙ３２０はト
ランスファゲートＴＧ等からなるスイッチを介してビデ
オライン３４に接続されており、外部から映像信号Ｖｓ
ｉｇの供給を受ける。水平走査回路３２は、図５に示す
ように順次サンプリングパルスＶｎ１〜Ｖｎ３２０を出
力し、各トランスファゲートＴＧを順次開閉駆動してデ
ータラインＹ１〜Ｙ３２０に映像信号Ｖｓｉｇをサンプ
リングし、Ｖｓ１〜Ｖｓ３２０の電圧を印加する。
【０００５】上述のように図５は図３に示した水平走査
回路３２から順次出力されるサンプリングパルスの波形
を示している。１ドットあたりのサンプリングパルス幅
は、近年の高精細化に伴う表示画素数の増加によって、
非常に短くなっている。例えばＮＴＳＣ対応で８００画
素程度のアクティブマトリクス表示装置では、１画素あ
たりのサンプリングパルス幅は１８８ｎｓ程度になる。
このことは水平走査回路３２が非常に高速に駆動される
ことを意味し、回路の複雑化、設計マージンの縮小にな
る。また十分な書き込み時間が得られないため液晶パネ
ル側にも負担が生じるなど、数々の制限が加えられるこ
とになる。このため、通常、サンプリングパルスは図５
のようにパルス幅を長くすると共にオーバーラップさせ
ながら順次出力するような形をとり、水平走査回路３２
の駆動周波数の緩和やその他の設計上の制限の緩和を行
っている。
回路３２から順次出力されるサンプリングパルスの波形
を示している。１ドットあたりのサンプリングパルス幅
は、近年の高精細化に伴う表示画素数の増加によって、
非常に短くなっている。例えばＮＴＳＣ対応で８００画
素程度のアクティブマトリクス表示装置では、１画素あ
たりのサンプリングパルス幅は１８８ｎｓ程度になる。
このことは水平走査回路３２が非常に高速に駆動される
ことを意味し、回路の複雑化、設計マージンの縮小にな
る。また十分な書き込み時間が得られないため液晶パネ
ル側にも負担が生じるなど、数々の制限が加えられるこ
とになる。このため、通常、サンプリングパルスは図５
のようにパルス幅を長くすると共にオーバーラップさせ
ながら順次出力するような形をとり、水平走査回路３２
の駆動周波数の緩和やその他の設計上の制限の緩和を行
っている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うに複数のデータラインを同時に選択しながら順次シフ
トする方法では、図６に示すように、画面を構成する表
示領域３１の水平走査方向の開始部と終了部とに帯状の
欠陥が生じる。例えばノーマリーホワイトモードでは開
始部が他の表示領域と比較して明るく、終了部は暗くな
る。
うに複数のデータラインを同時に選択しながら順次シフ
トする方法では、図６に示すように、画面を構成する表
示領域３１の水平走査方向の開始部と終了部とに帯状の
欠陥が生じる。例えばノーマリーホワイトモードでは開
始部が他の表示領域と比較して明るく、終了部は暗くな
る。
【０００７】上記欠陥の生じる原因について、図４及び
図５を参照しながら簡単に説明する。すなわち、図５で
はオーバーラップする期間は各データラインの３ライン
に相当している。ここで走査開始部Ｖｎ１、Ｖｎ２、Ｖ
ｎ３における走査期間Ｔｏｎではオフからオンに切り替
わる状態が、また、走査終了部Ｖｎ３１８、ｖｎ３１
９、Ｖｎ３２０における走査期間Ｔｏｆｆではオンから
オフに切り替わる状態が存在する。その他の走査期間で
は、すべての期間のサンプリングタイミングにおいて、
オンからオフ及びオフからオンの２つの状態が存在す
る。
図５を参照しながら簡単に説明する。すなわち、図５で
はオーバーラップする期間は各データラインの３ライン
に相当している。ここで走査開始部Ｖｎ１、Ｖｎ２、Ｖ
ｎ３における走査期間Ｔｏｎではオフからオンに切り替
わる状態が、また、走査終了部Ｖｎ３１８、ｖｎ３１
９、Ｖｎ３２０における走査期間Ｔｏｆｆではオンから
オフに切り替わる状態が存在する。その他の走査期間で
は、すべての期間のサンプリングタイミングにおいて、
オンからオフ及びオフからオンの２つの状態が存在す
る。
【０００８】図４に示すようにトランスファゲートＴＧ
には寄生容量Ｃｇｓ／Ｃｇｄが存在し、サンプリングパ
ルスの立ち上がりまたは立ち下がりに応じて上記寄生容
量のカップリングを介してビデオライン３４の電位Ｖｓ
ｉｇが変動する。この電位変動は、寄生容量Ｃｇｓ／Ｃ
ｇｄを介して他のデータラインＶｓ１〜Ｖｓ３２０の電
位へ影響する。
には寄生容量Ｃｇｓ／Ｃｇｄが存在し、サンプリングパ
ルスの立ち上がりまたは立ち下がりに応じて上記寄生容
量のカップリングを介してビデオライン３４の電位Ｖｓ
ｉｇが変動する。この電位変動は、寄生容量Ｃｇｓ／Ｃ
ｇｄを介して他のデータラインＶｓ１〜Ｖｓ３２０の電
位へ影響する。
【０００９】したがって、同じサンプリングタイミング
で立ち上がりと立ち下がりとの２つの状態がある場合に
は、ビデオライン３４の電位Ｖｓｉｇの変動はキャンセ
ルされ、データラインＶｓ１〜Ｖｓ３２０の電位への影
響も低減するので、画素には正常な映像信号が書き込ま
れる。しかし、走査開始部と走査終了部とでは、立ち上
がりまたは立ち下がりの一方の状態しか存在せず、寄生
容量Ｃｇｓ／Ｃｇｄの影響を受けて、図５のようにＶｓ
ｉｇの電位が変動する。このため、結果として正常な電
位とは異なる電位のデータがデータラインＶｓ１〜Ｖｓ
３２０に書き込まれることになる。
で立ち上がりと立ち下がりとの２つの状態がある場合に
は、ビデオライン３４の電位Ｖｓｉｇの変動はキャンセ
ルされ、データラインＶｓ１〜Ｖｓ３２０の電位への影
響も低減するので、画素には正常な映像信号が書き込ま
れる。しかし、走査開始部と走査終了部とでは、立ち上
がりまたは立ち下がりの一方の状態しか存在せず、寄生
容量Ｃｇｓ／Ｃｇｄの影響を受けて、図５のようにＶｓ
ｉｇの電位が変動する。このため、結果として正常な電
位とは異なる電位のデータがデータラインＶｓ１〜Ｖｓ
３２０に書き込まれることになる。
【００１０】上記欠陥を除去する方法として、例えば特
開平７−２９５５２２号公報に記載されているように、
表示領域のデータラインの外側にダミーデータラインを
設け、サンプリングパルスの立ち上がり及び立ち下がり
の２状態を表示領域内で保持することが知られている。
しかしこの方法では、構造的にダミーデータラインを付
加するため、そのダミー電極の本数分だけサイズが大き
くなり、表示領域の狭額縁化には不利となる。
開平７−２９５５２２号公報に記載されているように、
表示領域のデータラインの外側にダミーデータラインを
設け、サンプリングパルスの立ち上がり及び立ち下がり
の２状態を表示領域内で保持することが知られている。
しかしこの方法では、構造的にダミーデータラインを付
加するため、そのダミー電極の本数分だけサイズが大き
くなり、表示領域の狭額縁化には不利となる。
【００１１】上述した従来の技術の課題に鑑み、本発明
は、ダミーデータライン等の新たな構造的な追加を行う
ことなく、上記帯状の欠陥を低減することを目的とす
る。
は、ダミーデータライン等の新たな構造的な追加を行う
ことなく、上記帯状の欠陥を低減することを目的とす
る。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明のアクティブマトリクス液晶駆動装置は、水
平走査回路が、複数本のデータラインにわたってオーバ
ーラップしたサンプリングタイミングでの水平走査が可
能であるとともに、水平走査開始時と水平走査終了時と
の少なくとも一方の期間において、実データ走査期間の
ほかに、前記オーバーラップしたサンプリングタイミン
グで同時に水平走査される本数分に相当するデータライ
ンに対してダミーデータを書き込むためのダミーデータ
走査期間を形成可能である構成としたものである。
め、本発明のアクティブマトリクス液晶駆動装置は、水
平走査回路が、複数本のデータラインにわたってオーバ
ーラップしたサンプリングタイミングでの水平走査が可
能であるとともに、水平走査開始時と水平走査終了時と
の少なくとも一方の期間において、実データ走査期間の
ほかに、前記オーバーラップしたサンプリングタイミン
グで同時に水平走査される本数分に相当するデータライ
ンに対してダミーデータを書き込むためのダミーデータ
走査期間を形成可能である構成としたものである。
【００１３】このような構成であると、走査開始時、走
査終了時において寄生容量を介して発生するビデオライ
ン、データラインの電位変化を、ダミーデータによりキ
ャンセルすることが可能となる。しかもダミーデータラ
イン等の構造的な付加を行うことなく、効果的に帯状の
欠陥を除去することが可能となる。
査終了時において寄生容量を介して発生するビデオライ
ン、データラインの電位変化を、ダミーデータによりキ
ャンセルすることが可能となる。しかもダミーデータラ
イン等の構造的な付加を行うことなく、効果的に帯状の
欠陥を除去することが可能となる。
【００１４】
【発明の実施の形態】請求項１記載の本発明は、行状に
配線した複数のゲートラインと、列状に配線した複数の
データラインと、両者の各交差部に設けられ、表示領域
を構成する複数の画素と、各ゲートラインを順次垂直走
査し、１水平期間毎に１行分の画素を選択する垂直駆動
回路と、１水平期間内で各データラインを順次走査し映
像信号をサンプリングして選択された１行分の画素に点
順次で書き込む水平走査回路とを有するアクティブマト
リクス表示装置において、前記水平走査回路が、複数本
のデータラインにわたってオーバーラップしたサンプリ
ングタイミングでの水平走査が可能であるとともに、水
平走査開始時と水平走査終了時との少なくとも一方の期
間において、実データ走査期間のほかに、前記オーバー
ラップしたサンプリングタイミングで同時に水平走査さ
れる本数分に相当するデータラインに対してダミーデー
タを書き込むためのダミーデータ走査期間を形成可能で
あるように構成したものである。
配線した複数のゲートラインと、列状に配線した複数の
データラインと、両者の各交差部に設けられ、表示領域
を構成する複数の画素と、各ゲートラインを順次垂直走
査し、１水平期間毎に１行分の画素を選択する垂直駆動
回路と、１水平期間内で各データラインを順次走査し映
像信号をサンプリングして選択された１行分の画素に点
順次で書き込む水平走査回路とを有するアクティブマト
リクス表示装置において、前記水平走査回路が、複数本
のデータラインにわたってオーバーラップしたサンプリ
ングタイミングでの水平走査が可能であるとともに、水
平走査開始時と水平走査終了時との少なくとも一方の期
間において、実データ走査期間のほかに、前記オーバー
ラップしたサンプリングタイミングで同時に水平走査さ
れる本数分に相当するデータラインに対してダミーデー
タを書き込むためのダミーデータ走査期間を形成可能で
あるように構成したものである。
【００１５】これによると、走査開始時、走査終了時に
おいて寄生容量を介して発生するビデオライン、データ
ラインの電位変化を、ダミーデータによりキャンセルす
ることが可能となる。またダミーデータライン等の構造
的な付加を行うことなく、効果的に帯状の欠陥を除去す
ることが可能となる。しかも、ダミーデータを書き込む
走査期間を、実際の表示領域をサンプリングする期間外
におくことにより、表示画面への影響もない。
おいて寄生容量を介して発生するビデオライン、データ
ラインの電位変化を、ダミーデータによりキャンセルす
ることが可能となる。またダミーデータライン等の構造
的な付加を行うことなく、効果的に帯状の欠陥を除去す
ることが可能となる。しかも、ダミーデータを書き込む
走査期間を、実際の表示領域をサンプリングする期間外
におくことにより、表示画面への影響もない。
【００１６】請求項２記載の本発明は、ダミーデータ走
査期間が実際のデータを書き込む前の期間と、実際のデ
ータを書き込んだ後の期間との少なくとも一方に設けら
れ、このダミーデータ走査期間は、水平走査におけるサ
ンプリングパルスの電圧レベルの切り替わり方向に対
し、同じサンプリングタイミングで切り替わり方向が逆
となるサンプリングパルスを印加可能な期間であるよう
にしたものである。
査期間が実際のデータを書き込む前の期間と、実際のデ
ータを書き込んだ後の期間との少なくとも一方に設けら
れ、このダミーデータ走査期間は、水平走査におけるサ
ンプリングパルスの電圧レベルの切り替わり方向に対
し、同じサンプリングタイミングで切り替わり方向が逆
となるサンプリングパルスを印加可能な期間であるよう
にしたものである。
【００１７】これによると、ダミーデータ走査期間が、
水平走査におけるサンプリングパルスの電圧レベルの切
り替わり方向に対し、同じサンプリングタイミングで切
り替わり方向が逆となるサンプリングパルスを印加可能
な期間であるようにしたため、この期間内のサンプルタ
イミングにおいて、オンからオフ及びオフからオンの２
つの状態が存在することになって、寄生容量を介して発
生する電位変化をキャンセルすることができる。
水平走査におけるサンプリングパルスの電圧レベルの切
り替わり方向に対し、同じサンプリングタイミングで切
り替わり方向が逆となるサンプリングパルスを印加可能
な期間であるようにしたため、この期間内のサンプルタ
イミングにおいて、オンからオフ及びオフからオンの２
つの状態が存在することになって、寄生容量を介して発
生する電位変化をキャンセルすることができる。
【００１８】以下、本発明の実施の形態について説明す
る。図１は、本発明の実施の形態におけるアクティブマ
トリクス型液晶表示装置の構成を示す図である。この液
晶表示装置は、行状に配線した複数のゲートラインＸ
と、列状に配線した複数のデータラインＹと、両者の各
交差部に設けられた複数の画素ＬＣとからなる。この画
素ＬＣは、例えば液晶セルからなり、表示領域１を形成
する。画素ＬＣにはこれを駆動する薄膜トランジスタＴ
ｒが集積形成されている。図１では水平画素が３２０本
ある場合の例について図示してある。
る。図１は、本発明の実施の形態におけるアクティブマ
トリクス型液晶表示装置の構成を示す図である。この液
晶表示装置は、行状に配線した複数のゲートラインＸ
と、列状に配線した複数のデータラインＹと、両者の各
交差部に設けられた複数の画素ＬＣとからなる。この画
素ＬＣは、例えば液晶セルからなり、表示領域１を形成
する。画素ＬＣにはこれを駆動する薄膜トランジスタＴ
ｒが集積形成されている。図１では水平画素が３２０本
ある場合の例について図示してある。
【００１９】垂直駆動回路３は、各ゲートラインＸを順
次走査して１水平期間毎に１行分の画素ＬＣを選択す
る。水平走査回路２は、１水平期間内で各データライン
Ｙを順次走査し、映像信号Ｖｓｉｇをサンプリングして
選択された１行分の画素ＬＣに点順次で書き込む。
次走査して１水平期間毎に１行分の画素ＬＣを選択す
る。水平走査回路２は、１水平期間内で各データライン
Ｙを順次走査し、映像信号Ｖｓｉｇをサンプリングして
選択された１行分の画素ＬＣに点順次で書き込む。
【００２０】具体的には、各データラインＹは、トラン
スファゲートＴＧ等からなるスイッチを介してビデオラ
イン４に接続されており、外部から映像信号Ｖｓｉｇの
供給を受ける。水平走査回路２は、順次サンプリングパ
ルスＶｓ１〜Ｖｓ３２０を出力し、各トランスファゲー
トＴＧを順次開閉駆動して、データラインＹ１〜Ｙ３２
０に映像信号Ｖｓｉｇをサンプリングする。上述した構
成の本発明にもとづくアクティブマトリクス型液晶表示
装置は、従来の技術のものと基本的な構成は同様であ
る。
スファゲートＴＧ等からなるスイッチを介してビデオラ
イン４に接続されており、外部から映像信号Ｖｓｉｇの
供給を受ける。水平走査回路２は、順次サンプリングパ
ルスＶｓ１〜Ｖｓ３２０を出力し、各トランスファゲー
トＴＧを順次開閉駆動して、データラインＹ１〜Ｙ３２
０に映像信号Ｖｓｉｇをサンプリングする。上述した構
成の本発明にもとづくアクティブマトリクス型液晶表示
装置は、従来の技術のものと基本的な構成は同様であ
る。
【００２１】図２は、図１に示した水平走査回路２から
順次出力されるサンプリングパルスＶｎ１〜Ｖｎ３２０
の波形を示している。これらのサンプリングパルスは、
図２のようにパルス幅を長くすると共にオーバーラップ
させながら順次出力するような形をとっている。図２の
例では、サンプリングパルスの幅は３本のデータライン
に相当している。
順次出力されるサンプリングパルスＶｎ１〜Ｖｎ３２０
の波形を示している。これらのサンプリングパルスは、
図２のようにパルス幅を長くすると共にオーバーラップ
させながら順次出力するような形をとっている。図２の
例では、サンプリングパルスの幅は３本のデータライン
に相当している。
【００２２】１水平走査期間には、図２に示すように、
実際のデータ走査期間の前に付加されている走査開始部
におけるダミーデータ走査期間と、実際のデータ走査期
間の後に付加されている走査終了部におけるダミーデー
タ走査期間とが設けられている。
実際のデータ走査期間の前に付加されている走査開始部
におけるダミーデータ走査期間と、実際のデータ走査期
間の後に付加されている走査終了部におけるダミーデー
タ走査期間とが設けられている。
【００２３】ここで走査開始部におけるダミーデータ走
査期間では、Ｖｎ１、Ｖｎ２、Ｖｎ３についての走査期
間Ｔｏｎにおいてオフからオンに切り替わる状態が存在
し、トランスファゲートＴＧの寄生容量を介してビデオ
ライン４には図２に示すようにＶｓｉｇに電位の変動が
生じる。このＶｓｉｇに生じた電位変動は、トランスフ
ァゲートＴＧを通してデータラインＶｓ１、Ｖｓ２、Ｖ
ｓ３、Ｖｓ４に書き込まれる。
査期間では、Ｖｎ１、Ｖｎ２、Ｖｎ３についての走査期
間Ｔｏｎにおいてオフからオンに切り替わる状態が存在
し、トランスファゲートＴＧの寄生容量を介してビデオ
ライン４には図２に示すようにＶｓｉｇに電位の変動が
生じる。このＶｓｉｇに生じた電位変動は、トランスフ
ァゲートＴＧを通してデータラインＶｓ１、Ｖｓ２、Ｖ
ｓ３、Ｖｓ４に書き込まれる。
【００２４】このとき、サンプリングパルスは、一度Ｖ
ｎ１、Ｖｎ２、Ｖｎ３、Ｖｎ４を走査した後、再びＶｎ
１、Ｖｎ２、Ｖｎ３、Ｖｎ４を走査する。これにより、
２度目の走査においては、サンプリングパルスのオンか
らオフ及びオフからオンの２状態が存在するため、上記
電位の変動はキャンセルされる。したがって実際のデー
タ走査期間には、データラインＶｓ１、Ｖｓ２、Ｖｓ
３、Ｖｓ４には正常な電圧が書き込まれる。
ｎ１、Ｖｎ２、Ｖｎ３、Ｖｎ４を走査した後、再びＶｎ
１、Ｖｎ２、Ｖｎ３、Ｖｎ４を走査する。これにより、
２度目の走査においては、サンプリングパルスのオンか
らオフ及びオフからオンの２状態が存在するため、上記
電位の変動はキャンセルされる。したがって実際のデー
タ走査期間には、データラインＶｓ１、Ｖｓ２、Ｖｓ
３、Ｖｓ４には正常な電圧が書き込まれる。
【００２５】次に、走査終了部について説明する。ここ
では、サンプリングパルスは、一度Ｖｎ３１７、Ｖｎ３
１８、Ｖｎ３１９、Ｖｎ３２０を走査した後、ダミーデ
ータ走査期間において再びＶｎ３１７、Ｖｎ３１８、Ｖ
ｎ３１９、Ｖｎ３２０を走査する。ダミーデータ走査期
間では、Ｖｎ３１８、Ｖｎ３１９、Ｖｎ３２０における
走査期間Ｔｏｆｆではオンからオフに切り替わる状態が
存在し、トランスファゲートＴＧの寄生容量Ｃｇｓ／Ｃ
ｇｄを介してビデオライン４には図２のＴｏｆｆに示す
電位の変動が生じる。これに対し、実際の走査期間に相
当する１度目のＶｎ３１７、Ｖｎ３１８、Ｖｎ３１９、
Ｖｎ３２０の走査においては、サンプリングパルスのオ
ンからオフ及びオフからオンの２状態が存在するため、
ビデオライン４の電位Ｖｓｉｇの変動はキャンセルされ
る。
では、サンプリングパルスは、一度Ｖｎ３１７、Ｖｎ３
１８、Ｖｎ３１９、Ｖｎ３２０を走査した後、ダミーデ
ータ走査期間において再びＶｎ３１７、Ｖｎ３１８、Ｖ
ｎ３１９、Ｖｎ３２０を走査する。ダミーデータ走査期
間では、Ｖｎ３１８、Ｖｎ３１９、Ｖｎ３２０における
走査期間Ｔｏｆｆではオンからオフに切り替わる状態が
存在し、トランスファゲートＴＧの寄生容量Ｃｇｓ／Ｃ
ｇｄを介してビデオライン４には図２のＴｏｆｆに示す
電位の変動が生じる。これに対し、実際の走査期間に相
当する１度目のＶｎ３１７、Ｖｎ３１８、Ｖｎ３１９、
Ｖｎ３２０の走査においては、サンプリングパルスのオ
ンからオフ及びオフからオンの２状態が存在するため、
ビデオライン４の電位Ｖｓｉｇの変動はキャンセルされ
る。
【００２６】その他の走査期間、すなわちＶｎ５〜Ｖｎ
３１６における実際のデータ走査期間では、すべての期
間のサンプリングタイミングにおいてオンからオフ及び
オフからオンの２つの状態が存在するため、ビデオライ
ン４の電位Ｖｓｉｇの変動はキャンセルされ、データラ
インＹ１〜Ｙ３２０の電位への影響も低減するので、画
素には正常な映像信号が書き込まれる。
３１６における実際のデータ走査期間では、すべての期
間のサンプリングタイミングにおいてオンからオフ及び
オフからオンの２つの状態が存在するため、ビデオライ
ン４の電位Ｖｓｉｇの変動はキャンセルされ、データラ
インＹ１〜Ｙ３２０の電位への影響も低減するので、画
素には正常な映像信号が書き込まれる。
【００２７】このように水平走査開始時及び水平走査終
了時の少なくとも一方の期間において、オーバーラップ
したサンプリングタイミングで同時に水平走査される本
数分に相当するデータラインに対して、ダミーデータを
書き込むための走査期間を追加することにより、走査開
始端部、走査終了端部において寄生容量を介して発生す
るビデオライン、データラインの電位変化をキャンセル
することが可能となる。このため、ダミーデータライン
等の構造的な付加を行うことなく、効果的に帯状の欠陥
を除去することが可能となる。
了時の少なくとも一方の期間において、オーバーラップ
したサンプリングタイミングで同時に水平走査される本
数分に相当するデータラインに対して、ダミーデータを
書き込むための走査期間を追加することにより、走査開
始端部、走査終了端部において寄生容量を介して発生す
るビデオライン、データラインの電位変化をキャンセル
することが可能となる。このため、ダミーデータライン
等の構造的な付加を行うことなく、効果的に帯状の欠陥
を除去することが可能となる。
【００２８】なお、上述の実施の形態においては、オー
バーラップしたサンプリングパルス幅が３データライン
に相当する場合であって、しかもダミーデータ走査期間
に走査するデータラインを開始部のＶｓ１〜Ｖｓ４、終
了部のＶｓ３１７〜Ｖｓ３２０としたものについて説明
したが、本発明はこの例だけにはとどまらない。すなわ
ち本発明によれば、水平走査におけるサンプリングパル
スの電圧レベルの切り替わり方向に対し、同じサンプリ
ングタイミングで切り替わり方向が逆となる少なくとも
１つ以上のサンプリングパルスが印加されることによ
り、ビデオライン４に生じる電圧変動の影響を低減する
ことが可能である。
バーラップしたサンプリングパルス幅が３データライン
に相当する場合であって、しかもダミーデータ走査期間
に走査するデータラインを開始部のＶｓ１〜Ｖｓ４、終
了部のＶｓ３１７〜Ｖｓ３２０としたものについて説明
したが、本発明はこの例だけにはとどまらない。すなわ
ち本発明によれば、水平走査におけるサンプリングパル
スの電圧レベルの切り替わり方向に対し、同じサンプリ
ングタイミングで切り替わり方向が逆となる少なくとも
１つ以上のサンプリングパルスが印加されることによ
り、ビデオライン４に生じる電圧変動の影響を低減する
ことが可能である。
【００２９】
【発明の効果】以上のように本発明によると、水平走査
回路が、複数本のデータラインにわたってオーバーラッ
プしたサンプリングタイミングでの水平走査が可能であ
るとともに、水平走査開始時と水平走査終了時との少な
くとも一方の期間において、実データ走査期間のほか
に、前記オーバーラップしたサンプリングタイミングで
同時に水平走査される本数分に相当するデータラインに
対してダミーデータを書き込むためのダミーデータ走査
期間を形成可能である構成としたため、走査開始時、走
査終了時において寄生容量を介して発生するビデオライ
ン、データラインの電位変化を、ダミーデータによりキ
ャンセルすることができ、またダミーデータライン等の
構造的な付加を行うことなく、効果的に帯状の欠陥を除
去することができ、しかも、ダミーデータを書き込む走
査期間を、実際の表示領域をサンプリングする期間外に
おくことにより、表示画面への影響もないようにするこ
とができる。
回路が、複数本のデータラインにわたってオーバーラッ
プしたサンプリングタイミングでの水平走査が可能であ
るとともに、水平走査開始時と水平走査終了時との少な
くとも一方の期間において、実データ走査期間のほか
に、前記オーバーラップしたサンプリングタイミングで
同時に水平走査される本数分に相当するデータラインに
対してダミーデータを書き込むためのダミーデータ走査
期間を形成可能である構成としたため、走査開始時、走
査終了時において寄生容量を介して発生するビデオライ
ン、データラインの電位変化を、ダミーデータによりキ
ャンセルすることができ、またダミーデータライン等の
構造的な付加を行うことなく、効果的に帯状の欠陥を除
去することができ、しかも、ダミーデータを書き込む走
査期間を、実際の表示領域をサンプリングする期間外に
おくことにより、表示画面への影響もないようにするこ
とができる。
【図１】本発明の実施の形態のアクティブマトリクス型
液晶表示装置の概略構成図である。
液晶表示装置の概略構成図である。
【図２】図１のアクティブマトリクス型液晶表示装置の
駆動方法を示すタイミングチャートである。
駆動方法を示すタイミングチャートである。
【図３】従来のアクティブマトリクス型液晶表示装置の
概略構成図である。
概略構成図である。
【図４】従来の帯状欠陥の原理を示すためのトランスフ
ァゲートの図である。
ァゲートの図である。
【図５】従来のアクティブマトリクス型液晶表示装置の
駆動方法を示すタイミングチャートである。
駆動方法を示すタイミングチャートである。
【図６】従来における帯状欠陥の状態を示す図である。
２ 水平走査回路 ４ ビデオライン Ｙ データライン ＬＣ 液晶セル Ｙ１〜Ｙ３２０ データライン Ｖｓｉｇ ビデオラインの電位 Ｖｎ１〜Ｖｎ３２０ サンプリングパルス Ｔｏｎ サンプリングパルスオフからオン期間 Ｔｏｆｆ サンプリングパルスオンからオフ期間
───────────────────────────────────────────────────── フロントページの続き (72)発明者 富谷 央 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H093 NA16 NA33 NA42 NA47 NC09 NC34 ND34 ND36 5C006 AC09 AF35 AF59 BB16 BC11 BF11 FA29
Claims (2)
- 【請求項１】 行状に配線した複数のゲートラインと、
列状に配線した複数のデータラインと、両者の各交差部
に設けられ、表示領域を構成する複数の画素と、各ゲー
トラインを順次垂直走査し、１水平期間毎に１行分の画
素を選択する垂直駆動回路と、１水平期間内で各データ
ラインを順次走査し映像信号をサンプリングして選択さ
れた１行分の画素に点順次で書き込む水平走査回路とを
有するアクティブマトリクス表示装置であって、 前記水平走査回路は、複数本のデータラインにわたって
オーバーラップしたサンプリングタイミングでの水平走
査が可能であるとともに、水平走査開始時と水平走査終
了時との少なくとも一方の期間において、実データ走査
期間のほかに、前記オーバーラップしたサンプリングタ
イミングで同時に水平走査される本数分に相当するデー
タラインに対してダミーデータを書き込むためのダミー
データ走査期間を形成可能であることを特徴とするアク
ティブマトリクス表示装置。 - 【請求項２】 ダミーデータ走査期間は、実際のデータ
を書き込む前の期間と、実際のデータを書き込んだ後の
期間との少なくとも一方に設けられ、このダミーデータ
走査期間は、水平走査におけるサンプリングパルスの電
圧レベルの切り替わり方向に対し、同じサンプリングタ
イミングで切り替わり方向が逆となるサンプリングパル
スを印加可能な期間であることを特徴とする請求項１記
載のアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10183127A JP2000020028A (ja) | 1998-06-30 | 1998-06-30 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10183127A JP2000020028A (ja) | 1998-06-30 | 1998-06-30 | アクティブマトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000020028A true JP2000020028A (ja) | 2000-01-21 |
Family
ID=16130279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10183127A Pending JP2000020028A (ja) | 1998-06-30 | 1998-06-30 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000020028A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337654A (ja) * | 2000-05-25 | 2001-12-07 | Toshiba Corp | 平面表示装置 |
| JP2003066928A (ja) * | 2001-08-21 | 2003-03-05 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
| US7034797B2 (en) | 2002-06-10 | 2006-04-25 | Seiko Epson Corporation | Drive circuit, electro-optical device and driving method thereof |
| WO2007046166A1 (ja) * | 2005-10-17 | 2007-04-26 | Sharp Kabushiki Kaisha | 表示装置およびその駆動方法 |
| WO2007080655A1 (ja) * | 2006-01-16 | 2007-07-19 | Fujitsu Limited | 表示素子の駆動方法、表示素子および電子端末 |
| CN100437725C (zh) * | 2003-12-19 | 2008-11-26 | 三星电子株式会社 | 脉冲驱动的液晶显示器及其驱动方法 |
| JP2009229819A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 表示装置 |
| US8098224B2 (en) | 2004-02-10 | 2012-01-17 | Sharp Kabushiki Kaisha | Driver circuit for display device and display device |
| JP2019133191A (ja) * | 2019-04-25 | 2019-08-08 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
-
1998
- 1998-06-30 JP JP10183127A patent/JP2000020028A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337654A (ja) * | 2000-05-25 | 2001-12-07 | Toshiba Corp | 平面表示装置 |
| JP2003066928A (ja) * | 2001-08-21 | 2003-03-05 | Samsung Electronics Co Ltd | 液晶表示装置及びその駆動方法 |
| JP4644412B2 (ja) * | 2001-08-21 | 2011-03-02 | 三星電子株式会社 | 液晶表示装置及びその駆動方法 |
| US7034797B2 (en) | 2002-06-10 | 2006-04-25 | Seiko Epson Corporation | Drive circuit, electro-optical device and driving method thereof |
| CN100437725C (zh) * | 2003-12-19 | 2008-11-26 | 三星电子株式会社 | 脉冲驱动的液晶显示器及其驱动方法 |
| US7760196B2 (en) | 2003-12-19 | 2010-07-20 | Samsung Electronics Co., Ltd. | Impulsive driving liquid crystal display and driving method thereof |
| US8098224B2 (en) | 2004-02-10 | 2012-01-17 | Sharp Kabushiki Kaisha | Driver circuit for display device and display device |
| WO2007046166A1 (ja) * | 2005-10-17 | 2007-04-26 | Sharp Kabushiki Kaisha | 表示装置およびその駆動方法 |
| WO2007080655A1 (ja) * | 2006-01-16 | 2007-07-19 | Fujitsu Limited | 表示素子の駆動方法、表示素子および電子端末 |
| JP2009229819A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 表示装置 |
| JP2019133191A (ja) * | 2019-04-25 | 2019-08-08 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833546B2 (ja) | 液晶表示装置 | |
| US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| JP3482683B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| US7218309B2 (en) | Display apparatus including plural pixel simultaneous sampling method and wiring method | |
| US6744417B2 (en) | Display device and method for driving the same | |
| KR940005988A (ko) | 액티브매트릭스형 액정표시장치 및 그 구동방법 | |
| JPH10206869A (ja) | 液晶表示装置 | |
| JPH08286639A (ja) | アクティブマトリクス表示装置 | |
| KR100350726B1 (ko) | 액정표시장치의 게이트 구동방법 | |
| JPH08286642A (ja) | 表示装置 | |
| JP2001282170A (ja) | 画像表示装置の行電極駆動装置 | |
| JP2000020028A (ja) | アクティブマトリクス表示装置 | |
| JP2861951B2 (ja) | 液晶表示用駆動回路 | |
| US7304630B2 (en) | Display device and drive method thereof | |
| JP3633151B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| KR100354795B1 (ko) | 매트릭스형 표시 장치 | |
| JP3297962B2 (ja) | アクティブマトリクス表示装置 | |
| JP2000267067A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH10233981A (ja) | ディスプレイ装置及びディスプレイ走査方法 | |
| JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3666161B2 (ja) | アクティブマトリクス表示装置 | |
| JPH08286641A (ja) | アクティブマトリクス表示装置 | |
| JPH09325348A (ja) | 液晶表示装置 | |
| JPH1031201A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2002132227A (ja) | 表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081104 |