JPH10161157A

JPH10161157A - 表示用半導体装置

Info

Publication number: JPH10161157A
Application number: JP8337564A
Authority: JP
Inventors: Katsuhide Uchino; 勝秀内野; Fumiaki Abe; 文明阿部; Yoshiko Nakayama; 佳子中山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-12-03
Filing date: 1996-12-03
Publication date: 1998-06-19
Anticipated expiration: 2016-12-03
Also published as: JP3771982B2

Abstract

(57)【要約】【課題】表示用半導体装置において画像信号を入力す
る為のビデオラインを低抵抗化し周波数特性の改善を図
る。【解決手段】表示用半導体装置は行状に配列したゲー
ト配線１と、列状に配列した信号配線２と、両配線１，
２の交差部に各々形成された薄膜トランジスタ３と各薄
膜トランジスタ３に接続した画素電極４と各薄膜トラン
ジスタ３を外光から遮閉するようにパタニング形成され
た金属遮光膜５とを備えている。又、行状に並列され画
像信号を入力する複数本の入力配線６とこれを信号配線
２に結線する接続配線７とを備えている。接続配線７は
列状に配列しており、行状に並列した複数本の入力配線
６に交差している。この接続配線７は金属遮光膜５と同
一層でパタニング形成されており、低抵抗化が可能にな
るとともに、成膜プロセスの追加を必要としない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶ディスプレイ等に用いられる表示用半導体装
置に関する。詳しくは、複数画素同時サンプリング方式
を採用した表示用半導体装置に於ける配線の低抵抗化技
術に関する。

【０００２】

【従来の技術】図５を参照して従来の表示用半導体装置
を簡潔に説明する。図示するように、表示用半導体装置
は行状のゲート配線Ｘ１，Ｘ２，Ｘ３，Ｘ３，…と、列
状の信号配線Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｙ４，…とを備
えており、両者の交差部に画素０，１，２，３，４，…
が設けられている。各画素は対応する薄膜トランジスタ
によりスイッチング駆動される。薄膜トランジスタのゲ
ート電極は対応するゲート配線Ｘに接続され、ソース電
極は対応する信号配線Ｙに接続され、ドレイン電極は対
応する画素に接続されている。この表示用半導体装置は
例えば６本の入力配線（ビデオライン）１００を備えて
おり、外部のデコーダ／ドライバから供給される合計６
個の画像信号ｓｉｇ１，ｓｉｇ２，…，ｓｉｇ６を夫々
受け入れる。個々の信号配線Ｙは６本を一単位（例え
ば、Ｙ１〜Ｙ６）として水平スイッチＨＳＷを介して所
定の入力配線１００に接続されている。以上の構成に加
え、表示用半導体装置は垂直走査回路１０１と水平走査
回路１０２を内蔵している。垂直走査回路１０１は外部
のタイミングジェネレータから供給される垂直クロック
信号ＶＣＫ等に応答して動作し、選択パルスＶ１，Ｖ
２，Ｖ３，Ｖ４を出力しゲート配線Ｘを１本ずつ順次走
査して画素を行毎に選択する。一方、水平走査回路１０
２は同じくタイミングジェネレータから供給される水平
クロック信号ＨＣＫ等に応答して動作し、順次駆動パル
スＤＰ０，ＤＰ１，ＤＰ２，ＤＰ３，…を出力し対応す
る水平スイッチＨＳＷ０，ＨＳＷ１，ＨＳＷ２，ＨＳＷ
３，…を開閉制御して、６本の信号配線Ｙを一単位とし
て纏め駆動する。即ち、６系統の画像信号ｓｉｇ１，
…，ｓｉｇ６を夫々対応する信号配線Ｙ（例えば、Ｙ１
〜Ｙ６）に一斉にサンプリングする。尚、水平スイッチ
ＨＳＷを介して各入力配線１００を信号配線Ｙに結線す
る為、接続配線１０３が各水平スイッチＨＳＷ毎に設け
られている。図示するように、この接続配線１０３は入
力配線１００と交差している。

【０００３】かかる複数画素同時サンプリング駆動を行
なう際、６系統の画像信号ｓｉｇ１〜ｓｉｇ６に予め画
素ピッチに対応する遅延量を相対的に与える為、サンプ
ルホールド回路がデコーダ／ドライバに設けられてい
る。６系統の画像信号を逐次サンプルホールドして画素
ピッチに対応する遅延量を相対的に与えるとともに、水
平スイッチＨＳＷを６本の信号配線Ｙの組を単位として
同時に開閉制御することにより、この水平スイッチＨＳ
Ｗを駆動する水平走査回路１０２に含まれるシフトレジ
スタの段数を削減して構成を簡単にするとともに、消費
電力も削減して、良好な画像表示が得られるようにして
いる。各水平スイッチＨＳＷはシフトレジスタから出力
される駆動パルスＤＰで開閉制御される構成になってい
るので、水平走査回路１０２のシフトレジスタの段数は
１／６になる。又、タイミングジェネレータから供給さ
れる水平クロック信号ＨＣＫの周波数も１／６になる。
尚、複数画素同時サンプリング駆動を行なう時、一単位
として纏められる信号配線Ｙの本数はこの従来例のよう
に６本に限られるものではない。例えば、パーソナルコ
ンピュータのモニターに用いられるアクティブマトリク
ス型の液晶ディスプレイでは、ＸＧＡ規格のように高精
細化された場合には１２本の信号配線を一単位として同
時サンプリング駆動を行なうこともできる。或いは、カ
ラー液晶ディスプレイでは６本ではなく１８本を一単位
として同時サンプリング駆動を行なうことも可能であ
る。

【０００４】

【発明が解決しようとする課題】図４はビデオライン周
りの配線パタンを模式的に表わしたものである。図示す
るように、複数本の入力配線１００は接続配線１０３を
介して負荷（容量Ｃで表わされている）に結線されてい
る。入力配線１００は行状に配列し、接続配線１０３は
列状に配列している。この結果、両者は互いに交差する
ことになる。この為、同一層に属する導体膜を両配線１
００，１０３に用いることはできない。一般に、入力配
線１００は比較的低抵抗（ＲＬ）のアルミニウム等で形
成されている。一方、接続配線１０３は比較的高抵抗
（ＲＨ）の多結晶シリコン等で形成されている。不純物
を多量に拡散した多結晶シリコンは低抵抗化されている
にも係わらず、その抵抗値はアルミニウムに比べ、三桁
ほど高い。この為、負荷容量Ｃに至るビデオラインが全
体的に高抵抗化し、ビデオラインの周波数特性が悪化す
るという課題がある。入力配線１００と接続配線１０３
の直列接続からなるビデオラインの時定数は（ＲＬ＋Ｒ
Ｈ）・Ｃで与えられるが、接続配線１０３の抵抗値ＲＨ
が比較的高い為、ビデオラインの時定数が大きくなって
しまい、周波数特性の悪化に繋がる。

【０００５】

【課題を解決するための手段】上述した従来の技術の課
題を解決する為に以下の手段を講じた。即ち、本発明に
かかる表示用半導体装置は基本的な構成として、行状に
配列したゲート配線と、列状に配列した信号配線と、両
配線の交差部に各々形成された薄膜トランジスタと、各
薄膜トランジスタに接続した画素電極と、各薄膜トラン
ジスタを外光から遮閉するようにパタニング形成された
金属遮光膜と、行状に並列され画像信号を入力する複数
本の入力配線と、該入力配線と該信号配線を互いに結線
する接続配線とを備えている。前記接続配線は列状に配
列しており該行状に並列した複数本の入力配線に交差し
ている。特徴事項として、前記接続配線は該金属遮光膜
と同一層でパタニング形成されている。具体的には、前
記信号配線及び入力配線は比較的低抵抗の金属材料（例
えばアルミニウム）からなり、前記ゲート配線は比較的
高抵抗の導体材料（例えば不純物多結晶シリコン）から
なり、前記接続配線は該ゲート配線より抵抗が低く且つ
該信号配線とは異なる金属材料（例えばチタン）を用い
る。尚、かかる構成を有する表示用半導体装置はアクテ
ィブマトリクス型の液晶表示装置等に応用できる。

【０００６】従来、入力配線と信号配線を互いに結線す
る為の接続配線を形成する際、特に入力配線と交差する
部分では例えば高濃度不純物多結晶シリコンを配線材料
として用いなければならず、ビデオラインの周波数特性
を悪化させていた。この点に鑑み、本発明では薄膜トラ
ンジスタの外光遮閉用として必須な金属遮光膜と同一層
で接続配線を形成することにより、ビデオラインの低抵
抗化を図り周波数特性の悪化を防いでいる。このよう
に、金属遮光膜を接続配線として利用することにより、
追加の成膜工程を何ら要することなくビデオラインの低
抵抗化が可能になる。例えば、金属遮光膜としてはチタ
ンが用いられる。このチタンはシート抵抗が３Ω／□程
度であり、不純物を高濃度に拡散して低抵抗化した多結
晶シリコンのシート抵抗（３０Ω／□程度）より一桁低
い。この為、ビデオラインの時定数も一桁短くなる。

【０００７】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は、本発明にかかる
表示用半導体装置の一実施形態を示す模式的な平面図で
ある。図示するように、本表示用半導体装置は行状に配
列したゲート配線１と、列状に配列した信号配線２とを
備えている。両配線１，２の交差部には薄膜トランジス
タ３と画素電極４と金属遮光膜５とが形成されている。
薄膜トランジスタ３のゲート電極は対応するゲート配線
１に接続し、ソース電極は対応する信号配線２に接続
し、ドレイン電極は対応する画素電極４に接続してい
る。又、金属遮光膜５は薄膜トランジスタ３を外光から
遮閉するようにパタニング形成されており、光電流リー
ク等を抑制する。表示用半導体装置を例えばプロジェク
タに組み込む場合等、薄膜トランジスタ３の光電流リー
クを抑制する為金属遮光膜５は必須の構成要素である。
本表示用半導体装置は更に入力配線６と接続配線７を備
えている。入力配線６は行状に配され外部から供給され
た画像信号を入力する。又、接続配線７は入力配線６と
信号配線２を互いに結線する為に設けられている。本実
施形態では、図５に示した従来例と同様複数画素同時サ
ンプリング方式を採用しており、各信号配線２は水平ス
イッチＨＳＷを介して対応する接続配線７に結線されて
いる。図から明らかなように、接続配線７は列状に配列
しており、行状に配列した複数本の入力配線６に交差し
ている。本発明の特徴事項として、接続配線７は金属遮
光膜５と同一層でパタニング形成されている。具体的に
は、信号配線２及び入力配線６は比較的低抵抗の金属材
料（例えばアルミニウム）からなる。ゲート配線１は比
較的高抵抗の導体材料(例えば高濃度多結晶シリコン)か
らなる。この多結晶シリコンのシート抵抗はアルミニウ
ムに比べ三桁ほど高い。これに対し、接続配線７はゲー
ト配線１より抵抗が低く且つ信号配線２及び入力配線６
とは異なる金属材料（例えばチタン）を用いるている。
このチタンは金属遮光膜５を構成するものである。チタ
ンのシート抵抗は高濃度不純物多結晶シリコンより一桁
低く、アルミニウムよりは二桁ほど高い。

【０００８】入力配線６のパタン幅は例えば５０μｍ程
度である。これを例えば１２本並列した場合、全体の幅
は６００μｍを超える。従って、接続配線７のうち最も
長いものは寸法が６００μｍを超える為、この部分の低
抵抗化は極めて重要である。この点に鑑み、本発明では
ゲート配線１を構成する低抵抗化多結晶シリコンより抵
抗値の低い金属遮光膜５を用いて接続配線７を形成して
いる。接続配線７を低抵抗化できる為、従来よりその線
幅を縮小することもできる。この場合、接続配線７と入
力配線６のオーバーラップ面積が縮小化でき、その分寄
生容量の低減化が可能である。

【０００９】図２は、図１に示した表示用半導体装置の
具体的な構成例を示す模式的な部分断面図であり、特に
薄膜トランジスタ周りの構成を表わしている。図示する
ように、薄膜トランジスタ３はガラス等からなる絶縁基
板０の上に形成されている。薄膜トランジスタ３は多結
晶シリコン等からなる半導体薄膜８とゲート絶縁膜９と
ゲート電極１ａを下から順に重ねたトップゲート構造を
有する。ゲート電極１ａは図１に示したゲート配線１に
接続している。かかる構成を有する薄膜トランジスタ３
はＰＳＧ等からなる第１層間絶縁膜１０により被覆され
ている。第１層間絶縁膜１０の上にはアルミニウム等か
らなる信号配線２がパタニング形成されており、コンタ
クトホールを介して薄膜トランジスタ３のソース領域Ｓ
に電気接続している。又、他の金属配線２ａも同時にパ
タニング形成されており、コンタクトホールを介して薄
膜トランジスタ３のドレイン領域Ｄに接続している。信
号配線２及び他の配線２ａはＰＳＧ等からなる第２層間
絶縁膜１１により被覆されている。更に、その上にはＰ
−ＳｉＮ等からなる絶縁膜１２が成膜されている。その
上にはチタン等からなる金属遮光膜５がパタニング形成
されている。この金属遮光膜５は薄膜トランジスタ３を
外光から遮閉して光電流リーク等を抑制する。同じくチ
タン等で中間電極５ａも形成されている。この中間電極
５ａはコンタクトホールを介して下層の金属配線２ａと
面接触している。これらの金属遮光膜５及び中間電極５
ａはアクリル樹脂等からなる平坦化膜１３により被覆さ
れている。その上にはＩＴＯ等の透明導電膜からなる画
素電極４がパタニング形成されている。この画素電極４
は平坦化膜１３に開口したコンタクトホールを介して中
間電極５ａに接触し、薄膜トランジスタ３のドレイン領
域Ｄに電気接続する。かかる構成を有する表示用半導体
装置を用いてアクティブマトリクス型の表示装置を組み
立てる場合には、ガラス等からなる別の絶縁基板１４を
所定の間隙を介して絶縁基板０に接合する。絶縁基板１
４の内表面には予め対向電極１５が形成されている。両
絶縁基板０，１４の間隙に液晶等からなる電気光学物質
１６を封入するとアクティブマトリクス型の液晶表示装
置が完成する。

【００１０】最後に図３は、図２に示した表示用半導体
装置のパタン形状を表わす部分平面図である。図示する
ように、互いに直交するゲート配線１及び信号配線２の
交差部には薄膜トランジスタ３が形成されている。薄膜
トランジスタ３の素子領域を構成する半導体薄膜８には
ゲート絶縁膜を介してゲート電極１ａが重ねられてい
る。このゲート電極１ａは例えば不純物を高濃度で注入
した多結晶シリコンからなり、ゲート配線１から延設さ
れている。薄膜トランジスタ３のソース領域Ｓはコンタ
クトホールを介して信号配線２に接続し、ドレイン領域
Ｄは同じくコンタクトホールを介して画素電極４に電気
接続している。前述したように、画素電極４とドレイン
領域Ｄの間には中間電極５ａが介在している。かかる構
成を有する薄膜トランジスタ３は金属遮光膜５により覆
われている。尚、図示しないが、この金属遮光膜５をパ
タニング形成する際、同時に図１に示した接続配線７も
形成する。

【００１１】

【発明の効果】以上説明したように、本発明によれば、
行状に配列したゲート配線と、列状に配列した信号配線
と、行状に配列され画像信号を入力する複数本の入力配
線と該入力配線と信号配線を互いに接続する接続配線と
を備えた表示用半導体装置において、接続配線は列状に
配列しており行状に並列した複数本の入力配線に交差す
るとともに、薄膜トランジスタを外光から遮閉する金属
遮光膜と同一層でパタニング形成されている。このよう
に、表示用半導体装置に接続配線を形成する際、金属遮
光膜と同一層の導体材料を用いている為、従来よりもビ
デオラインを低抵抗化することが可能になり、その周波
数特性を改善することができた。

【図面の簡単な説明】

【図１】本発明にかかる表示用半導体装置の実施形態を
示す模式的な平面図である。

【図２】図１に示した表示用半導体装置の具体的な構成
例を示す部分断面図である。

【図３】同じく図１に示した表示用半導体装置の具体的
な構成例を示す模式的な部分平面図である。

【図４】従来の表示用半導体装置の課題説明に供する模
式図である。

【図５】従来の表示用半導体装置の一例を示す回路図で
ある。

【符号の説明】

０…絶縁基板、１…ゲート配線、２…信号配線、３…薄
膜トランジスタ、４…画素電極、５…金属遮光膜、６…
入力配線、７…接続配線、８…半導体薄膜、１４…絶縁
基板、１５…対向電極、１６…電気光学物質

Claims

【特許請求の範囲】

【請求項１】行状に配列したゲート配線と、列状に配
列した信号配線と、両配線の交差部に各々形成された薄
膜トランジスタと、各薄膜トランジスタに接続した画素
電極と、各薄膜トランジスタを外光から遮閉するように
パタニング形成された金属遮光膜と、行状に並列され画
像信号を入力する複数本の入力配線と、該入力配線と該
信号配線を互いに結線する接続配線とを備えた表示用半
導体装置であって、前記接続配線は列状に配列しており該行状に並列した複
数本の入力配線に交差するとともに、該金属遮光膜と同
一層でパタニング形成されていることを特徴とする表示
用半導体装置。
【請求項２】前記信号配線及び入力配線は比較的低抵
抗の金属材料からなり、前記ゲート配線は比較的高抵抗
の導体材料からなり、前記接続配線は該ゲート配線より
抵抗が低く且つ該信号配線とは異なる金属材料を用いる
ことを特徴とする請求項１記載の表示用半導体装置。
【請求項３】行状に配列したゲート配線、列状に配列
した信号配線、両配線の交差部に各々形成された薄膜ト
ランジスタ、各薄膜トランジスタに接続した画素電極、
各薄膜トランジスタを外光から遮閉するようにパタニン
グ形成された金属遮光膜、行状に並列され画像信号を入
力する複数本の入力配線、及び該入力配線と該信号配線
を互いに結線する接続配線を備えた一方の基板と、少くとも対向電極を備え所定の間隙を介して該一方の基
板に接合した他方の基板と、該間隙に保持された電気光学物質とからなる表示装置で
あって、前記接続配線は列状に配列しており該行状に並列した複
数本の入力配線に交差するとともに、該金属遮光膜と同
一層でパタニング形成されていることを特徴とする表示
装置。