TWI459567B - 主動元件、驅動電路結構以及顯示面板 - Google Patents

主動元件、驅動電路結構以及顯示面板 Download PDF

Info

Publication number
TWI459567B
TWI459567B TW101130468A TW101130468A TWI459567B TW I459567 B TWI459567 B TW I459567B TW 101130468 A TW101130468 A TW 101130468A TW 101130468 A TW101130468 A TW 101130468A TW I459567 B TWI459567 B TW I459567B
Authority
TW
Taiwan
Prior art keywords
portions
peripheral
finger
semiconductor layer
capacitor
Prior art date
Application number
TW101130468A
Other languages
English (en)
Other versions
TW201351660A (zh
Inventor
Chao Yu Yang
Hao Lin Chiu
Shu Wei Tsao
Shih Che Huang
Po Liang Yeh
Chun Nan Lin
Hsien Kai Tseng
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW101130468A priority Critical patent/TWI459567B/zh
Priority to CN201210324557.1A priority patent/CN102856391B/zh
Priority to US13/645,461 priority patent/US8698150B2/en
Publication of TW201351660A publication Critical patent/TW201351660A/zh
Application granted granted Critical
Publication of TWI459567B publication Critical patent/TWI459567B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

主動元件、驅動電路結構以及顯示面板
本發明是有關於一種電子元件，且特別是有關於一種主動元件、驅動電路結構及顯示面板。
近年來，有許多研究指出氧化物半導體(oxide semiconductor)薄膜電晶體相較於非晶(amorphous)矽薄膜電晶體，具有較高的載子移動率(mobility)，而氧化物半導體薄膜電晶體相較於低溫多晶矽(low temperature polycrystalline silicon)薄膜電晶體，則具有較佳的臨界電壓(threshold voltage,Vth)均勻性。因此，氧化物半導體薄膜電晶體有潛力成為下一代電子裝置之關鍵元件。
然而，當薄膜電晶體被要求具備有高的通道寬度與通道長度的比值(W/L ratio)並且需要被設置於有限的面積內時，薄膜電晶體的源極與汲極需要設計為特定的佈局方式，這使得源極與汲極之間可能發生寄生電流而影響薄膜電晶體的性能。如此一來，即使使用氧化物半導體材料製作薄膜電晶體的通道，仍無法改善薄膜電晶體的性能。
本發明提供一種主動元件，可以具有理想的通道寬度與通道長度的比值以及理想的元件特性。
本發明提供一種驅動電路結構，包括有高通道寬度與 通道長度的比值以及理想元件特性的主動元件。
本發明提供一種顯示面板，設置有元件特性良好的主動元件而具有理想的品質。
本發明提出一種主動元件，其配置於一基板的一元件配置區中。主動元件包括一閘極、一閘絕緣層、一半導體層、一蝕刻中止層、一源極與一汲極。閘極包括多個第一方向部以及多個第二方向部。第一方向部與第二方向部交替連接而在基板上構成一蜿蜒圖案，其中第一方向部彼此平行，第二方向部彼此平行，且第一方向部的延伸方向相交於第二方向部的延伸方向。閘絕緣層覆蓋閘極。半導體層配置於閘絕緣層上，且位於該閘極上方。半導體層的面積實質上定義出上述元件配置區。蝕刻中止層配置於閘絕緣層以及半導體層上，並具有暴露出半導體層且彼此互不連通的一第一接觸開口以及一第二接觸開口。第一接觸開口具有平行於第一方向部的多個第一指狀部以及連接於第一指狀部且平行於第二方向部的至少一第一連接部。第二接觸開口具有平行於第一方向部的多個第二指狀部以及連接於第二指狀部且平行於第二方向部的至少一第二連接部。各個第一指狀部與其中一個第二指狀部分別位於其中一個第一方向部的兩側。源極配置於蝕刻中止層上並透過第一接觸開口接觸於半導體層。汲極配置於蝕刻中止層上並透過第二接觸開口接觸於半導體層，且源極與汲極彼此分離。
本發明另提出一種驅動電路結構，其配置於一基板 上。基板具有至少一元件配置區以及至少一構件區，且驅動電路結構用以驅動構件區中的至少一構件，其中驅動電路結構包括位於元件配置區中的至少一主動元件。主動元件包括一閘極、一閘絕緣層、一半導體層、一蝕刻中止層、一源極與一汲極。閘極包括多個第一方向部以及多個第二方向部。第一方向部與第二方向部交替連接而在基板上構成一蜿蜒圖案，其中第一方向部彼此平行，第二方向部彼此平行，且第一方向部的延伸方向相交於第二方向部的延伸方向。閘絕緣層覆蓋閘極。半導體層配置於閘絕緣層上，且位於該閘極上方。半導體層的面積實質上定義出上述元件配置區。蝕刻中止層配置於閘絕緣層以及半導體層上，並具有暴露出半導體層且彼此互不連通的一第一接觸開口以及一第二接觸開口。第一接觸開口具有平行於第一方向部的多個第一指狀部以及連接於第一指狀部且平行於第二方向部的至少一第一連接部。第二接觸開口具有平行於第一方向部的多個第二指狀部以及連接於第二指狀部且平行於第二方向部的至少一第二連接部。各個第一指狀部與其中一個第二指狀部分別位於其中一個第一方向部的兩側。源極配置於蝕刻中止層上並透過第一接觸開口接觸於半導體層。汲極配置於蝕刻中止層上並透過第二接觸開口接觸於半導體層，且源極與汲極彼此分離。
本發明更提出一種顯示面板，包括一基板以及位於基板上的多個畫素。基板具有至少一顯示區以及位於顯示區周邊的至少一周邊區，且畫素位於顯示區中，其中各畫素 包括至少一主動元件以及電性連接主動元件的至少一畫素電極。主動元件包括一閘極、一閘絕緣層、一半導體層、一蝕刻中止層、一源極與一汲極。閘極包括多個第一方向部以及多個第二方向部。第一方向部與第二方向部交替連接而在基板上構成一蜿蜒圖案，其中第一方向部彼此平行，第二方向部彼此平行，且第一方向部的延伸方向相交於第二方向部的延伸方向。閘絕緣層覆蓋閘極。半導體層配置於閘絕緣層上，且位於該閘極上方。半導體層的面積實質上定義出上述元件配置區。蝕刻中止層配置於閘絕緣層以及半導體層上，並具有暴露出半導體層且彼此互不連通的一第一接觸開口以及一第二接觸開口。第一接觸開口具有平行於第一方向部的多個第一指狀部以及連接於第一指狀部且平行於第二方向部的至少一第一連接部。第二接觸開口具有平行於第一方向部的多個第二指狀部以及連接於第二指狀部且平行於第二方向部的至少一第二連接部。各個第一指狀部與其中一個第二指狀部分別位於其中一個第一方向部的兩側。源極配置於蝕刻中止層上並透過第一接觸開口接觸於半導體層。汲極配置於蝕刻中止層上並透過第二接觸開口接觸於半導體層，且源極與汲極彼此分離。
在本發明一實施例中，上述閘絕緣層與蝕刻中止層更延伸至元件配置區外，且蝕刻中止層在元件配置區外接觸於該閘絕緣層。
在本發明一實施例中，部分第二方向部連接於第一方向部的一端而其餘第二方向部連接於第一方向部的另一 端，且各第二方向部連接於兩個第一方向部以構成蜿蜒圖案。
在本發明一實施例中，上述第一接觸開口的第一連接部與第二接觸開口的第二連接部分別位於閘極的第一方向部的相對兩側。
在本發明一實施例中，上述至少一第一連接部的數量為多個，而第一接觸開口更包括多個第一輔助連接部，各第一輔助連接部連接於其中兩個第一指狀部，且第一輔助連接部以及第一連接部分別位於第一指狀部的兩端。源極可以具有多個源極指狀圖案，且各源極指狀圖案透過其中一個第一輔助連接部及此第一輔助連接部所連接的兩第一指狀部接觸於半導體層。另外，至少一第二連接部的數量可以為多個，而第二接觸開口更包括多個第二輔助連接部。各第二輔助連接部連接於其中兩個第二指狀部，且第二輔助連接部與第二連接部分別位於第二指狀部的兩端。此時，汲極可以具有多個汲極指狀圖案，且各汲極指狀圖案透過其中一個第二輔助連接部及此第二輔助連接部所連接的兩第二指狀部接觸於半導體層。
在本發明一實施例中，上述之主動元件更包括多個電容電極圖案，連接於閘極，其中各電容電極圖案配置於兩相鄰第一方向部之間，且電容電極圖案與源極彼此重疊而定義出一第一電容結構。
在本發明一實施例中，上述之半導體層具有多個指狀開口，各指狀開口對應於第一接觸開口的其中一個第一指 狀部並小於第一指狀部，且源極部分地位於指狀開口中並部分地接觸於半導體層。
在本發明一實施例中，上述之蝕刻終止層具有至少一電容開口，暴露出第一電容結構的面積。
在本發明一實施例中，上述顯示面板更包括一驅動電路結構，位於周邊區中用以驅動畫素。驅動電路結構包括一周邊主動元件，且周邊主動元件包括一周邊閘極、一周邊半導體層、一周邊源極以及一周邊汲極。周邊閘極包括多個第一周邊方向部以及多個第二周邊方向部。第一周邊方向部與第二周邊方向部交替連接而在基板上構成另一蜿蜒圖案。閘絕緣層更覆蓋該周邊閘極，其中第一周邊方向部彼此平行，第二周邊方向部彼此平行，且第一周邊方向部的延伸方向相交於第二周邊方向部的延伸方向。周邊半導體層配置於閘絕緣層上，且位於該周邊閘極上方。周邊半導體層的面積實質上定義出一周邊元件配置區。蝕刻中止層延伸至周邊區且更具有暴露出周邊半導體層且彼此互不連通的一第一周邊接觸開口以及一第二周邊接觸開口。第一周邊接觸開口具有平行於第一周邊方向部的多個第一周邊指狀部以及連接於第一周邊指狀部且平行於第二周邊方向部的至少一第一周邊連接部。第二周邊接觸開口具有平行於第一周邊方向部的多個第二周邊指狀部以及連接於第二周邊指狀部且平行於第二周邊方向部的至少一第二周邊連接部，其中各個第一周邊指狀部與其中一個第二周邊指狀部分別位於其中一個第一周邊方向部的兩側。周邊源 極配置於蝕刻中止層上並透過第一周邊接觸開口接觸於周邊半導體層。周邊汲極配置於蝕刻中止層上並透過第二周邊接觸開口接觸於周邊半導體層，且周邊源極與周邊汲極彼此分離。
在本發明一實施例中，上述蝕刻中止層在周邊元件配置區以及元件配置區外接觸於閘絕緣層。
在本發明一實施例中，部分第二周邊方向部連接於第一周邊方向部的一端而其餘第二周邊方向部位連接第一周邊方向部的另一端，且各第二方向部連接於兩個第一方向部以構成周邊蜿蜒圖案。
在本發明一實施例中，上述第一周邊接觸開口的至少一第一周邊連接部與第二周邊接觸開口的至少一第二周邊連接部分別位於周邊閘極的第一周邊方向部的相對兩側。
在本發明一實施例中，上述至少一第一周邊連接部的數量為多個，而第一周邊接觸開口更包括多個第一周邊輔助連接部，各第一周邊輔助連接部連接於其中兩個第一周邊指狀部，且第一周邊輔助連接部與第一周邊連接部分別位於第一周邊指狀部的兩端。
在本發明一實施例中，上述周邊源極具有多個周邊源極指狀圖案，且各周邊源極指狀圖案透過其中一個第一周邊輔助連接部及其所連接的兩第一周邊指狀部接觸於周邊半導體層。
在本發明一實施例中，上述至少一第二周邊連接部的數量為多個，而第二周邊接觸開口更包括多個第二周邊輔 助連接部。各第二周邊輔助連接部連接於其中兩個第二周邊指狀部，且第二輔助周邊連接部與第二周邊連接部分別位於第二周邊指狀部的兩端。
在本發明一實施例中，上述周邊汲極具有多個周邊汲極指狀圖案，且各周邊汲極指狀圖案透過其中一個第二周邊輔助連接部及其所連接的第二周邊指狀部接觸於周邊半導體層。
在本發明一實施例中，上述之驅動電路更包括多個電容電極圖案，連接於閘極，其中各電容電極圖案配置於兩相鄰第一方向部之間，且電容電極圖案與源極彼此重疊而定義出一第一電容結構。
在本發明一實施例中，上述之半導體層具有多個指狀開口，各指狀開口對應於第一接觸開口的其中一個第一指狀部並小於第一指狀部，且源極部分地位於指狀開口中並部分地接觸於半導體層。
在本發明一實施例中，上述之驅動電路更包括一電容下電極以及一電容上電極，位於元件配置區旁並分別連接於閘極與源極，其中電容下電極與電容上電極彼此重疊而定義出一第二電容結構，且第一電容結構的電容值小於第二電容結構的電容值。
在本發明一實施例中，上述之蝕刻終止層具有至少一電容開口，暴露出第一電容結構與第二電容結構至少一者的面積。
基於上述，本發明在半導體層上所形成的蝕刻中止層 實質上覆蓋於基板大部分之面積，使得主動元件的源極與汲極藉由蝕刻中止層中的接觸開口連接於半導體層。此時，源極與汲極實質上配置於蝕刻中止層上因而可以降低源極與汲極之間產生不必要的寄生電流，藉此提升主動元件的性能。此外，本發明部分實施例中將電容電極圖案製作在閘極在結構上所具有的部分間隙內，此電容電極圖案可以和源極構成一第一電容結構以有效利用佈局空間。本發明實施例的驅動電路結構與顯示面板也因為具有這樣的主動元件而可以具有理想的品質。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
薄膜電晶體可以控制電子訊號的傳遞而往往在電子裝置中扮演開關的角色來實現所需要的功能。由於薄膜電晶體可應用的範圍很廣，以下實施例將以設置在顯示面板中的主動元件來說明本發明所提出的主動元件設計。本發明的主動元件設計可運用於顯示面板的顯示區與周邊區其中至少一者。也就是說，本發明的主動元件設計可運用於周邊區、顯示區、或同時運用於周邊區與顯示區。較佳地，優先運用於周邊區中。另外，以下實施例所述的主動元件設計也可以應用於其他的電子裝置中，本發明不應以此為限。
圖1繪示為本發明一實施例的電子裝置的示意圖。請 參照圖1，本實施例的電子裝置例如是一顯示面板100。顯示面板100包括有基板110、設置於基板110上的畫素120以及用來驅動這些畫素120的驅動電路結構130。本實施例以顯示面板100為例進行說明，所以基板110上所設置的構件包括多個畫素120。不過，其他實施例的電子裝置可以是感測裝置、觸控裝置、光電轉換裝置、或是其它合適的裝置，所以設置於基板110上由驅動電路結構130來驅動的構件可以是諸如觸控元件、感測元件、光電轉換元件、或其它合適的元件。整體而言，本發明不以圖1所示構件為限。
在本實施例中，基板110具有顯示區112以及位於顯示區112周邊的一周邊區114。多個畫素120大致上於顯示區112中排列成陣列，而驅動電路結構130設置在周邊區114中。圖1中所標示的顯示區112實質上是指設置有這些畫素120的區域而周邊區114實質上是指這些畫素120所在區域之外的區域。因此，顯示區112與周邊區114之間的界線不需限定是以實體的構件定義出來的，而此界線可以視這些畫素120的配置面積而設定。另外，這裡的顯示區112是指顯示面板100中設置有顯示構件(即畫素120)的區域，所以也可命名為構件區。
各個畫素120實質上包括有至少一主動元件122以及電性連接於主動元件122的至少一畫素電極124。主動元件122可控制電子訊號是否輸入至畫素電極124以藉由畫素電極124所獲得的電子訊號來驅動顯示面板100的顯示 介質(未繪示)以顯示畫面。另外，位於周邊區114的驅動電路結構130可以包括至少一個主動元件132，其用來驅動這些畫素120。此時，主動元件132亦可以稱為周邊主動元件。因此，主動元件122所在區域可以稱為(主動)元件配置區而主動元件132所在位置可以稱為周邊(主動)元件配置區。
具體來說，畫素120中的主動元件122可以藉由多條掃描線(未繪示)以及多條資料線(未繪示)來驅動，其中掃描線(未繪示)用來控制主動元件122的開啟與否。主動元件122在開啟狀態下可以讓資料線(未繪示)上所傳遞的電子訊號輸入給畫素電極124。在此，驅動電路結構130則可以用來驅動掃描線(未繪示)或是資料線(未繪示)以在對應的時序下傳遞對應的訊號。因此，驅動電路結構130在命名上可以稱之為掃描驅動電路結構或是資料驅動電路結構。
為了實現理想的顯示品質，主動元件122與主動元件132必須具有理想的元件特性。因此，以下將根據本發明之精神提出不同範例來說明主動元件的設計。值得一提的是，下列範例中所描述的主動元件可以作為上述主動元件122與主動元件132至少其中一者的實施方式，即下列範例所描述的主動元件可運用於主動元件122、主動元件132、或者是主動元件122與132中且前述二者122與132的類型可相同或不同。另外，由於本發明所述的電子裝置不限定為圖1所繪示的顯示面板，下列具體範例中所描述 的主動元件還可以作為顯示面板以外之其他電子裝置中的主動元件的實施方式。
圖2A至圖5A繪示為本發明一實施例之主動元件的製作流程的各步驟中所製作的構件的上視圖，而圖2B至圖5B分別為圖2A至圖5A的上視圖中沿剖線A-A’的剖面示意圖。請先參照圖2A與圖2B，在基板10上形成閘極210，其中基板10可以是要構成任何電子裝置的基板。舉例而言，當電子裝置為圖1所繪示的顯示面板100時，基板10可以視為圖1中的基板110。
在此步驟中，閘極210可以是由形成於基板10上的一圖案化導體層(未繪示)所構成。因此，閘極210的製作方法可以包括有導體材料層的形成以及導體材料層的圖案化，其中導體材料層的圖案化可以包括微影以及蝕刻製程。另外，閘極210也可以藉由印刷的方式、噴墨的方式、雷射剝除的方式、抬升(lift-off)的方法、或其它合適的方式將導體材料形成於基板10的局部面積上以構成特定的圖案。具體而言，閘極210包括多個第一方向部212以及多個第二方向部214。第一方向部212與第二方向部214交替連接而在基板10上構成一蜿蜒圖案S1(如圖2A所示之俯視圖)。在此，第一方向部212彼此平行，第二方向部214彼此平行，且第一方向部212的延伸方向D1相交於第二方向部214的延伸方向D2。
值得一提的是，部分第二方向部214連接於第一方向部212在圖面中位於左側的一端而其餘第二方向部214連 接於第一方向部212在圖面中位於右側的另一端。並且，各第二方向部214連接於兩個第一方向部212以構成蜿蜒圖案S1。蜿蜒圖案S1中各兩個相鄰的第一方向部212具有間隔(未標示)，而兩個最相鄰的間隔之開口是不同的，即兩個最相鄰的間隔其中一個之開口是朝向有D1標記處，而兩個最相鄰的間隔其中另一個之開口是朝向沒有D1標記處，以使得各該間隔為交替排列，且間隔的形狀可任意的形狀，例如：多邊形或具有曲率的形狀。也就是說，閘極210實質上配置於一預定形狀的面積中，例如：矩形面積，且此矩形面積的寬與長實質上各自平行於延伸方向D1與延伸方向D2。於其它實施例中，預定形狀的面積可以是任何形狀的多邊形或具有曲率的形狀。另外，由於蜿蜒圖案S1的設計，沿延伸方向D2延伸的直線可以截切過閘極210的多個第一方向部212(如圖2B所示)。這樣的蜿蜒圖案S1設計可使閘極210在有限的配置面積下具有相當長的路徑長度，而有助於縮減元件所需要的配置面積。
接著，請參照圖3A與圖3B，於基板10上形成覆蓋住閘極210的閘絕緣層220以及位於閘絕緣層220上的半導體層230。半導體層230位於閘極210的上方。由上視圖(如圖3A)來看，半導體層230與閘極210的面積實質上重疊在一起。也就是說，半導體層230在此一樣具有預定圖案，其與閘極210之預定形狀的面積相互搭配，例如具有矩形圖案而定義出一元件配置區200A，且元件配置區200A實質上為閘極210所在的區域。另外，半導體層230 可為單層或多層結構，且其材質較佳地是氧化物半導體材料。不過，在其他的實施例中，半導體層230的材質也可以為非晶矽、多晶矽、微晶矽、單晶矽、奈米晶矽、有機半導體材料、其它合適材料、或是上述任少二者之組合。
接著，請參照圖4A與圖4B，於基板10上形成一蝕刻中止層240。蝕刻中止層240配置於半導體層230上並延伸至元件配置區200A外而實質上覆蓋於基板10大部分的面積上。因此，在半導體層230所定義的元件配置區200A之外(例如區域200B)，蝕刻中止層240係接觸於閘絕緣層220。具體而言，蝕刻中止層240具有暴露出半導體層230且彼此互不連通的一第一接觸開口242以及一第二接觸開口244，其中圖4A表示有閘極210的配置位置與這兩個接觸開口242、244的配置位置的關係。
第一接觸開口242具有多個第一指狀部242A以及一第一連接部242B。第一指狀部242A實質上平行於閘極210之第一方向部212的延伸方向D1而第一連接部242B連接於所有的第一指狀部242A且實質上平行於閘極210之第二方向部214的延伸方向D2。也就是說，第一指狀部242A對應於閘極210中該些間隔的一部份，而第一連接部242B對應於閘極210其中一側之第二方向部214。
第二接觸開口244具有多個第二指狀部244A以及一第二連接部244B。第二指狀部244A實質上平行於閘極210之第一方向部212的延伸方向D1而第二連接部244B連接於所有的第一指狀部242A且實質上平行於閘極210之第 二方向部214的延伸方向D2。也就是說，第二指狀部244A對應於閘極210中該些間隔的另一部份，而第二連接部244B對應於閘極210其中另一側之第二方向部214。
第一接觸開口242的第一連接部242B與第二接觸開口244的第二連接部244B分別位於閘極210的這些第一方向部212的相對兩側。也就是說，第一連接部242B與第二連接部244B位於預定形狀的面積中，例如：矩形的元件配置區200A的相對兩側，而第一指狀部242A與第二指狀部244A皆位於第一連接部242B與第二連接部244B之間。此時，第一指狀部242A可以視為由第一連接部242B指向第二連接部244B的開口圖案，而第二指狀部244A可以視為由第二連接部244B指向第一連接部242B的開口圖案。
另外，各個第一指狀部242A與其中一個第二指狀部244A分別位於閘極210之其中一個第一方向部212的相對兩側。第一指狀部242A與第二指狀部244A沿著延伸方向D2交替地排列。每一個第一指狀部242A位於閘極210的相鄰兩個第一方向部212之間，且每一個第二指狀部244A也位於閘極210的相鄰兩個第一方向部212之間。如此一來，由圖4A可知，蝕刻中止層240可以藉由第一接觸開口242與第二接觸開口244而定義出一蜿蜒圖案S2，其中根據圖4A，蜿蜒圖案S2的路徑長度實質上順應著蜿蜒圖案S1的路徑長度，但是蜿蜒圖案S1的線寬W1實質上大於蜿蜒圖案S2的線寬W2。也就是說，蝕刻中止層240的 蜿蜒圖案S2實質上對應於閘極210的蜿蜒圖案S1，但兩者具有不同線寬設計。
之後，請參照圖5A與圖5B，於蝕刻中止層240上形成一源極250與一汲極260以在元件配置區200A中構成主動元件200。源極250配置於蝕刻中止層240上並透過第一接觸開口242接觸於半導體層230。汲極260則透過第二接觸開口244接觸於半導體層230，且源極250與汲極260彼此分離。在此，為了清楚表示源極250與汲極260相對於第一與第二接觸開口242與244之間的配置關係，圖5A中省略了閘極210。因此，閘極210相對於源極250與汲極260的配置關係可以同時參照圖4A與圖5A而理解。
源極250與汲極260可以由一導體層經微影及蝕刻製程圖案化而成。半導體層230採用氧化物半導體材料製作時，半導體層230往往會在將導體層圖案化成源極250與汲極260的蝕刻過程中受到蝕刻。不過，本實施例將蝕刻中止層240設置於半導體層230上，而避免了半導體層230在製作源極250與汲極260的過程中受到損傷。也就是說，主動元件200的半導體層230具有理想的品質。當然，若更需要考慮半導體層230品質因素，源極250與汲極260可使用印刷的方式、噴墨的方式、雷射剝除的方式、抬升(lift-off)的方法、或其它合適的方式來製作圖案化半導體層230。
由圖5A可知，源極250可以具有多個源極指狀圖案 252以及連接所有源極指狀圖案252的一源極連接圖案254。各源極指狀圖案252透過第一接觸開口242的其中一個第一指狀部242A接觸於半導體層230。源極連接圖案254則透過第一接觸開口242的第一連接部242B接觸於半導體層230。所以，源極250所構成的圖案可以對應於第一接觸開口242的圖案，不過兩圖案的線寬設計不同。
汲極260可以具有多個汲極指狀圖案262以及連接所有汲極指狀圖案262的一汲極連接圖案264。各汲極指狀圖案262透過第二接觸開口244的其中一個第二指狀部244A接觸於半導體層230。汲極連接圖案264則透過第二接觸開口244的第二連接部244B接觸於半導體層230。所以，汲極260所構成的圖案可以對應於第二接觸開口244的圖案，並且源極250與汲極260彼此分離而不連接在一起。值得一提的是，汲極260所構成的圖案與第二接觸開口244的圖案具有不同的線寬設計。
在本實施例中，蝕刻中止層240實質上配置於基板10的大部分面積上。所以，主動元件200的源極250與汲極260都是配置於蝕刻中止層240上，而不接觸閘絕緣層220。另外，源極250與汲極260僅在第一接觸開口242與第二接觸開口244接觸於半導體層230。如此一來，主動元件200運作時，源極250與汲極260之間的寄生電流可以有效地改善，而使主動元件200的元件特性獲得改善。再者，本實施例中，於元件配置區200A之外(例如區域200B)更可選擇性設置一對電極(未繪示)夾設位於區域 200B中的前述介電層(例如蝕刻中止層240與閘絕緣層220)，來構成儲存電容。較佳地，該對電極其中一者(上電極)，可連接源極250，而該對電極另外一者(下電極)可選擇性的連接本主動元件的閘極210。
舉例來說，圖6繪示為主動元件之電流與閘極電壓的關係(或稱主動元件的特徵曲線)。圖6中，曲線C1、C2為一主動元件的源極與汲極發生寄生電流現象時的特徵曲線，而曲線C3、C4為根據上述實施例之設計所製作之主動元件的特徵曲線。曲線C1、C2中，區段X表示著主動元件的元件特性並不理想。相較之下，由曲線C3、C4可知，根據本發明實施例的設計，主動元件可以具有相當理想的性能。
在此，圖2A至圖5A以及圖2B至圖5B僅是示例性地說明本發明其中一種主動元件的實施方式，但本發明不以此為限。因此，以下將搭配圖式舉例說明另一種主動元件的實施方式。
圖7A至圖8A繪示為本發明另一實施例之主動元件的製作流程的各步驟中所製作的構件的上視圖，而圖7B至圖8B分別為圖2A至圖5A的上視圖中沿剖線B-B’的剖面示意圖。請先參照圖7A與圖7B，於基板10上依序形成閘極210、閘絕緣層220、半導體層230以及蝕刻中止層340。值得一提的是，本實施例的閘極210、閘絕緣層220以及半導體層230的製作方法及元件佈局方式可以參照圖2A至圖3A及圖2B至圖3B，而不另贅述。
具體來說，本實施例的蝕刻中止層340具有暴露出半導體層230且彼此互不連通的一第一接觸開口342以及一第二接觸開口344。第一接觸開口342具有多個第一指狀部342A、多個第一連接部342B以及多個第一輔助連接部342C。第二接觸開口344具有多個第二指狀部344A、多個第二連接部344B以及多個第二輔助連接部344C。
第一指狀部342A平行於閘極210之第一方向部212的延伸方向D1。第一連接部342B以及第一輔助連接部342C平行於閘極210之第二方向部214的延伸方向D2。每一個第一連接部342B最多連接於兩個第一指狀部342A，而每一個第一輔助連接部342C連接於兩個第一指狀部342A。第一連接部342B與第一輔助連接部342C分別位於這些第一指狀部342A的兩端。
第二指狀部344A平行於閘極210之第一方向部212的延伸方向D1。第二連接部344B以及第二輔助連接部344C皆平行於閘極210之第二方向部214的延伸方向D2。每一個第二連接部344B最多連接於兩個第二指狀部344A，而每一個第二輔助連接部344C連接於兩個第二指狀部344A。第二連接部344B與第二輔助連接部344C分別位於這些第二指狀部344A的兩端。
在此，第一接觸開口342與第二接觸開口344之間的蝕刻中止層340定義出蜿蜒圖案S3，其中蜿蜒圖案S3實質上對應於閘極210所定義出來的蜿蜒圖案S1(如圖2A所示)。第一接觸開口342的第一指狀部342A之間更使蝕刻 中止層340定義出多個條狀圖案S4，而第二接觸開口344的第二指狀部344A之間更使蝕刻中止層340定義出多個條狀圖案S5。也就是說，於圖4A中，在閘極210的各兩個相鄰的第一方向部212具有間隔(未標示)，而兩個最相鄰的間隔中的其中一個之正上方是對應於蝕刻中止層240中第一接觸開口242的第一指狀部242A以及兩個最相鄰的間隔中的其中另一個之正上方是對應於蝕刻中止層240中第二接觸開口244的第二指狀部244A。在本實施例的第7A圖中，在閘極210的各兩個相鄰的第一方向部212所具有間隔(未標示)，而兩個最相鄰的間隔中的其中一個之正上方是對應於蝕刻中止層340中第一接觸開口342的二個第一指狀部342A與條狀圖案S4以及兩個最相鄰的間隔中的其中另一個之正上方是對應於蝕刻中止層340中第二接觸開口344的二個第二指狀部344A與條狀圖案S5。由圖7B可知，沿延伸方向D2截取剖面時，條狀圖案S4、蜿蜒圖案S3、條狀圖案S5、條狀圖案S3可以依序地排列。其中，條狀圖案S4、條狀圖案S5及條狀圖案S3的形狀可相同或不同，且上述至少一者的形狀包含多邊形、具有曲率的形狀、或其它合適的形狀，而蜿蜒圖案S3的形狀包含多邊形、具有曲率的形狀、或其它合適的形狀。
接著，請參照圖8A與圖8B，於蝕刻中止層340上形成一源極350與一汲極360以在元件配置區300A中構成主動元件300，其中元件配置區300A可以是由半導體層230所在面積定義而成。源極350配置於蝕刻中止層340 上並透過第一接觸開口342接觸於半導體層230。汲極360則透過第二接觸開口344接觸於半導體層230，且源極350與汲極360彼此分離。在此，為了清楚表示源極350與汲極360相對於第一與第二接觸開口342與344之間的配置關係，圖8A中省略了閘極210。因此，閘極210相對於源極350與汲極360的配置關係可以同時參照圖7A與圖8A而理解。
源極350可以具有多個源極指狀圖案352以及連接這些源極指狀圖案352的源極連接圖案354。各源極指狀圖案352透過圖7A中的其中一個第一輔助連接部342C及此第一輔助連接部342C所連接的兩第一指狀部342A接觸於半導體層230。也就是說，第一指狀部342A之間定義出來的各個條狀圖案S4會被源極350的其中一個源極指狀圖案352所覆蓋。
汲極360可以具有多個汲極指狀圖案362以及連接這些汲極指狀圖案362的汲極連接圖案364。各汲極指狀圖案362透過圖7A中的其中一個第二輔助連接部344C及此第二輔助連接部344C所連接的兩第二指狀部344A接觸於半導體層230。也就是說，第二指狀部344A之間定義出來的各個條狀圖案S5會被汲極360的其中一個汲極指狀圖案362所覆蓋。
在本實施例中，蝕刻中止層340實質上配置於基板10的大部分面積上。所以，主動元件300的源極350與汲極360都是配置於蝕刻中止層340上，而不接觸閘絕緣層 220。另外，源極350與汲極360僅在第一接觸開口342與第二接觸開口344接觸於半導體層230。如此一來，主動元件300運作時，源極350與汲極360之間的寄生電流可以有效地改善，而使主動元件300的元件特性獲得改善。再者，本實施例中，於元件配置區200A之外更可選擇性設置一對電極(未繪示)夾設位於元件配置區200A之外的前述介電層(例如蝕刻中止層340與閘絕緣層220)，來構成儲存電容。較佳地，該對電極其中一者(上電極)，可連接源極350，而該對電極另外一者(下電極)可選擇性的連接本主動元件之閘極210。
圖9A至圖12A繪示為本發明一實施例的主動元件包括電容結構時的製作流程的各步驟中所製作的構件的上視圖。而圖9B至圖12B分別為圖9A至圖12A的上視圖中沿剖線C-C’的剖面示意圖。較佳地，本實施例主動元件是運用於驅動電路中。於其它實施例中，本實施例主動元件也可選擇性地運用於畫素120中。請先參考圖9A與圖9B，在基板10上形成閘極210、電容電極圖案270以及一電容下電極280。在此，基板10可以是要構成任何電子裝置的基板。舉例而言，當電子裝置為圖1所繪示的顯示面板100時，基板10可以視為圖1中的基板110。
具體而言，閘極210，相似於前述實施例的設計包括多個第一方向部212以及多個第二方向部214。第一方向部212與第二方向部214交替連接而在基板10上構成一蜿蜒圖案S1(如圖9A所示之俯視圖)。在此，第一方向部212 彼此平行，第二方向部214彼此平行，且第一方向部212的延伸方向D1相交於第二方向部214的延伸方向D2。也就是說，第二方向部214連接所有的第一方向部212。
電容電極圖案270配置在兩個相鄰的第一方向部212之間，並與閘極210連接。在本實施例中，電容電極圖案270可以和閘極210由同樣的膜層製作而成。此外，電容下電極280同樣可以與電容電極圖案270以及閘極210由同樣的膜層製作而成。
詳細而言，如圖9A中所繪示，蜿蜒圖案S1例如具有開口朝向第一側R的間隙區域與開口朝向第二側L的間隙區域，而各電容電極圖案270是位在蜿蜒圖案S1之開口朝向第二側L的間隙區域，並與閘極210接觸。
接著，請參照圖10A與圖10B，於基板10上形成閘絕緣層220以及位於閘絕緣層220上的半導體層230。在此，閘絕緣層220會同時覆蓋閘極210、各電容電極圖案270以及電容下電極280。在閘絕緣層220形成之後，半導體層230隨之形成於閘絕緣層220的上方。在此，由圖10A的上視圖來看，半導體層230與閘極210的面積實質上重疊在一起。也就是說，半導體層230在此一樣具有預定圖案，其與閘極210的面積相互搭配。亦即，半導體層230例如具有矩形圖案而定義出一元件配置區200A，且元件配置區200A實質上為閘極210所在的區域。此時，電容電極圖案270可以是落在元件配置區200A之內。此外，如圖10A與圖10B中所繪示，電容下電極280是位在元件配 置區200A旁，並與閘極210接觸。
接著，請參照圖11A與圖11B，於基板10上形成一蝕刻中止層240。蝕刻中止層240配置於半導體層230上並延伸至元件配置區200A外而實質上覆蓋於基板10大部分的面積上。因此，蝕刻中止層240除了覆蓋元件配置區200A中的構件外，也覆蓋了電容下電極280。具體而言，蝕刻中止層240具有暴露出半導體層230且彼此互不連通的一第一接觸開口242以及一第二接觸開口244，其中圖11A表示有閘極210的配置位置與這兩個接觸開口242、244的配置位置的關係。
第一接觸開口242具有多個第一指狀部242A以及一第一連接部242B。第一指狀部242A實質上平行於閘極210之第一方向部212的延伸方向D1而第一連接部242B連接於所有的第一指狀部242A且實質上平行於閘極210之第二方向部214的延伸方向D2。此外，第一接觸開口242例如也暴露出這些電容電極圖案270所在面積。
第二接觸開口244具有多個第二指狀部244A以及一第二連接部244B。第二指狀部244A實質上平行於閘極210之第一方向部212的延伸方向D1而第二連接部244B連接於所有的第二指狀部244A且實質上平行於閘極210之第二方向部214的延伸方向D2。
之後，請參照圖12A與圖12B，於蝕刻中止層240上形成一源極250與一汲極260以在元件配置區200A中構成主動元件200。此外，在蝕刻中止層240上形成一電容 上電極290，其與源極250接觸(如圖12A的上視圖所繪示)。電容上電極290是位在元件配置區200A旁，重疊於電容下電極280所在的面積。
源極250可以具有多個源極指狀圖案252以及連接所有源極指狀圖案252的一源極連接圖案254。各源極指狀圖案252透過第一接觸開口242的其中一個第一指狀部242A接觸於半導體層230。源極連接圖案254則透過第一接觸開口242的第一連接部242B接觸於半導體層230。汲極260可以具有多個汲極指狀圖案262以及連接所有汲極指狀圖案262的一汲極連接圖案264。各汲極指狀圖案262透過第二接觸開口244的其中一個第二指狀部244A接觸於半導體層230。汲極連接圖案264則透過第二接觸開口244的第二連接部244B接觸於半導體層230。
在此，各電容電極圖案270與源極指狀圖案252彼此重疊定義出一第一電容結構C5，且電容下電極280與電容上電極290彼此重疊而定義出一個第二電容結構C6。其中，較佳地，電容上電極290連接本主動元件的源極250，而電容下電極280可選擇性連接本主動元件的閘極210。此外，如圖12A與圖12B所繪示，電容電極圖案270與源極指狀圖案252彼此重疊的面積是小於電容下電極280以及電容上電極290彼此重疊的面積。必需說明的是，第一電容結構C5投影於基板上的面積可降低第二電容結構C6投影於基板上的面積至少12%。由於重疊的面積相關於電容結構的電容值大小，所以第一電容結構C5的電容值， 較佳地，在此可以是小於第二電容結構C6的電容值。在其他實施例中，第一電容結構C5的電容值可以選擇地是等於或是大於第二電容結構C6的電容值。甚至，在其他的設計中，第一電容結構C5的電容值就足夠實現需要的元件特性時，第二電容結構C6可以省略。
在本實施例中，將電容電極圖案270製作在元件配置區200A既有的面積內，使電容電極圖案270與源極指狀圖案252構成連接於主動元件200的第一電容結構C5。如此一來，第一電容結構C5的設置不須佔據元件配置區200A之外的面積，而有助於提高空間利用效率。
為了實現所需要的元件特性，主動元件200所連接的電容結構需要具有一定大小的電容值。此時，可選擇單獨以配置於元件配置區200A之外的第二電容結構C6來實現這樣的電容值大小。或是，可選擇同時設置第一電容結構C5與第二電容結構C6兩者來實現所需要的電容值大小。相較之下，第二電容結構C6的面積在前者的設計中(即單獨以配置於元件配置區200A之外的第二電容結構C6)勢必大於後者的設計(即同時設置第一電容結構C5與第二電容結構C6)。因此，原本製作在元件配置區200A外的構件的配置面積得以減少，以達到有效利用佈局空間的優點。換言之，本實施例是將原本製作在元件配置區200A外的構件所需面積的一部分移至元件配置區200A內，而在可達到所需總電容值的情況下節省構件佈局空間。
圖13A至圖15A繪示為本發明一實施例的主動元件 包括電容結構時之另一實施例的製作流程的各步驟中所製作的構件的上視圖。圖13B至圖15B分別為圖13A至圖15A的上視圖中沿剖線D-D’的剖面示意圖。較佳地，本實施例主動元件是運用於驅動電路中。於其它實施例中，本實施例主動元件也可選擇性地運用於畫素120中。本實施例的閘極210、閘絕緣層220、電容電極圖案270以及電容下電極280的製作方法及元件佈局方式可以參照圖9A至圖10A及圖9B至圖10B，因此在此不另贅述。
請先參照圖13A與圖13B，具體來說，本實施例中，在半導體層230製作完成之後，半導體層230會具有多個指狀開口232，其中指狀開口232例如對應於電容電極圖案270所在位置或面積。接著請參照圖14A與圖14B，在半導體層230上方形成蝕刻終止層240，其中蝕刻終止層240可以具有第一接觸開口242、第二接觸開口244以及電容開口246。在此，第一接觸開口242與第二接觸開口244的圖案設計以及位置可以參照前述實施例(例如：圖11A與圖11B)的說明而不另贅述。
半導體層230的各指狀開口232對應於第一接觸開口242的其中一個第一指狀部242A，且各個指狀開口232的寬度可以是實質上小於第一指狀部242A的寬度(如圖14B所示)。在本實施例中，每一個第一指狀部242A中都具有相應的指狀開口232而暴露出部分的閘絕緣層220。此外，電容開口246的位置例如是製作在電容下電極280的面積內。具體而言，此處所謂的電容開口是指蝕刻終止層240 中所設置以暴露出電容結構所在面積的開口。所以，第一接觸開口242的各第一指狀部242A，因為可以暴露出電容電極圖案270而也可視為電容開口的一種。
請接著參照圖15A與圖15B，於蝕刻中止層240上形成一源極250與一汲極260以在元件配置區200A中構成主動元件200。此外，在電容開口246上形成一電容上電極290，其與源極250接觸(如圖15A的上視圖所繪示)。
源極250可以具有多個源極指狀圖案252以及連接所有源極指狀圖案252的一源極連接圖案254。各源極指狀圖案252透過第一接觸開口242的其中一個第一指狀部242A接觸於半導體層230。源極連接圖案254則透過第一接觸開口242的第一連接部242B接觸於半導體層230。汲極260可以具有多個汲極指狀圖案262以及連接所有汲極指狀圖案262的一汲極連接圖案264。各汲極指狀圖案262透過第二接觸開口244的其中一個第二指狀部244A接觸於半導體層230。汲極連接圖案264則透過第二接觸開口244的第二連接部244B接觸於半導體層230。
在此，一部分的源極指狀圖案252會位在半導體層230的指狀開口232內，並部分地接觸於半導體層230。位在指狀開口232內的源極指狀圖案252會與電容電極圖案270重疊而定義出第一電容結構C7，且位在電容開口246的電容上電極290會與電容下電極280重疊而定義出第二電容結構C8。其中，較佳地，電容上電極290連接本主動元件的源極250，而電容下電極280可選擇性連接本主動 元件的閘極210。如圖15B的剖面示意圖中所繪示，電容開口246以及各第一指狀部242A分別會暴露出第一電容結構C7與第二電容結構C8的面積。
值得注意的是，如圖15B的剖面示意圖中所繪示，由於源極250是位在指狀開口232內，所以源極指狀圖案252與電容電極圖案270的距離會較前一實施例較近，約為閘絕緣層220的膜厚。相似地，由於電容上電極290是位在電容開口246內，所以電容上電極290與電容下電極280的距離會較前一實施例為近。
在本實施例中的第一電容結構C7中，源極250與電容電極圖案270之間只有一層閘絕緣層220，而在第二電容結構中C8，電容上電極290與電容下電極280之間也只有一層閘絕緣層220。由於導體之間的距離變小，所以第一電容結構C7的電容值的大小以及第二電容結構C8的電容值的大小可以獲得提升。但是，如圖15A與圖15B所繪示，電容電極圖案270與源極指狀圖案252彼此重疊的面積是小於電容下電極280以及電容上電極290彼此重疊的面積。必需說明的是，第一電容結構C7投影於基板上的面積可降低第二電容結構C8投影於基板上的面積至少12%。由於重疊的面積也相關於電容結構的電容值大小，所以第一電容結構C7的電容值，較佳地，在此可以是小於第二電容結構C8的電容值。在其他實施例中，第一電容結構C7的電容值可以選擇地是等於或是大於第二電容結構C8的電容值。甚至，在其他的設計中，第一電容結 構C7的電容值就足夠實現需要的元件特性時，第二電容結構C8可以省略。
此外，在本實施例中，在閘極210部分的間隙內填入電容電極圖案270，使電容電極圖案270與源極指狀圖案252重疊而形成位於既有的元件配置區200A內的第一電容結構C7。此第一電容結構C7配合製作在元件配置區200A旁的第二電容結構C8，可以提供適當的總合電容值，並有效利用佈局空間。
綜上所述，本發明在半導體層上配置實質上覆蓋住基板大部分之面積的蝕刻中止層，而源極與汲極僅在蝕刻中止層中的接觸開口接觸於半導體層。此時，源極與汲極之間不容易有寄生電流產生，而有助於提升主動元件的元件特性。此外，本發明部分實施例中，於既有的元件配置面積中填入電容電極圖案，使電容電極圖案與源極重疊而形成一第一電容結構。此第一電容結構配合製作在元件配置區旁的第二電容結構，可以提供適當的總合電容值，並有效利用佈局空間。另外，將本發明實施例的主動元件應用於電子裝置中作為驅動電路結構的構件或是應用於顯示面板中作為畫素的開關都有助於提升電子裝置以及顯示面板的品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、110‧‧‧基板
100‧‧‧顯示面板
112‧‧‧顯示區
114‧‧‧周邊區
120‧‧‧畫素
122、132、200、300‧‧‧主動元件
124‧‧‧畫素電極
130‧‧‧周邊電路結構
200A、300A‧‧‧元件配置區
200B‧‧‧區域
210‧‧‧閘極
212‧‧‧第一方向部
214‧‧‧第二方向部
220‧‧‧閘絕緣層
230‧‧‧半導體層
232‧‧‧指狀開口
240、340‧‧‧蝕刻中止層
242、342‧‧‧第一接觸開口
242A、342A‧‧‧第一指狀部
242B、342B‧‧‧第一連接部
244、344‧‧‧第二接觸開口
244A、344A‧‧‧第二指狀部
244B、344B‧‧‧第二連接部
246‧‧‧電容開口
250、350‧‧‧源極
252、352‧‧‧源極指狀圖案
254、354‧‧‧源極連接圖案
260、360‧‧‧汲極
262、362‧‧‧汲極指狀圖案
264、364‧‧‧汲極連接圖案
270‧‧‧電容電極圖案
280‧‧‧電容下電極
290‧‧‧電容上電極
342C‧‧‧第一輔助連接圖案
344C‧‧‧第二輔助連接圖案
A-A’、B-B’、C-C’、D-D’‧‧‧剖線
C1~C4‧‧‧曲線
D1、D2‧‧‧延伸方向
S1、S2、S3‧‧‧蜿蜒圖案
S4、S5‧‧‧條狀圖案
W1、W2‧‧‧線寬
X‧‧‧區段
R‧‧‧第一側
L‧‧‧第二側
C5、C7‧‧‧第一電容結構
C6、C8‧‧‧第二電容結構
圖1繪示為本發明一實施例的電子裝置的示意圖。
圖2A至圖5A繪示為本發明一實施例之主動元件的製作流程的各步驟中所製作的構件的上視圖。
圖2B至圖5B分別為圖2A至圖5A的上視圖中沿剖線A-A’的剖面示意圖。
圖6繪示為主動元件之電流與閘極電壓的關係(或稱主動元件的特徵曲線)。
圖7A至圖8A繪示為本發明另一實施例之主動元件的製作流程的各步驟中所製作的構件的上視圖。
圖7B至圖8B分別為圖2A至圖5A的上視圖中沿剖線B-B’的剖面示意圖。
圖9A至圖12A繪示為本發明一實施例的主動元件包括電容結構時的製作流程的各步驟中所製作的構件的上視圖。
圖9B至圖12B分別為圖9A至圖12A的上視圖中沿剖線C-C’的剖面示意圖。
圖13A至圖15A繪示為本發明一實施例的主動元件包括電容結構時之另一實施例的製作流程的各步驟中所製作的構件的上視圖。
圖13B至圖15B分別為圖13A至圖15A的上視圖中沿剖線D-D’的剖面示意圖。
210‧‧‧閘極
230‧‧‧半導體層
240‧‧‧蝕刻中止層
242‧‧‧第一接觸開口
242A‧‧‧第一指狀部
242B‧‧‧第一連接部
244‧‧‧第二接觸開口
244A‧‧‧第二指狀部
244B‧‧‧第二連接部
A-A’‧‧‧剖線
D1、D2‧‧‧延伸方向
S2‧‧‧蜿蜒圖案
W1、W2‧‧‧線寬

Claims (47)

  1. 一種主動元件，配置於一基板的一元件配置區中，該主動元件包括：一閘極，包括多個第一方向部以及多個第二方向部，該些第一方向部與該些第二方向部交替連接而在該基板上構成一蜿蜒圖案，其中該些第一方向部彼此平行，該些第二方向部彼此平行，且該些第一方向部的延伸方向相交於該些第二方向部的延伸方向；一閘絕緣層，覆蓋該閘極；一半導體層，配置於該閘絕緣層上，且該半導體層位於該閘極上方，且該半導體層的面積實質上定義出該元件配置區；一蝕刻中止層，配置於該閘絕緣層以及該半導體層上，該蝕刻中止層具有暴露出該半導體層且彼此互不連通的一第一接觸開口以及一第二接觸開口，該第一接觸開口具有平行於該些第一方向部的多個第一指狀部以及連接於該些第一指狀部且平行於該些第二方向部的至少一第一連接部，該第二接觸開口具有平行於該些第一方向部的多個第二指狀部以及連接於該些第二指狀部且平行於該些第二方向部的至少一第二連接部，其中各個第一指狀部與其中一個第二指狀部分別位於其中一個第一方向部的兩側；一源極，配置於該蝕刻中止層上並透過該第一接觸開口接觸於該半導體層；以及一汲極，配置於該蝕刻中止層上並透過該第二接觸開 口接觸於該半導體層，且該源極與該汲極彼此分離。
  2. 如申請專利範圍第1項所述之主動元件，其中該閘絕緣層與該蝕刻中止層更延伸至該元件配置區外，且該蝕刻中止層在該元件配置區外接觸於該閘絕緣層。
  3. 如申請專利範圍第1項所述之主動元件，其中部分該些第二方向部連接於該些第一方向部的一端而其餘該些第二方向部連接於該些第一方向部的另一端，且各該第二方向部連接於兩個第一方向部以構成該蜿蜒圖案。
  4. 如申請專利範圍第1項所述之主動元件，其中該第一接觸開口的該至少一第一連接部與該第二接觸開口的該至少一第二連接部分別位於該閘極的該些第一方向部的相對兩側。
  5. 如申請專利範圍第1項所述之主動元件，其中該至少一第一連接部的數量為多個，而該第一接觸開口更包括多個第一輔助連接部，各該第一輔助連接部連接於其中兩個第一指狀部，且該些第一輔助連接部以及該些第一連接部分別位於該些第一指狀部的兩端。
  6. 如申請專利範圍第5項所述之主動元件，其中該源極具有多個源極指狀圖案，且各該源極指狀圖案透過其中一個第一輔助連接部及該第一輔助連接部所連接的該兩第一指狀部接觸於該半導體層。
  7. 如申請專利範圍第5項所述之主動元件，其中該至少一第二連接部的數量為多個，而該第二接觸開口更包括多個第二輔助連接部，各該第二輔助連接部連接於其中 兩個第二指狀部，且該些第二輔助連接部與該些第二連接部分別位於該些第二指狀部的兩端。
  8. 如申請專利範圍第7項所述之主動元件，其中該汲極具有多個汲極指狀圖案，且各該汲極指狀圖案透過其中一個第二輔助連接部及該第二輔助連接部所連接的該兩第二指狀部接觸於該半導體層。
  9. 如申請專利範圍第1項所述之主動元件，更包括多個電容電極圖案，連接於該閘極，其中各該電容電極圖案配置於兩相鄰第一方向部之間，且該些電容電極圖案與該源極彼此重疊而定義出一第一電容結構。
  10. 如申請專利範圍第9項所述之主動元件，其中該半導體層具有多個指狀開口，各該指狀開口對應於該第一接觸開口的其中一個第一指狀部並小於該第一指狀部，且該源極部分地位於該些指狀開口中並部分地接觸於該半導體層。
  11. 如申請專利範圍第9項所述之主動元件，其中該蝕刻終止層具有至少一電容開口，暴露出該第一電容結構的面積。
  12. 一種驅動電路結構，配置於一基板上，該基板具有至少一元件配置區以及至少一構件區，該驅動電路結構用以驅動該構件區中的至少一構件，其中該驅動電路結構包括位於該元件配置區中的至少一主動元件，且該主動元件包括：一閘極，包括多個第一方向部以及多個第二方向部， 該些第一方向部與該些第二方向部交替連接而自該基板上構成一蜿蜒圖案，其中該些第一方向部彼此平行，該些第二方向部彼此平行，且該些第一方向部的延伸方向相交於該些第二方向部的延伸方向；一閘絕緣層，覆蓋該閘極；一半導體層，配置於該閘絕緣層上，且該半導體層位於該閘極上方，且該半導體層的面積實質上定義出該元件配置區；一蝕刻中止層，配置於該閘絕緣層以及該半導體層上，該蝕刻中止層具有暴露出該半導體層且彼此互不連通的一第一接觸開口以及一第二接觸開口，該第一接觸開口具有平行於該些第一方向部的多個第一指狀部以及連接於該些第一指狀部且平行於該些第二方向部的至少一第一連接部，該第二接觸開口具有平行於該些第一方向部的多個第二指狀部以及連接於該些第二指狀部且平行於該些第二方向部的至少一第二連接部，其中各個第一指狀部與其中一個第二指狀部分別位於其中一個第一方向部的兩側；一源極，配置於該蝕刻中止層上並透過該第一接觸開口接觸於該半導體層；以及一汲極，配置於該蝕刻中止層上並透過該第二接觸開口接觸於該半導體層，且該源極與該汲極彼此分離。
  13. 如申請專利範圍第12項所述之驅動電路結構，其中該閘絕緣層與該蝕刻中止層更延伸至該元件配置區外，且該蝕刻中止層在該元件配置區外接觸於該閘絕緣層。
  14. 如申請專利範圍第12項所述之驅動電路結構，其中部分該些第二方向部連接於該些第一方向部的一端而其餘該些第二方向部連接於該些第一方向部的另一端，且各該第二方向部連接於兩個第一方向部以構成該蜿蜒圖案。
  15. 如申請專利範圍第12項所述之驅動電路結構，其中該第一接觸開口的該至少一第一連接部與該第二接觸開口的該至少一第二連接部分別位於該閘極的該些第一方向部的相對兩側。
  16. 如申請專利範圍第12項所述之驅動電路結構，其中該至少一第一連接部的數量為多個，而該第一接觸開口更包括多個第一輔助連接部，各該第一輔助連接部連接於其中兩個第一指狀部，且該些第一輔助連接部與該些第一連接部分別位於該些第一指狀部的兩端。
  17. 如申請專利範圍第16項所述之驅動電路結構，其中該源極具有多個源極指狀圖案，且各該源極指狀圖案透過其中一個第一輔助連接部及該第一輔助連接部所連接的該兩第一指狀部接觸於該半導體層。
  18. 如申請專利範圍第16項所述之驅動電路結構，其中該至少一第二連接部的數量為多個，而該第二接觸開口更包括多個第二輔助連接部，各該第二輔助連接部連接於其中兩個第二指狀部，且該些第二輔助連接部與該些第二連接部分別位於該些第二指狀部的兩端。
  19. 如申請專利範圍第18項所述之驅動電路結構， 其中該汲極具有多個汲極指狀圖案，且各該汲極指狀圖案透過其中一個第二輔助連接部及該第二輔助連接部所連接的該兩第二指狀部接觸於該半導體層。
  20. 如申請專利範圍第12項所述之驅動電路結構，更包括多個電容電極圖案，連接於該閘極，其中各該電容電極圖案配置於兩相鄰第一方向部之間，且該些電容電極圖案與該源極彼此重疊而定義出一第一電容結構。
  21. 如申請專利範圍第20項所述之驅動電路結構，其中該半導體層具有多個指狀開口，各該指狀開口對應於該第一接觸開口的其中一個第一指狀部並小於該第一指狀部，且該源極部分地位於該些指狀開口中並部分地接觸於該半導體層。
  22. 如申請專利範圍第20項所述之驅動電路結構，更包括一電容下電極以及一電容上電極，位於該元件配置區旁並分別連接於該閘極與該源極，其中該電容下電極與該電容上電極彼此重疊而定義出一第二電容結構，且該第一電容結構的電容值小於該第二電容結構的電容值。
  23. 如申請專利範圍第22項所述之驅動電路結構，其中該蝕刻終止層具有至少一電容開口，暴露出該第一電容結構與該第二電容結構至少一者的面積。
  24. 一種顯示面板，包括一基板以及位於該基板上的多個畫素，該基板具有至少一顯示區以及位於顯示區周邊的至少一周邊區，且該些畫素位於該顯示區中，其中各該畫素包括至少一主動元件以及電性連接該主動元件的至少 一畫素電極，且該主動元件包括：一閘極，包括多個第一方向部以及多個第二方向部，該些第一方向部與該些第二方向部交替連接而在該基板上構成一蜿蜒圖案，其中該些第一方向部彼此平行，該些第二方向部彼此平行，且該些第一方向部的延伸方向相交於該些第二方向部的延伸方向；一閘絕緣層，覆蓋該閘極；一半導體層，配置於該閘絕緣層上，且該半導體層位於該閘極上方，且該半導體層的面積實質上定義出一元件配置區；一蝕刻中止層，配置於該閘絕緣層以及該半導體層上，該蝕刻中止層具有暴露出該半導體層且彼此互不連通的一第一接觸開口以及一第二接觸開口，該第一接觸開口具有平行於該些第一方向部的多個第一指狀部以及連接於該些第一指狀部且平行於該些第二方向部的至少一第一連接部，該第二接觸開口具有平行於該些第一方向部的多個第二指狀部以及連接於該些第二指狀部且平行於該些第二方向部的至少一第二連接部，其中各個第一指狀部與其中一個第二指狀部分別位於其中一個第一方向部的兩側；一源極，配置於該蝕刻中止層上並透過該第一接觸開口接觸於該半導體層；以及一汲極，配置於該蝕刻中止層上並透過該第二接觸開口接觸於該半導體層，且該源極與該汲極彼此分離。
  25. 如申請專利範圍第24項所述之顯示面板，其中 該閘絕緣層與該蝕刻中止層更延伸至該元件配置區外，且該蝕刻中止層在該元件配置區外接觸於該閘絕緣層。
  26. 如申請專利範圍第24項所述之顯示面板，其中部分該些第二方向部連接於該些第一方向部的一端而其餘該些第二方向部位連接該些第一方向部的另一端，且各該第二方向部連接於兩個第一方向部以構成該蜿蜒圖案。
  27. 如申請專利範圍第24項所述之顯示面板，其中該第一接觸開口的該至少一第一連接部與該第二接觸開口的該至少一第二連接部分別位於該閘極的該些第一方向部的相對兩側。
  28. 如申請專利範圍第24項所述之顯示面板，其中該至少一第一連接部的數量為多個，而該第一接觸開口更包括多個第一輔助連接部，各該第一輔助連接部連接於其中兩個第一指狀部，且該些第一輔助連接部與該些第一連接部分別位於該些第一指狀部的兩端。
  29. 如申請專利範圍第28項所述之顯示面板，其中該源極具有多個源極指狀圖案，且各該源極指狀圖案透過其中一個第一輔助連接部及該第一輔助連接部所連接的該兩第一指狀部接觸於該半導體層。
  30. 如申請專利範圍第28項所述之顯示面板，其中該至少一第二連接部的數量為多個，而該第二接觸開口更包括多個第二輔助連接部，各該第二輔助連接部連接於其中兩個第二指狀部，且該些第二連接部與該些第二輔助連接部分別位於該些第二指狀部的兩端。
  31. 如申請專利範圍第30項所述之顯示面板，其中該汲極具有多個汲極指狀圖案，且各該汲極指狀圖案透過其中一個第二輔助連接部及該第二輔助連接部所連接的該兩第二指狀部接觸於該半導體層。
  32. 如申請專利範圍第24項所述之顯示面板，其中各該畫素更包括多個電容電極圖案，連接於該閘極，各該電容電極圖案配置於兩相鄰第一方向部之間，且該些電容電極圖案與該源極彼此重疊而定義出一第一電容結構。
  33. 如申請專利範圍第32項所述之顯示面板，其中該半導體層具有多個指狀開口，各該指狀開口對應於該第一接觸開口的其中一個第一指狀部並小於該第一指狀部，且該源極部分地位於該些指狀開口中並部分地接觸於該半導體層。
  34. 如申請專利範圍第32項所述之顯示面板，其中各該畫素更包括一電容下電極以及一電容上電極，位於該元件配置區旁並分別連接於該閘極與該源極，該電容下電極與該電容上電極彼此重疊而定義出一第二電容結構，且該第一電容結構的電容值小於該第二電容結構的電容值。
  35. 如申請專利範圍第34項所述之顯示面板，其中該蝕刻終止層具有至少一電容開口，暴露出該第一電容結構與該第二電容結構至少一者的面積。
  36. 如申請專利範圍第24項所述之顯示面板，更包括一驅動電路結構，位於該周邊區中用以驅動該些畫素，且該驅動電路結構包括一周邊主動元件，且該周邊主動元 件包括：一周邊閘極，包括多個第一周邊方向部以及多個第二周邊方向部，該些第一周邊方向部與該些第二周邊方向部交替連接而在該基板上構成另一蜿蜒圖案，且該閘絕緣層更覆蓋該周邊閘極，其中該些第一周邊方向部彼此平行，該些第二周邊方向部彼此平行，且該些第一周邊方向部的延伸方向相交於該些第二周邊方向部的延伸方向；一周邊半導體層，配置於該閘絕緣層上，且該周邊半導體層位於該周邊閘極上方，且該周邊半導體層的面積實質上定義出一周邊元件配置區，且該蝕刻中止層延伸至該周邊區且更具有暴露出該周邊半導體層且彼此互不連通的一第一周邊接觸開口以及一第二周邊接觸開口，該第一周邊接觸開口具有平行於該些第一周邊方向部的多個第一周邊指狀部以及連接於該些第一周邊指狀部且平行於該些第二周邊方向部的至少一第一周邊連接部，該第二周邊接觸開口具有平行於該些第一周邊方向部的多個第二周邊指狀部以及連接於該些第二周邊指狀部且平行於該些第二周邊方向部的至少一第二周邊連接部，其中各個第一周邊指狀部與其中一個第二周邊指狀部分別位於其中一個第一周邊方向部的兩側；一周邊源極，配置於該蝕刻中止層上並透過該第一周邊接觸開口接觸於該周邊半導體層；以及一周邊汲極，配置於該蝕刻中止層上並透過該第二周邊接觸開口接觸於該周邊半導體層，且該周邊源極與該周 邊汲極彼此分離。
  37. 如申請專利範圍第36項所述之顯示面板，其中該蝕刻中止層在該周邊元件配置區以及該元件配置區外接觸於該閘絕緣層。
  38. 如申請專利範圍第36項所述之顯示面板，其中部分該些第二周邊方向部連接於該些第一周邊方向部的一端而其餘該些第二周邊方向部位連接該些第一周邊方向部的另一端，且各該第二方向部連接於兩個第一方向部以構成該周邊蜿蜒圖案。
  39. 如申請專利範圍第36項所述之顯示面板，其中該第一周邊接觸開口的該至少一第一周邊連接部與該第二周邊接觸開口的該至少一第二周邊連接部分別位於該周邊閘極的該些第一周邊方向部的相對兩側。
  40. 如申請專利範圍第36項所述之顯示面板，其中該至少一第一周邊連接部的數量為多個，而該第一周邊接觸開口更包括多個第一周邊輔助連接部，各該第一周邊輔助連接部連接於其中兩個第一周邊指狀部，且該些第一周邊輔助連接部與該些第一周邊連接部分別位於該些第一周邊指狀部的兩端。
  41. 如申請專利範圍第40項所述之顯示面板，其中該周邊源極具有多個周邊源極指狀圖案，且各該周邊源極指狀圖案透過其中一個第一周邊輔助連接部及其所連接的該些第一周邊指狀部接觸於該周邊半導體層。
  42. 如申請專利範圍第40項所述之顯示面板，其中 該至少一第二周邊連接部的數量為多個，而該第二周邊接觸開口更包括多個第二周邊輔助連接部，各該第二周邊輔助連接部連接於其中兩個第二周邊指狀部，且該些第二輔助周邊連接部與該些第二周邊連接部分別位於該些第二周邊指狀部的兩端。
  43. 如申請專利範圍第42項所述之顯示面板，其中該周邊汲極具有多個周邊汲極指狀圖案，且各該周邊汲極指狀圖案透過其中一個第二周邊輔助連接部及其所連接的該些第二周邊指狀部接觸於該周邊半導體層。
  44. 如申請專利範圍第36項所述之顯示面板，其中該驅動電路結構更包括多個電容電極圖案，連接於該周邊閘極，其中各該電容電極圖案配置於兩相鄰第一周邊方向部之間，且該些電容電極圖案與該周邊源極彼此重疊而定義出一第一電容結構。
  45. 如申請專利範圍第44項所述之顯示面板，其中該周邊半導體層具有多個指狀開口，各該指狀開口對應於該第一周邊接觸開口的其中一個第一周邊指狀部並小於該第一周邊指狀部，且該周邊源極部分地位於該些指狀開口中並部分地接觸於該周邊半導體層。
  46. 如申請專利範圍第44項所述之顯示面板，更包括一電容下電極以及一電容上電極，位於該元件配置區旁並分別連接於該周邊閘極與該周邊源極，其中該電容下電極與該電容上電極彼此重疊而定義出一第二電容結構，且該第一電容結構的電容值小於該第二電容結構的電容值。
  47. 如申請專利範圍第46項所述之顯示面板，其中該蝕刻終止層具有至少一電容開口，暴露出該第一電容結構與該第二電容結構至少一者的面積。
TW101130468A 2012-06-08 2012-08-22 主動元件、驅動電路結構以及顯示面板 TWI459567B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101130468A TWI459567B (zh) 2012-06-08 2012-08-22 主動元件、驅動電路結構以及顯示面板
CN201210324557.1A CN102856391B (zh) 2012-06-08 2012-09-04 主动元件、驱动电路结构以及显示面板
US13/645,461 US8698150B2 (en) 2012-06-08 2012-10-04 Active device, driving circuit structure, and display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101120694 2012-06-08
TW101130468A TWI459567B (zh) 2012-06-08 2012-08-22 主動元件、驅動電路結構以及顯示面板

Publications (2)

Publication Number Publication Date
TW201351660A TW201351660A (zh) 2013-12-16
TWI459567B true TWI459567B (zh) 2014-11-01

Family

ID=47402792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130468A TWI459567B (zh) 2012-06-08 2012-08-22 主動元件、驅動電路結構以及顯示面板

Country Status (3)

Country Link
US (1) US8698150B2 (zh)
CN (1) CN102856391B (zh)
TW (1) TWI459567B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101936036B1 (ko) * 2013-02-08 2019-01-09 삼성전자 주식회사 커패시터 구조물
TWI532191B (zh) * 2013-12-31 2016-05-01 友達光電股份有限公司 薄膜電晶體結構
TWI526762B (zh) * 2014-02-10 2016-03-21 友達光電股份有限公司 顯示面板及其主動元件
CN104916651B (zh) * 2015-07-07 2018-06-15 京东方科技集团股份有限公司 阵列基板和显示装置
CN105118865B (zh) * 2015-09-22 2018-06-29 京东方科技集团股份有限公司 薄膜晶体管、像素结构、显示基板、显示面板及显示装置
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN111312805B (zh) * 2019-11-01 2021-07-06 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构、goa电路及显示装置
US11626369B2 (en) * 2020-10-14 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system and method of forming same
US11444073B2 (en) 2020-10-27 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Power distribution network

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016925A1 (en) * 2002-07-23 2004-01-29 Advanced Display Inc. Display device and method for repairing line disconnection thereof
TW200623311A (en) * 2004-12-24 2006-07-01 Richtek Technology Corp Power metal oxide semiconductor transistor layout with lower output resistance and high current limit
WO2011132376A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 薄膜トランジスタ基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949139A (en) * 1988-09-09 1990-08-14 Atmel Corporation Transistor construction for low noise output driver
AU7091400A (en) * 1999-08-31 2001-03-26 E-Ink Corporation Transistor for an electronically driven display
TW595005B (en) 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
JP2006196802A (ja) 2005-01-17 2006-07-27 Sony Corp 半導体装置および半導体装置の製造方法
US8963152B2 (en) 2008-02-19 2015-02-24 Sharp Kabushiki Kaisha TFT, shift register, scanning signal line drive circuit, switch circuit, and display device
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法
CN101661203B (zh) * 2009-09-11 2011-03-16 友达光电股份有限公司 主动元件阵列母基板以及显示面板的制作方法
CN101969060B (zh) * 2010-08-18 2012-08-08 友达光电股份有限公司 主动元件阵列基板、显示面板与修补方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016925A1 (en) * 2002-07-23 2004-01-29 Advanced Display Inc. Display device and method for repairing line disconnection thereof
TW200623311A (en) * 2004-12-24 2006-07-01 Richtek Technology Corp Power metal oxide semiconductor transistor layout with lower output resistance and high current limit
WO2011132376A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 薄膜トランジスタ基板

Also Published As

Publication number Publication date
US8698150B2 (en) 2014-04-15
TW201351660A (zh) 2013-12-16
US20130328069A1 (en) 2013-12-12
CN102856391A (zh) 2013-01-02
CN102856391B (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
TWI459567B (zh) 主動元件、驅動電路結構以及顯示面板
JP4336341B2 (ja) 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法
US9449998B2 (en) Manufacturing method of pixel structure with data line, scan line and gate electrode formed on the same layer
JP4570278B2 (ja) アクティブマトリクス基板
US8089068B2 (en) Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same
US6911669B2 (en) Thin film transistor array panel
TWI669558B (zh) 畫素結構及畫素結構製造方法
KR20180094476A (ko) 디스플레이 장치
US11385732B2 (en) Array substrate, manufacturing method thereof, touch display panel and touch display device
KR101619158B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
TWI575577B (zh) 畫素結構及畫素結構的製造方法
US9425270B2 (en) Array substrate structure and contact structure
CN105824160B (zh) 显示面板
KR101970783B1 (ko) 반도체 장치
WO2018014385A1 (zh) 薄膜晶体管及其制作方法
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
US10381379B2 (en) Array substrate and manufacturing method thereof, and display device
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100846393B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
JP2004271824A (ja) 表示装置およびその製造方法
US10396213B2 (en) Active device array substrate and manufacturing method thereof
JP4789915B2 (ja) アクティブマトリクス基板及びその製造方法
JP4134253B2 (ja) アクティブマトリクス基板及びその製造方法ならびに表示装置
CN109148483B (zh) 阵列基板的制作方法及阵列基板
CN108847414B (zh) 显示面板及显示装置