CN109148483B - 阵列基板的制作方法及阵列基板 - Google Patents

阵列基板的制作方法及阵列基板 Download PDF

Info

Publication number
CN109148483B
CN109148483B CN201810963274.9A CN201810963274A CN109148483B CN 109148483 B CN109148483 B CN 109148483B CN 201810963274 A CN201810963274 A CN 201810963274A CN 109148483 B CN109148483 B CN 109148483B
Authority
CN
China
Prior art keywords
layer
gate
insulating layer
gate insulating
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810963274.9A
Other languages
English (en)
Other versions
CN109148483A (zh
Inventor
陈彩琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810963274.9A priority Critical patent/CN109148483B/zh
Priority to US16/311,689 priority patent/US20200066766A1/en
Priority to PCT/CN2018/104621 priority patent/WO2020037724A1/zh
Publication of CN109148483A publication Critical patent/CN109148483A/zh
Application granted granted Critical
Publication of CN109148483B publication Critical patent/CN109148483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种阵列基板的制作方法及阵列基板，包括：提供一基板，所述基板包括经图案化的半导体层；在所述半导体层上依次形成第一栅绝缘层、所述第一栅极层、所述第二栅绝缘层和所述电容金属层；采用一道光罩工艺将所述第一栅极层、第二栅绝缘层和所述电容金属层图案化以形成第一栅极、图案化的第二栅绝缘层和电容金属；其中，所述图案化的第二栅绝缘层的边缘位置与所述第一栅极的边缘位置贴合。本发明通过改变第一栅绝缘层的结构，将第一栅极和电容金属在同一道光罩工艺中制备，在不响应阵列基板性能的前提下，提高了阵列基板的制作效率。

Description

阵列基板的制作方法及阵列基板
技术领域
本发明涉及显示领域，具体涉及一种阵列基板的制作方法及阵列基板。
背景技术
有机发光二极管(OrganicLight-EmittingDiode，OLED)显示面板因具有因为具备轻薄、节能、宽视角、色域广、对比度高等特性而备受人们的青睐，有机发光二极管显示面板分为被动式有机发光二极管显示面板(PMOLED)和主动式有机发光二极管显示面板(AMOLED)。
现有的OLED显示面板通常采用薄膜晶体管驱动有机发光二极管中发光层的电流，通过调整薄膜晶体管的流经有机发光二极管的电流可以将显示光的发光亮度设置为最合适的亮度。
通常的，阵列基板包括由栅极金属和设置于所述第一栅极上方的电容金属，所述第一栅极和所述电容金属共同组成阵列基板的电容；所述电容用于存储所在阵列基板的开启电位和补偿电位。
阵列基板包括层叠设置的多晶硅层、第一缓冲层、第一栅极、电容金属、第二缓冲层和电容金属；现有阵列基板的制备方法包括：在第一缓冲层表面沉积第一栅极层，并将所述第一栅极层图案化以形成第一栅极；在所述第二缓冲层表面沉积电容金属层，并将所述电容金属层图案化以形成电容金属；其中所述第一栅极层图案化和所述电容金属图案化的工艺均包括：沉积、显影、蚀刻和剥离四个步骤，这样的步骤过于繁琐，导致阵列基板的制备周期过长。因此，目前亟需一种阵列基板的制作方法及阵列基板以解决上述问题。
发明内容
本发明提供了一种阵列基板的制作方法及阵列基板，以解决现有阵列基板中，由于第一栅极和电容金属单独进行光罩工艺导致阵列基板制备周期过长的问题。
本发明提出了一种阵列基板的制作方法，包括以下步骤：
步骤S10、提供一基板，所述基板包括经图案化的半导体层；
步骤S20、在所述半导体层上依次形成第一栅绝缘层、第一栅极层、第二栅绝缘层和电容金属层；
步骤S30、采用一道光罩工艺将所述第一栅极层、第二栅绝缘层和所述电容金属层图案化以形成第一栅极、图案化的第二栅绝缘层和电容金属；
其中，所述图案化的第二栅绝缘层的边缘位置与所述第一栅极的边缘位置贴合。
根据本发明一优选实施例，所述步骤S20具体包括：
所述第一栅绝缘层、所述第一栅极层、所述第二栅绝缘层和所述电容金属层依次层叠设置。
根据本发明一优选实施例，所述步骤S30具体包括：
步骤S301、在所述第二栅绝缘层的上方涂布光阻层，采用预定光罩对所述光阻层进行曝光、显影；
步骤S302、对所述第一栅极层、所述第二栅绝缘层和所述电容金属层进行第一次蚀刻；
步骤S303、剥离所述光阻层，以形成所述第一栅极、所述图案化的第二栅绝缘层和所述电容金属。
根据本发明一优选实施例，所述步骤S302还包括：
采用灰化工艺处理所述光阻层，进而对所述电容金属层进行第二次蚀刻，以在所述电容金属内形成圆孔。
根据本发明一优选实施例，还包括：
步骤S40、在所述第一栅绝缘层的上方形成平坦化层，并在所述平坦化层和所述第二栅绝缘层内形成与所述第一栅极连接的过孔，所述过孔通过所述圆孔，且所述过孔与所述电容金属相离；
步骤S50、在所述平坦化层的上方形成信号金属，所述信号金属通过所述过孔与所述第一栅极电连接。
根据本发明一优选实施例，所述预定光罩为半色调光罩。
根据本发明的另一个方面，提供了一种阵列基板，包括：
半导体层，
设置于所述半导体层上的第一栅绝缘层；
设置于所述第一栅绝缘层上的第一栅极；
设置于所述第一栅极上的第二栅绝缘层；
设置于所述第二栅绝缘层上的电容金属；
其中，所述第二栅绝缘层的边缘位置与所述第一栅极的边缘位置贴合。
根据本发明一优选实施例，所述第一栅极的图形的尺寸与所述电容金属的图形的尺寸大小相同。
根据本发明一优选实施例，所述第一栅极的图形的尺寸大于所述电容金属的图形的尺寸；
所述电容金属内设置有圆孔。
根据本发明一优选实施例，还包括：
设置于所述第一栅绝缘层上方的平坦化层，所述平坦化层和所述第一栅绝缘层中设置有与所述第一栅极连接的过孔，所述过孔通过所述圆孔，且所述过孔与所述电容金属相离；
设置于所述平坦化层上的信号金属，所述信号金属通过所述过孔与所述第一栅极电连接。
本发明的优点是，提供了一种阵列基板的制作方法及阵列基板，通过改变第一栅绝缘层的结构，将第一栅极和电容金属在同一道光罩工艺中制备，在不响应阵列基板性能的前提下，提高了阵列基板的制作效率。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中阵列基板的结构示意图；
图2为本发明一实施例中阵列基板的制作方法的流程示意图；
图3a-3c为本发明一实施例中阵列基板的制作方法的结构示意图；
图4为本发明另一实施例中步骤S302中阵列基板的结构示意图；
图5为本发明另一实施例中步骤S40中阵列基板的结构示意图；
图6为本发明另一实施例中步骤S50中阵列基板的结构示意图；
图7为本发明中又一实施例中阵列基板的结构试图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明提供了一种阵列基板的制作方法及阵列基板，以解决现有阵列基板中，由于第一栅极和电容金属单独进行光罩工艺导致阵列基板制备周期过长的问题，本实施例能够改善该缺陷。
图2为本发明一实施例中阵列基板的制作方法的流程示意图；图3a-3c为本发明一实施例中阵列基板的制作方法的结构示意图。
下面结合附图和具体实施例对本发明做进一步的说明：
如图2所示，本发明提供了一种阵列基板制作方法，包括以下步骤：
如图3a所示，步骤S10、提供一基板，所述基板包括经图案化的半导体层。
具体的所述基板23包括衬底基板231和设置在所述衬底基板231表面的半导体层232；可以理解的是，所述衬底基板231可以包括依次设置的衬底、隔离层、遮光层、缓冲层。
进一步的，所述半导体层232为多晶硅层；通常的，所述多晶硅层包括中间的沟道区和两端与源漏极对应的掺杂区。
如图3b所示，在所述半导体层232上依次形成第一栅绝缘层24、所述第一栅极层21a、所述第二栅绝缘层25和所述电容金属层22a。
进一步的，所述步骤S20中：所述第一栅绝缘层24、所述第一栅极层21a、所述第二栅绝缘层25和所述电容金属层22a依次层叠设置。
需要说明的，包含有电容金属22的阵列基板通常应用与有机发光二极管显示面板中，用于与第一栅极形成存储电容以保证阵列基板获得稳定的点位信号。
其中，第一栅绝缘层24和第二栅绝缘层25的制备材料可以为氧化硅和氮化硅中的至少一者，以确保第一栅极21和电容金属之间的相互绝缘。
如图3c所示，步骤S30、采用一道光罩工艺将所述第一栅极层21a、第二栅绝缘层25和所述电容金属层22a图案化以形成第一栅极21、图案化的第二栅绝缘层25和电容金属22；
其中，所述图案化的第二栅绝缘层25的边缘位置与所述第一栅极的边缘位置贴合，第二栅绝缘层25的结构设置可以满足第一栅极21、电容金属22和第二栅绝缘层25在同一道光罩的要求。
具体的，所述步骤S30包括：
步骤S301、在所述第二栅绝缘层25的上方涂布光阻层，采用预定光罩对所述光阻层进行曝光、显影。
具体的，所述预定光罩根据实际需要可以选择半色调光罩和普通光罩中的其中一者。
所示，步骤S302、对所述第一栅极层21a、所述第二栅绝缘层25和所述电容金属层22a进行第一次蚀刻；
步骤S303、剥离所述光阻层，以形成所述第一栅极21、所述图案化的第二栅绝缘层25和所述电容金属22。
在上述实施例中，是针对阵列基板中第一栅极21和电容金属25同等设置的结构进行设计的，即不需要在电容金属22上开孔或者进行其他电路连接的结构。
在本发明另一实施例中，所述阵列基板的制作方法同样适用于在电容金属上设置过孔从而进行其他电路连接的阵列基板结构。
具体的，如图4所示，所述步骤S302还包括：
采用灰化工艺处理所述光阻层，进而对所述电容金属层进行第二次蚀刻，以在所述电容金属22内形成圆孔22b，需要解释的是，所述圆孔22b是在电容金属22内形成的圆孔22b，并非直接将电容金属25分割为单独的两部分。
进一步的，如图5所示，在另一实施例中，阵列基板的制作方法还包括：
步骤S40、在所述第一栅绝缘层的上方形成平坦化层26，并在所述平坦化层26和所述第二栅绝缘层25内形成与所述第一栅极连接的过孔27，所述过孔27通过所述圆孔22a，且所述过孔27与所述电容金属22相离；
如图6所示，步骤S50、在所述平坦化层26的上方形成信号金属27，所述信号金属28通过所述过孔27与所述第一栅极25电连接。
进一步的，所述信号金属28与阵列基板中源漏极金属同层设置，因此不需要额外的制程进行信号金属28的制作，可以在制作源漏极的同时制作信号金属28。
其中，将第一栅极21和信号金属28通过过孔27进行电连接，可以将第一栅极21的信号传递给阵列基板的其他器件。
可以理解的是，所述阵列基板的制作方法还包括：源漏极金属的制作工艺及其它现有结构的工艺，因为现有的相关工艺在相关书籍上均有说明，这里不再赘述。
根据本发明的另一个发面，如图7所示，还提出了一种阵列基板，包括：
半导体层232，
设置于所述半导体层232上的第一栅绝缘层24；
设置于所述第一栅绝缘层24上的第一栅极21；
设置于所述第一栅极21上的第二栅绝缘层25；
设置于所述第二栅绝缘层25上的电容金属22；
其中，所述第二栅绝缘层25的边缘位置与所述第一栅极21的边缘位置贴合。
进一步的，所述第一栅极21的图形与所述电容金属22的图形大小相同。
优选的，所述第一栅极21的图形大于所述电容金属22的图形；
所述电容金属22内设置有圆孔。
具体的，所述阵列基板还包括：
设置于所述第一栅绝缘层24上方的平坦化层26，所述平坦化层26和所述第一栅绝缘层24中设置有与所述第一栅极21连接的过孔，所述过孔通过所述圆孔，且所述过孔与所述电容金属相离22；所述过孔的位置即为图中填充信号金属28的位置。
设置于所述平坦化层26上的信号金属28，所述信号金属28通过所述过孔与所述第一栅极21电连接。
可以理解的是，所述阵列基板还包括常见的源漏极金属等其它器件。
本发明的优点是，提供了一种阵列基板的制作方法及阵列基板，通过改变第一栅绝缘层的结构，将第一栅极和电容金属在同一道光罩工艺中制备，在不响应阵列基板性能的前提下，提高了阵列基板的制作效率。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (8)

1.一种阵列基板制作方法，其特征在于，包括以下步骤：
步骤S10、提供一基板，所述基板包括经图案化的半导体层；
步骤S20、在所述半导体层上依次形成第一栅绝缘层、第一栅极层、第二栅绝缘层和电容金属层；
步骤S30、采用一道光罩工艺将所述第一栅极层、第二栅绝缘层和所述电容金属层图案化以形成第一栅极、图案化的第二栅绝缘层和电容金属；
步骤S40、在所述第一栅绝缘层的上方形成平坦化层，并在所述平坦化层和所述第二栅绝缘层内形成与所述第一栅极连接的过孔，其中，所述电容金属内设置有圆孔，所述过孔通过所述圆孔，所述过孔与所述电容金属相离；
步骤S50、在所述平坦化层的上方形成信号金属，所述信号金属通过所述过孔与所述第一栅极电连接；
其中，所述图案化的第二栅绝缘层的边缘位置与所述第一栅极的边缘位置贴合，所述第一栅极和所述电容金属共同组成所述阵列基板的电容；该电容用于存储所在阵列基板的开启电位和补偿电位；
所述阵列基板还包括源极和漏极，所述源极和所述漏极分别位于所述半导体层两侧，且与所述半导体层两端的掺杂区电连接。
2.根据权利要求1所述的阵列基板制作方法，其特征在于，所述步骤S20具体包括：
所述第一栅绝缘层、所述第一栅极层、所述第二栅绝缘层和所述电容金属层依次层叠设置。
3.根据权利要求1所述的阵列基板制作方法，其特征在于，所述步骤S30具体包括：
步骤S301、在所述第二栅绝缘层的上方涂布光阻层，采用预定光罩对所述光阻层进行曝光、显影；
步骤S302、对所述第一栅极层、所述第二栅绝缘层和所述电容金属层进行第一次蚀刻；
步骤S303、剥离所述光阻层，以形成所述第一栅极、所述图案化的第二栅绝缘层和所述电容金属。
4.根据权利要求3所述的阵列基板制作方法，其特征在于，所述步骤S302还包括：
采用灰化工艺处理所述光阻层，进而对所述电容金属层进行第二次蚀刻，以在所述电容金属内形成圆孔。
5.根据权利要求4所述的阵列基板制作方法，其特征在于，所述预定光罩为半色调光罩。
6.一种阵列基板，其特征在于，包括：
半导体层，
设置于所述半导体层上的第一栅绝缘层；
设置于所述第一栅绝缘层上的第一栅极；
设置于所述栅极上的第二栅绝缘层；
设置于所述第二栅绝缘层上的电容金属；
设置于所述第一栅绝缘层上方的平坦化层，所述平坦化层和所述第一栅绝缘层中设置有与所述第一栅极连接的过孔，其中，所述电容金属内设置有圆孔，所述过孔通过所述圆孔，所述过孔与所述电容金属相离；
设置于所述平坦化层上的信号金属，所述信号金属通过所述过孔与所述第一栅极电连接；
其中，所述第二栅绝缘层的边缘位置与所述第一栅极的边缘位置贴合；
所述阵列基板还包括源极和漏极，所述源极和所述漏极分别位于所述半导体层两侧，且与所述半导体层两端的掺杂区电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一栅极的图形的尺寸与所述电容金属的图形尺寸大小相同。
8.根据权利要求6所述的阵列基板，其特征在于，所述第一栅极的图形的尺寸大于所述电容金属的图形的尺寸。
CN201810963274.9A 2018-08-22 2018-08-22 阵列基板的制作方法及阵列基板 Active CN109148483B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810963274.9A CN109148483B (zh) 2018-08-22 2018-08-22 阵列基板的制作方法及阵列基板
US16/311,689 US20200066766A1 (en) 2018-08-22 2018-09-07 Array substrate and manufacturing method thereof
PCT/CN2018/104621 WO2020037724A1 (zh) 2018-08-22 2018-09-07 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810963274.9A CN109148483B (zh) 2018-08-22 2018-08-22 阵列基板的制作方法及阵列基板

Publications (2)

Publication Number Publication Date
CN109148483A CN109148483A (zh) 2019-01-04
CN109148483B true CN109148483B (zh) 2021-07-23

Family

ID=64791141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810963274.9A Active CN109148483B (zh) 2018-08-22 2018-08-22 阵列基板的制作方法及阵列基板

Country Status (2)

Country Link
CN (1) CN109148483B (zh)
WO (1) WO2020037724A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120572A (en) * 1990-10-30 1992-06-09 Microelectronics And Computer Technology Corporation Method of fabricating electrical components in high density substrates
US20020155626A1 (en) * 2001-04-19 2002-10-24 Hynix Semiconductor Inc. Method for fabricating ferroelectric capacitor of semiconductor device
CN106847787A (zh) * 2015-12-04 2017-06-13 力晶科技股份有限公司 金属-绝缘层-金属电容的结构及其制造方法
CN107068613A (zh) * 2016-12-30 2017-08-18 深圳市华星光电技术有限公司 Oled显示装置的阵列基板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641536B1 (ko) * 2004-12-15 2006-11-01 동부일렉트로닉스 주식회사 높은 정전용량을 갖는 금속-절연체-금속 커패시터의 제조방법
CN100446222C (zh) * 2007-03-28 2008-12-24 友达光电股份有限公司 薄膜晶体管基板的制造方法
KR101710179B1 (ko) * 2010-06-03 2017-02-27 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
CN105448823A (zh) * 2015-12-28 2016-03-30 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120572A (en) * 1990-10-30 1992-06-09 Microelectronics And Computer Technology Corporation Method of fabricating electrical components in high density substrates
US20020155626A1 (en) * 2001-04-19 2002-10-24 Hynix Semiconductor Inc. Method for fabricating ferroelectric capacitor of semiconductor device
CN106847787A (zh) * 2015-12-04 2017-06-13 力晶科技股份有限公司 金属-绝缘层-金属电容的结构及其制造方法
CN107068613A (zh) * 2016-12-30 2017-08-18 深圳市华星光电技术有限公司 Oled显示装置的阵列基板及其制作方法

Also Published As

Publication number Publication date
CN109148483A (zh) 2019-01-04
WO2020037724A1 (zh) 2020-02-27

Similar Documents

Publication Publication Date Title
CN109671726B (zh) 阵列基板及其制造方法、显示面板、显示装置
KR101987218B1 (ko) 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
EP3089212A1 (en) Array substrate, manufacturing method therefor, and display device
CN107221501B (zh) 垂直型薄膜晶体管及其制备方法
WO2016165241A1 (zh) 阵列基板及其制备方法、显示装置
KR102067968B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법
WO2019205333A1 (zh) 阵列基板及其制作方法
US9450103B2 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
WO2018209761A1 (zh) 阵列基板及其制造方法、液晶显示面板
US20170186879A1 (en) Thin Film Transistor, Array Substrate and Manufacturing Processes of Them
CN109659312B (zh) 一种阵列基板及其制备方法
KR100582724B1 (ko) 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
US10217851B2 (en) Array substrate and method of manufacturing the same, and display device
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
WO2018090496A1 (zh) 一种阵列基板及其制备方法、液晶显示面板
KR20140013166A (ko) 유기발광소자표시장치 및 그 제조방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
CN109037243B (zh) 用于显示装置的基板及其制作方法、显示装置
CN107910351B (zh) Tft基板的制作方法
CN108400139B (zh) 阵列基板及其制作方法以及显示装置
CN111415963A (zh) 显示面板及其制备方法
WO2015024332A1 (zh) 显示装置、阵列基板、像素结构及其制造方法
CN109148483B (zh) 阵列基板的制作方法及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant