JP2005092122A - 薄膜トランジスタ基板及びその製造方法 - Google Patents

薄膜トランジスタ基板及びその製造方法 Download PDF

Info

Publication number
JP2005092122A
JP2005092122A JP2003328808A JP2003328808A JP2005092122A JP 2005092122 A JP2005092122 A JP 2005092122A JP 2003328808 A JP2003328808 A JP 2003328808A JP 2003328808 A JP2003328808 A JP 2003328808A JP 2005092122 A JP2005092122 A JP 2005092122A
Authority
JP
Japan
Prior art keywords
metal layer
thin film
film transistor
transistor substrate
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003328808A
Other languages
English (en)
Inventor
Kenichi Hayashi
健一 林
Hirofumi Shimamoto
浩文 嶋本
Tadahiro Matsuzaki
忠弘 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003328808A priority Critical patent/JP2005092122A/ja
Priority to CNB2004100593855A priority patent/CN100477273C/zh
Priority to US10/873,149 priority patent/US7554162B2/en
Publication of JP2005092122A publication Critical patent/JP2005092122A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 投射時の発熱を抑え、発熱による基板の歪みによって生じる画像不良を低減することができる薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】 画素電極９５と接続する上部電極１２は、少なくとも画素電極９５と接続する領域では、最上層を高融点金属層１２ｂ、上から２番目の層をＡｌを主成分とするＡｌ金属層１２ａとする。その他の領域では、高融点金属層１２ｂを形成せず、最上層を反射率の高いＡｌを主成分とするＡｌ金属層１２ａとする。
【選択図】 図１

Description

本発明は、多数の薄膜トランジスタが形成された薄膜トランジスタ基板に関し、特に、アクティブマトリクス型液晶表示装置等に用いられる薄膜トランジスタ基板及びその製造方法に関する。
薄膜トランジスタを用いた液晶表示装置では、画素の開口率を大きくするために、電極や配線の微細化が進んでいる。そのため、電極材料には電気抵抗の低いＡｌを主成分とする金属を用いることが主流になっている。
しかしながら、Ａｌを主成分とする金属からなる電極にＩＴＯ（Indium Tin Oxide）等からなる画素電極を接続しようとする場合、コンタクト不良が発生するという問題があった。この理由は、自然酸化により、又はＩＴＯスパッタ時におけるチャンバ内の酸化雰囲気により、Ａｌを主成分とする金属からなる電極の表面に絶縁性の酸化膜が形成されるからである。
Ａｌを主成分とする金属からなる電極とＩＴＯ等からなる画素電極とのコンタクト特性を良好にするために、例えば特許文献１に記載されている薄膜トランジスタでは、Ａｌを主成分とする金属の上部にＴｉ、Ｗ、Ｍｏ、Ｔａ、Ｃｒ等の高融点金属を積層する構造を採用している。これらの高融点金属は、表面が酸化しても導電性を示すため、ＩＴＯに対して良好なコンタクト特性を得ることができる。また、特許文献２に記載されている薄膜トランジスタでは、Ａｌを主成分とする金属の上部にＴｉとＴｉＮを積層させることにより、ＩＴＯに対する良好なコンタクト特性を得ている。
図１９は、従来の薄膜トランジスタ基板を示す断面図である。以下、この図面に基づき説明する。
ガラス等からなる透明絶縁性基板８１上に、ＳｉＯ２膜等からなる下地絶縁膜８２が全面に形成されている。下地絶縁膜８２上には、多結晶シリコンからなるドレイン領域８３、チャネル領域８４及びソース領域８５によって構成される薄膜トランジスタ９６の活性層が島状に形成されている。ここで、ドレイン領域８３及びソース領域８５は、リン等の不純物が添加され、低抵抗化されている。活性層の上部には、ＳｉＯ２膜等からなるゲート絶縁膜８６が形成されている。チャネル領域８４の上部には、ゲート絶縁膜８６を挟んで金属、金属シリサイド又は不純物の添加されたポリシリコン等からなるゲート電極８７が形成されている。
ゲート電極８７の上部には、ＳｉＯ２膜等からなる第１層間絶縁膜８８が全面を覆うように形成されている。第１層間絶縁膜８８上には、Ａｌを主成分とする金属等からなるドレイン電極８９及びソース電極９０が形成されている。ドレイン電極８９及びソース電極９０は、第１層間絶縁膜８８及びゲート絶縁膜８６に開口されたコンタクトホール９７を介して、ドレイン領域８３及びソース領域８５とそれぞれ接続している。
ドレイン電極８９及びソース電極９０上には、ＳｉＯ２膜又は窒化シリコン膜等からなる第２層間絶縁膜９１が全面を覆うように形成されている。第２層間絶縁膜９１上には、上部電極９２が薄膜トランジスタ９６の活性層を覆うように形成されており、上部から光が薄膜トランジスタ９６の活性層に入射するのを防いでいる。ここで、上部電極９２は積層構造をなしており、最上層がＩＴＯとのコンタクト特性が良好であるＴｉ、Ｗ、Ｍｏ、Ｔａ、Ｃｒ等の高融点金属層９２ｂ、上から２番目の層がＡｌを主成分とするＡｌ金属層９２ａから形成されている。また、上部電極９２は、第２層間絶縁膜９１に開口されたコンタクトホール９８を介して、ソース電極９０と接続している。
上部電極９２上には、ＳｉＯ２膜又は窒化シリコン膜等からなる第３層間絶縁膜９３及びアクリル樹脂等からなる平坦化膜９４が全面を覆うように形成されている。平坦化膜９４上には、ＩＴＯ等からなる画素電極９５が形成されている。画素電極９５は、平坦化膜９４及び第３層間絶縁膜９３に開口されたコンタクトホール９９を介して、上部電極９２の高融点金属層９２ｂと接続している。
特開平１０−６５１７４号公報（図１等） 特開平９−３０７１１３号公報（図１等）
図２０は、従来の薄膜トランジスタ基板を用いた液晶表示装置を示す断面図である。以下、この図面に基づき説明する。ただし、図１９と同じ部分は同じ符号を付すことにより説明を省略する。
多数の薄膜トランジスタ９６が形成された薄膜トランジスタ基板８０は、ＩＴＯ等からなる対向電極１０１が形成された対向基板１０２と所定の間隙を介して接合され、その間隙に液晶１０３が充填されることにより、液晶表示装置１００を構成する。高強度の光源を使用する液晶プロジェクタ等に液晶表示装置１００を使用した場合、投射時には発熱によって薄膜トランジスタ基板８０が歪み、画素電極９５と対向電極１０１との間隔が変わると共にその分布（ばらつき）が大きくなることにより、投射画像にむらが生じるという問題点があった。
液晶プロジェクタ等に用いられる液晶表示装置１００においては、一般に、対向基板１０２の側から投射光Ｐが入射される。入射した光の一部は薄膜トランジスタ基板８０に形成された上部電極９２に到達する。上部電極９２の最上層は、ＩＴＯとの良好なコンタクト特性を得るためにＴｉ、Ｗ、Ｍｏ、Ｔａ、Ｃｒ等の高融点金属層９２ｂやＴｉＮが形成されている。これらの材料の反射率は高くても７０％程度であり、９０％程度の反射率を示すＡｌ系合金に比べると小さい。そのため、上部電極９２に到達した光の一部を高融点金属層９２ｂが吸収することにより、発熱量が大きくなってしまう。
本発明は、上記の問題点を解決するためになされたものであって、その目的は、光投射時の発熱を抑えることにより、発熱による基板の歪みに起因する画像不良を低減することができる、薄膜トランジスタ基板及びその製造方法を提供することにある。
請求項１記載の薄膜トランジスタ基板は、透明絶縁性基板上に設けられた薄膜トランジスタと、この薄膜トランジスタの上方に設けられた透明画素電極と、この透明画素電極と前記薄膜トランジスタとの間に設けられ当該透明画素電極と当該薄膜トランジスタとを電気的に接続する上部電極とを備え、プロジェクタ用透過型液晶表示装置に用いられ、前記透明画素電極側から投射光が当てられるものである。前記上部電極は、第一の金属層と、この第一の金属層上に設けられ前記透明画素電極に接する第二の金属層とを有する。この第二の金属層は、前記第一の金属層に比べて、前記透明画素電極に対する接触抵抗が低く、高抵抗率かつ低反射率である。本発明の特徴は、前記第一の金属層上に前記第二の金属層の無い領域が設けられた、という点にある。なお、「透明絶縁性基板上」とあることから、上方向は透明絶縁性基板表面の法線方向である。また、ここでいう「上部電極」とは、透明画素電極と薄膜トランジスタとを電気的に接続するものをいい、ソース電極等も含まれるものとする。
薄膜トランジスタは、ゲートに入力された信号に応じてオン・オフし、上部電極を介して透明画素電極へ電圧を印加する。この上部電極としては、電気抵抗による遅延等の問題を防ぐため、及び透明画素電極側から当てられる投射光を反射して温度上昇を防ぐため、低抵抗率かつ低反射率の第一の金属層を用いる。ただし、透明画素電極に接する部分には、接触抵抗の低い第二の金属層を用いる。
従来技術では第一の金属層の全面に第二の金属層が設けられているのに対し、本発明では第一の金属層の一部にのみ第二の金属層が設けられている。つまり、従来技術では、上部電極において投射光が当たる側全面に低反射率の第二の金属層を設けていたので、第二の金属層が投射光を吸収して発熱することにより、基板の歪み等が生じていた。これに対し、本発明では、上部電極において投射光が当たる側に、透明画素電極と接する部分を除き、高反射率の第一の金属層を設けたことにより、反射される投射光が増えるので発熱が抑えられる。
請求項２記載の薄膜トランジスタ基板は、請求項１記載の薄膜トランジスタ基板において、前記薄膜トランジスタと前記第一の金属層との間に第一の透明絶縁膜が設けられ、前記第二の金属層と前記透明画素電極との間に第二の透明絶縁膜が設けられ、前記第一の透明絶縁膜に第一のコンタクトホールが設けられ、この第一のコンタクトホールを介して前記薄膜トランジスタと前記第一の金属層とが電気的に接続され、前記第二の透明絶縁膜に第二のコンタクトホールが設けられ、この第二のコンタクトホールを介して前記第二の金属層と前記透明画素電極とが電気的に接続された、というものである。
このように、必要に応じ、第一及び第二の透明絶縁膜を設けてもよい。このとき、コンタクトホールを介して電気的な導通を得るようにしてもよい。
請求項３記載の薄膜トランジスタ基板は、請求項１又は２記載の薄膜トランジスタ基板において、前記第一の金属層上に前記第二の金属層が無い領域において当該第一の金属層から前記透明絶縁性基板までの距離をｈ１、前記第一の金属層上に前記第二の金属層が有る領域において当該第一の金属層から前記透明絶縁性基板までの距離をｈ２とすると、ｈ１＞ｈ２である、というものである。
このような段差構造上に第一及び第二の金属層を連続して成膜すると、第二の金属層上に形成するフォトレジスト膜にも膜厚差が生じる。この膜厚差を利用してフォトレジスト膜をエッチングすることにより、距離ｈ１の第一の金属層上において第二の金属層上のフォトレジスト膜を除去することができる。
請求項４記載の薄膜トランジスタ基板は、請求項３記載の薄膜トランジスタ基板において、前記距離ｈ１及び前記距離ｈ２が
ｈ１−ｈ２ ＞ ３００［ｎｍ］である、というものである。
ｈ１−ｈ２
＞ ３００［ｎｍ］とすれば、フォトレジスト膜の膜厚差も十分となる。
請求項５記載の薄膜トランジスタ基板は、請求項１又は２記載の薄膜トランジスタ基板において、前記第一の金属層上において、前記第二の金属層の無い領域は当該第一の金属層の周端から内側へ距離ｄまでに設けられ、前記第二の金属層の有る領域は前記距離ｄから内側に設けられた、というものである。
第一及び第二の金属層を連続して成膜し、第二の金属層上にフォトレジスト膜を形成し、フォトレジスト膜に等方性エッチングをすると、第二の金属層の周端から内側へ距離ｄまでのフォトレジスト膜を除去することができる。
請求項６記載の薄膜トランジスタ基板は、請求項５記載の薄膜トランジスタ基板において、前記距離ｄは、０．３［μｍ］
≦ ｄ ≦ １．０［μｍ］である、というものである。
０．３［μｍ］
＞ ｄでは、第一の金属層上において第二の金属層の無い領域が不十分となる。１．０［μｍ］ ＜ ｄでは、等方性エッチングで形成することが困難になる。
請求項７記載の薄膜トランジスタ基板は、請求項１乃至６のいずれかに記載の薄膜トランジスタ基板において、前記第一の金属層は前記投射光が前記薄膜トランジスタに当たることを防ぐ位置にも設けられた、というものである。
このように、第一の金属層を遮光膜として用いてもよい。
請求項８記載の薄膜トランジスタ基板は、請求項１乃至７のいずれかに記載の薄膜トランジスタ基板において、前記第一の金属層はＡｌ又はＡｌを主成分とする合金からなり、前記第二の金属層は高融点金属からなる、というものである。
これらの組み合わせは、「第二の金属層は、第一の金属層に比べて、透明画素電極に対する接触抵抗が低く、高抵抗率かつ低反射率である」という条件を容易に満たす。
請求項９記載の薄膜トランジスタ基板は、透明絶縁性基板上に設けられた薄膜トランジスタと、この薄膜トランジスタの上方に設けられた透明画素電極と、この透明画素電極と前記薄膜トランジスタとの間に設けられ当該透明画素電極と当該薄膜トランジスタとを電気的に接続する上部電極とを備え、プロジェクタ用透過型液晶表示装置に用いられ、前記透明画素電極側から投射光が当てられるものである。前記上部電極は、第一の金属層と、この第一の金属層上に設けられ前記透明画素電極に接する第二の金属層とを有する。この第二の金属層は、前記第一の金属層に比べて、前記透明画素電極に対する接触抵抗が低く、かつ高抵抗率である。本発明の特徴は、前記透明画素電極が接する部分以外の前記第二の金属層上に、当該第二の金属層に比べて高反射率の第三の金属層が設けられた、という点にある。
薄膜トランジスタは、ゲートに入力された信号に応じてオン・オフし、上部電極を介して透明画素電極へ電圧を印加する。この上部電極としては、電気抵抗による遅延等の問題を防ぐため低抵抗率の第一の金属層を用い、この第一の金属層上に透明画素電極との接触抵抗の低い第二の金属層を設ける。また、透明画素電極が接する部分以外の第二の金属層上には、透明画素電極側から当てられる投射光を反射して温度上昇を防ぐため、高反射率の第三の金属層が設けられる。
従来技術では、上部電極において投射光が当たる側全面に低反射率の第二の金属層を設けていたので、第二の金属層が投射光を吸収して発熱することにより、基板の歪み等が生じていた。これに対し、本発明では、上部電極において投射光が当たる側に、透明画素電極と接する部分を除き、高反射率の第三の金属層を設けたことにより、反射される投射光が増えるので発熱が抑えられる。
請求項１０記載の薄膜トランジスタ基板は、請求項９記載の薄膜トランジスタ基板において、前記第二の金属層と前記第三の金属層との間に第一の透明絶縁膜が設けられ、前記第三の金属層と前記透明画素電極との間に第二の透明絶縁膜が設けられ、前記第一及び第二の透明絶縁膜にコンタクトホールが設けられ、このコンタクトホールを介して前記第二の金属層と前記透明画素電極とが電気的に接続された、というものである。
このように、必要に応じ、第一及び第二の透明絶縁膜を設けてもよい。このとき、コンタクトホールを介して電気的な導通を得るようにしてもよい。
請求項１１記載の薄膜トランジスタ基板は、請求項９又は１０記載の薄膜トランジスタ基板において、前記第三の金属層は前記投射光が前記薄膜トランジスタに当たることを防ぐ位置にも設けられた、というものである。
このように、第三の金属層を遮光膜として用いてもよい。
請求項１２記載の薄膜トランジスタ基板は、請求項９乃至１１のいずれかに記載の薄膜トランジスタ基板において、前記第一及び第三の金属層はＡｌ又はＡｌを主成分とする合金からなり、前記第二の金属層は高融点金属からなる、というものである。
これらの組み合わせは、「第二の金属層は、第一の金属層に比べて透明画素電極に対する接触抵抗が低くかつ高抵抗率であり、第三の金属層に比べて低反射率である」という条件を容易に満たす。
請求項１３記載の薄膜トランジスタ基板は、請求項８又は１２記載の薄膜トランジスタ基板において、前記高融点金属は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ及びＣｒの中から選ばれた一つの金属又は二つ以上からなる合金である、というものである。
高融点金属の具体的な例示である。
請求項１４記載の薄膜トランジスタ基板の製造方法は、請求項１又は２記載の薄膜トランジスタ基板を製造する方法であって、前記第一の金属層及び前記第二の金属層をこの順に形成して積層する工程と、前記第二の金属層上に形成したフォトレジスト膜をマスクとして当該第二の金属層をエッチングすることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける工程と、を備えたことを特徴とする。
従来技術では、第一及び第二の金属層をこの順に成膜して積層し、第二の金属層上に形成したフォトレジスト膜をマスクとして第一及び第二の金属層の両方をエッチングしていたので、第一の金属層上には必ず第二の金属層が設けられた。これに対し、本発明では、第一及び第二の金属層をこの順に成膜して積層し、第二の金属層上に形成したフォトレジスト膜をマスクとして第二の金属層のみをエッチングする。これにより、フォトレジスト膜に覆われていない部分の第二の金属層が除去されるので、第一の金属層上に第二の金属層の無い領域を設けることができる。
請求項１５記載の薄膜トランジスタ基板の製造方法は、請求項３又は４記載の薄膜トランジスタ基板を製造する方法であって、前記距離ｈ１及び前記距離ｈ２を含む凹凸面に前記第一の金属層及び前記第二の金属層をこの順に形成して積層する工程と、前記第二の金属層上にフォトレジスト液を塗布し、このフォトレジスト液が固化して水平な表面を有するフォトレジスト膜となった後に、当該フォトレジスト膜をマスクとして前記第一及び第二の金属層を連続してエッチングすることにより、前記第一及び第二の金属層を所定形状にパターニングする工程と、前記フォトレジスト膜を所定深さまでエッチングすることにより、当該フォトレジスト膜を前記第二の金属層上に部分的に残す工程と、前記第二の金属層上に残った前記フォトレジスト膜をマスクとして当該第二の金属層をエッチングすることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける工程と、を備えたことを特徴とする。
フォトレジスト膜を一回形成するだけで、第一及び第二の金属層の両方をエッチングするときのマスクとしてだけでなく、第二の金属層のみをエッチングするときのマスクとしても用いることができるので、製造工程が簡略化される。
請求項１６記載の薄膜トランジスタ基板の製造方法は、請求項１５記載の薄膜トランジスタ基板の製造方法において、酸素、又は、酸素とフッ素化合物との混合ガスを用いたドライエッチング法によって、前記フォトレジスト膜を前記所定深さまでエッチングする、というものである。
有機物のフォトレジスト膜は酸素によって灰化されるので、容易にフォトレジスト膜のみがエッチングされる。
請求項１７記載の薄膜トランジスタ基板の製造方法は、請求項５又は６記載の薄膜トランジスタ基板を製造する方法であって、前記第一の金属層及び前記第二の金属層をこの順に形成して積層する工程と、前記第二の金属層上に形成したフォトレジスト膜をマスクとして前記第一及び第二の金属層を連続してエッチングすることにより、前記第一及び第二の金属層を所定形状にパターニングする工程と、前記フォトレジスト膜に等方性エッチングを施すことにより、前記第二の金属層の周端から内側へ一定距離までに有る当該フォトレジスト膜を除去する工程と、前記第二の金属層上に残った前記フォトレジスト膜をマスクとして当該第二の金属層をエッチングすることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける工程と、を備えたことを特徴とする。
フォトレジスト膜を一回形成するだけで、第一及び第二の金属層の両方をエッチングするときのマスクとしてだけでなく、第二の金属層のみをエッチングするときのマスクとしても用いることができるので、製造工程が簡略化される。
請求項１８記載の薄膜トランジスタ基板の製造方法は、請求項１７記載の薄膜トランジスタ基板の製造方法において、酸素、又は、酸素とフッ素化合物との混合ガスを用いたドライエッチング法によって、前記第二の金属層の周端から内側へ一定距離までに有る前記フォトレジスト膜を除去する、というものである。
有機物のフォトレジスト膜は酸素によって灰化されるので、容易にフォトレジスト膜のみがエッチングされる。
請求項１９記載の薄膜トランジスタ基板の製造方法は、請求項１４乃至１８のいずれかに記載の薄膜トランジスタ基板の製造方法において、前記第一の金属層はＡｌ又はＡｌを主成分とする合金からなり、前記第二の金属層はＴｉ、Ｗ、Ｍｏ及びＴａの中から選ばれた一つの金属又は二以上の合金からなり、フッ素化合物、又は、フッ素化合物と酸素との混合ガスを用いたドライエッチング法によって前記第二の金属層を除去して前記第一の金属層を露出させることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける、というものである。
このような金属の種類と反応ガスとの組み合わせを用いると、第一の金属層のエッチング速度が小さく、第二の金属層のエッチング速度が大きくなるので、第二の金属層を除去して第一の金属層を露出させることが容易である。
請求項２０記載の薄膜トランジスタ基板の製造方法は、請求項１４乃至１８のいずれかに記載の薄膜トランジスタ基板の製造方法において、前記第一の金属層はＡｌ又はＡｌを主成分とする合金からなり、前記第二の金属層はＣｒ、Ｗ、Ｍｏ及びＴａの中から選ばれた一つの金属又は二以上の合金からなり、塩素と酸素の混合ガスを用いたドライエッチング法によって前記第二の金属層を除去して前記第一の金属層を露出させることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける、というものである。
このような金属の種類と反応ガスとの組み合わせを用いると、第一の金属層のエッチング速度が小さく、第二の金属層のエッチング速度が大きくなるので、第二の金属層を除去して第一の金属層を露出させることが容易である。
また、本発明の特徴及び作用は、次のように言い換えることができる。
［本発明の特徴］本発明の薄膜トランジスタは、透明絶縁性基板上に形成されたドレイン領域、チャネル領域及びソース領域からなる半導体層と、ゲート絶縁膜、ゲート電極、層間絶縁膜、ドレイン電極及びソース電極と、少なくとも1つの電極を介してソース領域に電気的に接続している画素電極とを有する。そして、この画素電極と接続している電極は、複数層からなる。つまり、少なくとも画素電極と接続している領域では、最上層が高融点金属であり、上から２番目の層がＡｌを主成分とする金属である。その残りの画素電極と接続していない領域では、最上層がＡｌを主成分とする金属である。ここで、高融点金属は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｃｒのうちのいずれか１つ、又は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｃｒのうちの２つ以上の組み合わせによる合金とする。
また、本発明の薄膜トランジスタにおいて、画素電極と接続している電極は次の(1)〜(4)の全ての条件を満たすようにしてもよい。(1)複数段を有する領域、すなわち透明絶縁性基板からの高さが複数となる凹凸面上、に形成されている。(2)複数段の中の最上段以外に、画素電極と接続している領域を有している。(3)少なくとも画素電極と接続している領域を有する段から下部の段では、最上層が高融点金属であるとともに、上から２番目の層がＡｌを主成分とする金属である。(4)少なくとも最上段では、最上層がＡｌを主成分とする金属である。ここで、最上段と、画素電極と接続している領域を有する段との段差は、３００ｎｍ以上とすることが望ましい。
また、本発明の薄膜トランジスタにおいて、画素電極と接続している電極は、端部においては最上層がＡｌを主成分とする金属であり、更に内側の領域においては最上層が高融点金属であるとともに上から２番目の層がＡｌを主成分とする金属である、としてもよい。ここで、画素電極と接続している電極の端部における、最上層がＡｌを主成分とする金属である領域の幅は、０．３μｍ以上かつ１．０μｍ以下とすることが望ましい。
また、本発明の薄膜トランジスタの製造方法は、透明絶縁性基板上にドレイン領域、チャネル領域及びソース領域からなる半導体層と、ゲート絶縁膜、ゲート電極、層間絶縁膜、ドレイン電極及びソース電極と、少なくとも1つの電極を介してソース領域に電気的に接続している画素電極とを有する薄膜トランジスタの製造方法において、Ａｌを主成分とする金属膜と高融点金属膜とを順次堆積する工程と、高融点金属膜の上に形成した第１のフォトレジストをマスクとして、高融点金属膜をエッチングしてＡｌを主成分とする金属膜を表出する工程と、第１のフォトレジストを除去した後、残存する高融点金属膜及び表出したＡｌを主成分とする金属膜の上に形成した第２のフォトレジストをマスクとして、Ａｌを主成分とする金属膜をエッチングして画素電極と接続する電極を形成する工程と、第２のフォトレジストを除去した後、全体を覆うように絶縁膜を堆積する工程と、残存する高融点金属膜の上部の絶縁膜に、高融点金属膜に達するコンタクトホールを開口する工程と、高融点金属膜に接続する画素電極を形成する工程とを含むことを特徴とする。
また、本発明の薄膜トランジスタの製造方法は、透明絶縁性基板上にドレイン領域、チャネル領域及びソース領域からなる半導体層と、ゲート絶縁膜、ゲート電極、層間絶縁膜、ドレイン電極及びソース電極と、少なくとも1つの電極を介してソース領域に電気的に接続している画素電極とを有する薄膜トランジスタの製造方法において、Ａｌを主成分とする金属膜と高融点金属膜とを順次堆積する工程と、高融点金属膜の上に形成したフォトレジストをマスクとして高融点金属膜とＡｌを主成分とする金属膜とを連続的にエッチングする工程と、このフォトレジストの膜厚を減少させて少なくとも最上段の高融点金属膜を露出する工程と、残存するフォトレジストをマスクとして高融点金属膜をエッチングして、Ａｌを主成分とする金属膜を表出する工程と、残存するフォトレジストを除去した後、全体を覆うように絶縁膜を堆積する工程と、残存する高融点金属膜の上部の絶縁膜に、高融点金属膜に達するコンタクトホールを開口する工程と、高融点金属膜に接続する画素電極を形成する工程とを含むことを特徴とする。
ここで、高融点金属膜の上に形成したフォトレジストの膜厚を減少させる際には、酸素、又は、酸素とフッ素化合物との混合ガスを用いたドライエッチング法を用いる。
また、本発明の薄膜トランジスタの製造方法は、透明絶縁性基板上にドレイン領域、チャネル領域及びソース領域からなる半導体層と、ゲート絶縁膜、ゲート電極、層間絶縁膜、ドレイン電極及びソース電極と、少なくとも1つの電極を介してソース領域に電気的に接続している画素電極とを有する薄膜トランジスタの製造方法において、Ａｌを主成分とする金属膜と高融点金属膜とを順次堆積する工程と、高融点金属膜の上に形成したフォトレジストをマスクとして高融点金属膜とＡｌを主成分とする金属膜とを連続的にエッチングする工程と、このフォトレジストの幅を減少させて端部の高融点金属膜を露出する工程と、残存するフォトレジストをマスクとして高融点金属膜をエッチングして、Ａｌを主成分とする金属膜を表出する工程と、残存するフォトレジストを除去した後、全体を覆うように絶縁膜を堆積する工程と、残存する高融点金属膜の上部の絶縁膜に、高融点金属膜に達するコンタクトホールを開口する工程と、高融点金属膜に接続する画素電極を形成する工程とを含むことを特徴とする。
ここで、高融点金属膜の上に形成したフォトレジストの幅を減少させる際には、酸素、又は、酸素とフッ素化合物との混合ガスを用いたドライエッチング法を用いる。
なお、本発明の薄膜トランジスタの製造方法では、高融点金属として、Ｔｉ、Ｗ、Ｍｏ、Ｔａのうちのいずれか、又は、Ｔｉ、Ｗ、Ｍｏ、Ｔａのうちの２つ以上の組み合わせによる合金を使用し、高融点金属膜をエッチングして、前記Ａｌを主成分とする金属膜を表出する際には、フッ素化合物又はフッ素化合物と酸素の混合ガスを用いたドライエッチング法を用いる。
又は、高融点金属として、Ｃｒ、Ｗ、Ｍｏ、Ｔａのうちのいずれか、又は、Ｃｒ、Ｗ、Ｍｏ、Ｔａのうちの２つ以上の組み合わせによる合金を使用し、高融点金属膜をエッチングして、Ａｌを主成分とする金属膜を表出する際には、塩素と酸素の混合ガスを用いたドライエッチング法を用いる。
［本発明の作用］画素電極と接続する電極において、そのなかで最上層に反射率の低い高融点金属が形成されているのは画素電極を接続するコンタクトホールの直下を含む一部の領域であり、他の領域では最上層は反射率の高いＡｌを主成分とする金属となっている。そのため、投射時の光吸収量が低減し、発熱量が抑えられるので、発熱による基板の歪みに起因する画像不良を低減することができる。
更に、画素電極と接続する電極を形成する際、フォトレジストをマスクとして高融点金属膜とＡｌを主成分とする金属膜とを連続的にエッチングした後、このフォトレジストの膜厚又は幅を減少させて高融点金属膜の一部を露出し、露出した高融点金属膜をＡｌを主成分とする金属膜に対して選択的にエッチングすることにより、高融点金属を形成するためのフォトリソグラフィ工程を増やすことなく画素電極と接続する電極を形成することができる。
請求項１又は２記載の薄膜トランジスタ基板によれば、第一及び第二の金属層の積層構造を有する上部電極において投射光が当たる側に、透明画素電極と接する部分を除き、第二の金属層を除去して高反射率の第一の金属層を露出させたことにより、上部電極全体の抵抗及び透明画素電極に対する接触抵抗を低く保ちつつ、上部電極において投射光を効率よく反射できるので、上部電極の発熱を抑制できる。したがって、発熱による基板の歪みに起因する画像不良を低減することができる。
請求項３又は４記載の薄膜トランジスタ基板によれば、請求項１又は２記載の薄膜トランジスタ基板の効果に加え、次の効果も奏する。所定の凹凸面上に第一及び第二の金属層が積層されていることにより、第二の金属層上に形成されるフォトレジスト膜にも膜厚差が生じるので、この膜厚差を利用してフォトレジスト膜をエッチングすることにより、一枚のフォトレジスト膜を第一及び第二の金属層の両方をエッチングするマスクとしてだけでなく第二の金属層のみをエッチングするマスクとしても使えるので、製造工程を簡略化できる。
請求項５又は６記載の薄膜トランジスタ基板によれば、請求項１又は２記載の薄膜トランジスタ基板の効果に加え、次の効果も奏する。第二の金属層の無い領域が第一の金属層の周端から内側へ一定距離までに形成されているので、第二の金属層上にフォトレジスト膜を形成し、フォトレジスト膜に等方性エッチングをすることにより、一枚のフォトレジスト膜を第一及び第二の金属層の両方をエッチングするマスクとしてだけでなく第二の金属層のみをエッチングするマスクとしても使えるので、製造工程を簡略化できる。
請求項７記載の薄膜トランジスタ基板によれば、請求項１乃至６のいずれかに記載の薄膜トランジスタ基板の効果に加え、次の効果も奏する。投射光が薄膜トランジスタに当たることを防ぐ位置にも第一の金属層が設けられているので、第一の金属層を遮光膜としても用いることができる。
請求項８記載の薄膜トランジスタ基板によれば、請求項１乃至７のいずれかに記載の薄膜トランジスタ基板の効果に加え、次の効果も奏する。第一の金属層はＡｌ又はＡｌを主成分とする合金からなり、第二の金属層は高融点金属からなることにより、第一及び第二の金属層として要求される特性を容易に実現することができる。
請求項９又は１０記載の薄膜トランジスタ基板によれば、投射光が当たる側において上部電極を覆う高反射率の第三の金属層を設けたことにより、上部電極に当たろうとする投射光を効率よく反射できるので、上部電極の発熱を抑制できる。したがって、発熱による基板の歪みに起因する画像不良を低減することができる。
請求項１１記載の薄膜トランジスタ基板によれば、請求項９又は１０記載の薄膜トランジスタ基板の効果に加え、次の効果も奏する。投射光が薄膜トランジスタに当たることを防ぐ位置にも第三の金属層が設けられているので、第三の金属層を遮光膜としても用いることができる。
請求項１２記載の薄膜トランジスタ基板によれば、請求項９乃至１１のいずれかに記載の薄膜トランジスタ基板の効果に加え、次の効果も奏する。第一及び第三の金属層はＡｌ又はＡｌを主成分とする合金からなり、第二の金属層は高融点金属からなることにより、第一、第二及び第三の金属層として要求される特性を容易に実現することができる。
請求項１３記載の薄膜トランジスタ基板によれば、請求項８又は１２記載の薄膜トランジスタ基板の効果に加え、次の効果も奏する。高融点金属はＴｉ、Ｗ、Ｍｏ、Ｔａ及びＣｒの中から選ばれた一つの金属又は二つ以上からなる合金であることにより、第二の金属層として要求される特性を容易に実現することができる。
請求項１４記載の薄膜トランジスタ基板の製造方法によれば、第一の金属層及び前記第二の金属層をこの順に形成して積層し、第二の金属層上に形成したフォトレジスト膜をマスクとして第二の金属層をエッチングすることにより、第一の金属層上に第二の金属層の無い領域を設けるので、請求項１又は２記載の薄膜トランジスタ基板を確実に製造することができる。
請求項１５記載の薄膜トランジスタ基板の製造方法によれば、フォトレジスト膜を一回形成するだけで、第一及び第二の金属層の両方をエッチングするときのマスクとしてだけでなく、第二の金属層のみをエッチングするときのマスクとしても用いることができるので、請求項３又は４記載の薄膜トランジスタ基板を簡単に製造することができる。
請求項１６記載の薄膜トランジスタ基板の製造方法によれば、請求項１５記載の薄膜トランジスタ基板の製造方法の効果に加え、次の効果も奏する。有機物のフォトレジスト膜を酸素によって灰化することにより、フォトレジスト膜のみを容易にエッチングすることができる。
請求項１７記載の薄膜トランジスタ基板の製造方法によれば、フォトレジスト膜を一回形成するだけで、第一及び第二の金属層の両方をエッチングするときのマスクとしてだけでなく、第二の金属層のみをエッチングするときのマスクとしても用いることができるので、請求項５又は６記載の薄膜トランジスタ基板を簡単に製造することができる。
請求項１８記載の薄膜トランジスタ基板の製造方法によれば、請求項１７記載の薄膜トランジスタ基板の製造方法の効果に加え、次の効果も奏する。有機物のフォトレジスト膜を酸素によって灰化することにより、フォトレジスト膜のみを容易にエッチングすることができる。
請求項１９又は２０記載の薄膜トランジスタ基板の製造方法によれば、請求項１４乃至１８のいずれかに記載の薄膜トランジスタ基板の製造方法の効果に加え、次の効果も奏する。所定の金属の種類と所定の反応ガスとの組み合わせを用いることにより、第一の金属層のエッチング速度を小さく、第二の金属層のエッチング速度を大きくできるので、第二の金属層のみを容易に除去して第一の金属層を露出させることができる。
換言すると、本発明の薄膜トランジスタによれば、投射時の発熱を抑え、発熱による基板の歪みに起因する画像不良を低減することができる。その理由は、次のとおりである。ＩＴＯ等からなる画素電極に接続する電極において、その電極の中で最上層に位置する反射率の低い高融点金属が形成されているのは、画素電極を接続するコンタクトホールの直下を少なくとも含む一部の領域であり、他の領域では高融点金属に比較して反射率の高いＡｌを主成分とする金属が露出している。したがって、画素電極に接続する電極の反射率が高くなることにより、投射時における光吸収量を低減して、発熱を抑えることができるからである。
次に、本発明の実施形態について図面を参照して詳細に説明する。
（第１実施形態）第１実施形態は、請求項１、２、７、８、１３、１４、１９、２０に対応する。
図１は、本発明に係る薄膜トランジスタ基板の第１実施形態を示す断面図である。以下、この図面に基づき説明する。ただし、図１９と同じ部分は同じ符号を付すことにより説明を省略する。
第１実施形態の薄膜トランジスタ基板１０は、透明絶縁性基板８１上に設けられた薄膜トランジスタ９６と、薄膜トランジスタ９６の上方に設けられた画素電極９５と、画素電極９５と薄膜トランジスタ９６との間に設けられ画素電極９５と薄膜トランジスタ９６とを電気的に接続する上部電極１２とを備え、プロジェクタ用透過型液晶表示装置に用いられ、画素電極９５側から投射光が当てられるものである。上部電極１２は、Ａｌを主成分とするＡｌ金属層１２ａと、Ａｌ金属層１２ａ上に設けられ画素電極９５に接する高融点金属層１２ｂとを有する。高融点金属層１２ｂは、Ａｌ金属層１２ａに比べて、画素電極９５に対する接触抵抗が低く、高抵抗率かつ低反射率である。薄膜トランジスタ基板１０の特徴は、Ａｌ金属層１２ａ上に高融点金属層１２ｂの無い領域が設けられたことである。
また、薄膜トランジスタ９６とＡｌ金属層１２ａとの間に第２層間絶縁膜９１が設けられ、高融点金属層１２ｂと画素電極９５との間に第３層間絶縁膜９３が設けられ、第２層間絶縁膜９１にコンタクトホール９８が設けられ、コンタクトホール９８を介して薄膜トランジスタ９６とＡｌ金属層１２ａとが電気的に接続され、第３層間絶縁膜９３にコンタクトホール９９が設けられ、コンタクトホール９９を介して高融点金属層１２ｂと画素電極９５とが電気的に接続されている。そして、上部電極１２は、投射光が薄膜トランジスタ９６に当たることを防ぐ位置にも設けられているので、遮光膜としても機能する。
薄膜トランジスタ９６は、ゲート電極８７に入力された信号に応じてオン・オフし、上部電極１２を介して画素電極９５へ電圧を印加する。上部電極１２としては、電気抵抗による遅延等の問題を防ぐため、及び画素電極９５側から当てられる投射光を反射して温度上昇を防ぐため、低抵抗率かつ低反射率のＡｌ金属層１２ａを用いる。ただし、画素電極９５に接する部分には、接触抵抗の低い高融点金属層１２ｂを用いる。
図１９に示す従来技術では、Ａｌ金属層９２ａの全面に高融点金属層９２ｂが設けられているのに対し、本実施形態ではＡｌ金属層１２ａの一部にのみ高融点金属層１２ｂが設けられている。つまり、従来技術では、上部電極９２において投射光が当たる側全面に低反射率の高融点金属層９２ｂを設けていたので、高融点金属層９２ｂが投射光を吸収して発熱することにより、基板の歪み等が生じていた。これに対し、本実施形態では、上部電極１２において投射光が当たる側に、画素電極９５と接する部分を除き、高反射率のＡｌ金属層１２ａを設けたことにより、反射される投射光が増えるので発熱が抑えられる。
更に詳しく説明する。図１に示す第１実施形態は、図１９に示す従来技術と比較すると、上部電極１２の構造が異なっている。つまり、平坦化膜９４及び第３層間絶縁膜９３に開口されたコンタクトホール９９の直下において、上部電極１２は、最上層が高融点金属層１２ｂであり、上から２番目の層がＡｌ金属層１２ａである。そして、コンタクトホール９９の直下を除く領域において、上部電極１２は最上層がＡｌ金属層１２ａである。このように、上部電極１２において、最上層に反射率の低い高融点金属層１２ｂが形成されているのは、画素電極９５を接続するコンタクトホール９９の直下を含む一部の領域であり、他の領域では高融点金属層１２ｂに比較して反射率の高いＡｌ金属層１２ａが露出している。
一方、図１９に示す従来技術の上部電極９２では、最上層の高融点金属層９２ｂと上から２番目のＡｌ金属層９２ａとが同一の形状にパターン形成され、Ａｌ金属層９２ａの上面は全て反射率の低い高融点金属層９２ｂによって覆われている。
そのため、第１実施形態の薄膜トランジスタ基板１０においては、従来の薄膜トランジスタ基板と比較して上部電極１２の反射率が高くなることにより、投射時における光吸収量が低減するので、発熱が抑制される。
図２乃至図４は、第１実施形態の薄膜トランジスタ基板の製造方法を示す断面図である。以下、図１乃至図４に基づき、第１実施形態の薄膜トランジスタ基板の製造方法について説明する。
まず、図２に示すように、ガラス基板等からなる透明絶縁性基板８１上に、プラズマＣＶＤ法又は減圧ＣＶＤ法等により、ＳｉＯ２膜等からなる下地絶縁膜８２を３００ｎｍ程度の膜厚に堆積する。下地絶縁膜８２は、透明絶縁性基板８１から拡散する金属等による汚染を防止する。次に、プラズマＣＶＤ法又は減圧ＣＶＤ法等により、非晶質シリコン膜を１０〜１００ｎｍの膜厚に堆積する。次に、この非晶質シリコン膜に例えばエキシマレーザを照射することにより、非晶質シリコンを結晶化させて、多結晶シリコン膜を形成する。その後、多結晶シリコン膜を島状にパターニングして、後の工程でドレイン領域８３、チャネル領域８４及びソース領域８５となる薄膜トランジスタ９６の活性層を得る。
次に、薄膜トランジスタ９６の活性層上に、プラズマＣＶＤ法又は減圧ＣＶＤ法等により、ＳｉＯ２膜等からなるゲート絶縁膜８６を５０〜１５０ｎｍの膜厚に堆積する。次に、ゲート絶縁膜８６上に、ゲート電極８７を形成する。ゲート電極８７には、スパッタリング法により堆積した金属若しくは金属シリサイド、減圧ＣＶＤ法等により堆積し不純物がドープされた多結晶シリコン、又は、不純物がドープされた多結晶シリコンと金属との積層膜等が用いられる。次に、薄膜トランジスタ９６の活性層に、ゲート電極８７をマスクとして、イオン注入法又はイオンドーピング法等により、リンやボロン等の不純物イオンを注入する。その後、レーザアニール又は炉アニール等の方法により、注入した不純物イオンを活性化し、ドレイン領域８３及びソース領域８５を形成する。ゲート電極８７にマスクされることにより、不純物イオンが注入されなかったゲート電極８７直下の領域は、チャネル領域８４となる。
次に、プラズマＣＶＤ法等により、ＳｉＯ２膜等からなる第１層間絶縁膜８８を４００ｎｍ程度の膜厚に堆積する。その後、ドレイン領域８３及びソース領域８５の上方に位置する第１層間絶縁膜８８及びゲート絶縁膜８６の一部領域を、多結晶シリコン膜からなるドレイン領域８３及びソース領域８５に対して選択的にエッチングして、コンタクトホール９７を開口する。次に、スパッタリング法により、Ａｌを主成分とする金属等を３００〜５００ｎｍの膜厚に堆積し、所定の形状に加工して、ドレイン電極８９及びソース電極９０を形成する。
次に、図３に示すように、プラズマＣＶＤ法等により、ＳｉＯ２膜又は窒化シリコン膜等からなる第２層間絶縁膜９１を４００ｎｍ程度の膜厚に堆積する。その後、ソース電極９０の上方に位置する第２層間絶縁膜９１の一部領域を、Ａｌを主成分とする金属からなるソース電極９０に対して選択的にエッチングして、コンタクトホール９８を開口する。
次に、スパッタリング法により、Ａｌ金属層１２ａを３００〜５００ｎｍの膜厚に堆積し、続いて連続的に高融点金属層１２ｂを５０〜２００ｎｍの膜厚に堆積する。その後、フォトリソグラフィ工程により、高融点金属層１２ｂをＡｌ金属層１２ａに対して選択的にエッチングして所定の形状に形成し、高融点金属層１２ｂをエッチングした領域にはＡｌ金属層１２ａを露出させる。
このとき、高融点金属層１２ｂとしては、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｃｒのうちのいずれか、又は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｃｒのうちの２つ以上の組み合わせによる合金を用いる。この中で、Ｔｉ、Ｗ、Ｍｏ、Ｔａのうちのいずれか、又は、Ｔｉ、Ｗ、Ｍｏ、Ｔａのうちの２つ以上の組み合わせによる合金を用いる場合には、高融点金属層１２ｂのエッチングは、ドライエッチング法によって、ＳＦ６、ＣＦ４、ＳＦ６＋Ｏ２、ＣＦ４＋Ｏ２のようにフッ素化合物又はフッ素化合物と酸素との混合ガスを用いて行うことができる。Ｔｉ、Ｗ、Ｍｏ、Ｔａは前述したフッ素系のガスでエッチング可能であるが、Ａｌはフッ素系のガスではエッチングされない。よって、フッ素系のガスを用いることにより、下地となるＡｌ金属層１２ａに対して十分なエッチング選択比を得ることができる。
また、高融点金属層１２ｂとしてＣｒを用いる場合、高融点金属層１２ｂのエッチングは、ドライエッチング法によって、塩素と酸素の混合ガスを用いて行うことができる。Ｃｒは塩素と酸素の混合ガスでエッチング可能である。一方、Ａｌは、塩素ガスではエッチングされるが、塩素と酸素の混合ガスでは表面に酸化物が形成されるためエッチングされなくなる。よって、塩素と酸素の混合ガスを用いることにより、下地となるＡｌ金属層１２ａに対して十分なエッチング選択比を得ることができる。なお、高融点金属層１２ｂとしてＷ、Ｍｏ、Ｔａのうちのいずれか、又は、Ｃｒ、Ｗ、Ｍｏ、Ｔａのうちの２つ以上の組み合わせによる合金を用いる場合にも、高融点金属層１２ｂのエッチングに塩素と酸素の混合ガスを用いることができる。
次に、図４に示すように、フォトリソグラフィ工程により、Ａｌ金属層１２ａを所定の形状に加工して、上部電極１２を完成させる。
次に、図１に示すように、プラズマＣＶＤ法等により、ＳｉＯ２膜又は窒化シリコン膜等からなる第３層間絶縁膜９３を４００ｎｍ程度の膜厚に堆積する。続いて、スピン塗布法により、アクリル樹脂等からなる平坦化膜９４を平均して１〜３μｍの厚さになるように塗布する。その後、高融点金属層１２ｂの上方に位置する平坦化膜９４及び第３層間絶縁膜９３の一部を、高融点金属層１２ｂに対して選択的にエッチングして、コンタクトホール９９を開口する。次に、スパッタリング法により、ＩＴＯ等の透明導電性薄膜を５０〜２００ｎｍの膜厚に堆積し、所定の形状に加工して、画素電極９５を形成する。
以上、第１実施形態では、図１に示す構造の薄膜トランジスタ基板１０について説明したが、本発明はこれに限定されるものではない。例えば、図５に示す薄膜トランジスタ基板２０のように、投射光の一部が透明絶縁性基板８１の裏面で反射して薄膜トランジスタ９６の活性層に入射するのを防ぐために、透明絶縁性基板８１上に遮光膜２１が形成されていてもよい。また、同じく図５に示すように、上部電極１２の下部に容量下部電極２２及び誘電体膜２３を形成すること等により、蓄積容量が形成されていてもよい。
また、第１実施形態では、画素電極９５が上部電極１２とソース電極９０を介してソース領域８５に接続している薄膜トランジスタ９６について説明したが、上部電極１２が無く、画素電極８５がソース電極９０のみを介してソース領域８５に接続している薄膜トランジスタであってもよい。この場合、同時に形成されるドレイン電極８９とソース電極９０とを、第１実施形態における上部電極１２と同様の製造方法で形成することによって、すなわちドレイン電極８９及びソース電極９０を実質的に上部電極１２として形成することによって、同様の効果を得ることができる。
本発明の第１実施形態では、多結晶シリコン膜を活性層に用いたコプラナ型薄膜トランジスタについて説明したが、非晶質シリコン膜を活性層に用いても、また、逆スタガ型薄膜トランジスタであっても、同様の効果を得ることができる。
（第２実施形態）第２実施形態は、請求項３、４、７、８、１３、１５、１６、１９、２０に対応する。
図６は、本発明に係る薄膜トランジスタの第２実施形態を示す断面図である。以下、この図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
第２実施形態の薄膜トランジスタ基板３０は、Ａｌ金属層１２ａ上に高融点金属層１２ｂの無い領域においてＡｌ金属層１２ａから透明絶縁性基板８１までの距離をｈ１、Ａｌ金属層１２ａ上に高融点金属層１２ｂの有る領域においてＡｌ金属層１２ａから透明絶縁性基板８１までの距離をｈ２とすると、ｈ１＞ｈ２である、というものである。
このような段差構造上にＡｌ金属層１２ａ及び高融点金属層１２ｂを連続して成膜すると、高融点金属層１２ｂ上に形成するフォトレジスト膜にも膜厚差が生じる。後に詳述するように、この膜厚差を利用してフォトレジスト膜をエッチングすることにより、距離ｈ１のＡｌ金属層１２ａ上において高融点金属層１２ｂ上のフォトレジスト膜を除去することができる。また、ｈ１−ｈ２
＞ ３００［ｎｍ］とすれば、フォトレジスト膜の膜厚差も十分となる。
更に詳しく説明する。第２実施形態では、第１実施形態の特徴に加えて次のような特徴を有する。上部電極１２は、最上段すなわち透明絶縁性基板８１からの距離が最も離れている段においては、最上層がＡｌ金属層１２ａであり、平坦化膜９４及び第３層間絶縁膜９３に開口されたコンタクトホール９９から下の段においては、最上層が高融点金属層１２ｂであり、上から２番目の層がＡｌ金属層１２ａであることを特徴としている。
次に製造方法について、第１実施形態と違う点を中心に説明する。図７乃至図１０は、第２実施形態の薄膜トランジスタの製造方法の一例を示す断面図である。第１実施形態との違いは、特に上部電極１２の形成方法である。
図７に示すように、第１実施形態の薄膜トランジスタ基板の製造方法と同様の製造方法により、Ａｌ金属層１２ａと高融点金属層１２ｂを連続的に堆積する工程まで進める。ただし、画素電極と上部電極とを接続するためのコンタクトホールを形成する部分の下方には、ゲート電極８７、ドレイン電極８９及びソース電極９０を形成しないようにする。必要な段差を得るためである。
次に、図８に示すように、フォトレジストの塗布、露光及び現像を行い、Ａｌ金属層１２ａの加工形状に対応するパターンのフォトレジスト膜３１ａを形成する。そして、このフォトレジスト膜３１ａをマスクとして高融点金属層１２ｂ及びＡｌ金属層１２ａをエッチングして、高融点金属層１２ｂとＡｌ金属層１２ａとを同一のパターンに加工する。
このとき、Ａｌ金属層１２ａと高融点金属層１２ｂとの積層膜には、下部パターンの有無による段が生じる。そして、高融点金属層１２ｂ上に形成されているフォトレジスト膜３１ａには、段の高さに対応した膜厚の違いが生じる。特に、ゲート電極８７、ドレイン電極８９及びソース電極９０が無い領域では、段が低くなる。そのため、その上方に形成されるフォトレジスト膜３１ａの膜厚は、これらの電極が存在する領域の上方に形成されるフォトレジスト膜３１ａの膜厚と比較して厚くなる。
次に、酸素、又は、酸素にＣＦ４等のフッ素化合物を酸素流量の１０％以下添加したガスのプラズマを用いた反応性イオンエッチング法等のドライエッチング法により、フォトレジスト膜３１ａに対して異方性の強いエッチングを行い、フォトレジスト膜３１ａの膜厚を減少させていく。そして、図９に示すように、フォトレジスト膜３１ａの膜厚が最も薄い最上段部の領域ではフォトレジスト膜３１ａが消失して高融点金属層１２ｂの表面が露出し、画素電極と上部電極１２とを接続するためのコンタクトホールを形成する部分にはフォトレジスト膜３１ｂが残存している状態にする。
次に、このフォトレジスト膜３１ｂをマスクとして、露出した高融点金属層１２ｂを、Ａｌ金属層１２ａに対して選択的にエッチングして、Ａｌ金属層１２ａを露出させる。そして、図１０に示すように、フォトレジスト膜３１ｂを除去して、上部電極１２を完成させる。なお、このときの高融点金属層１２ｂのエッチングは、第１実施形態と同様の方法を用いて行うことができる。
その後、第１実施形態と同様の製造方法により、図６の薄膜トランジスタ基板３０を完成させる。
このように、第２実施形態においても、上部電極１２の一部領域においてＡｌ金属層１２ａが露出するため、図１９に示す従来の薄膜トランジスタ基板に比較して上部電極１２の反射率が高くなるので、投射時における光吸収量を低減して、発熱を抑制することができる。
また、第２実施形態では、段差によって生じるフォトレジスト膜３１ａの膜厚の違いを利用して、１回のフォトリソグラフィ工程で上部電極１２を形成するため、高融点金属層１２ｂを形成するためのフォトマスクが不要になる。よって、高融点金属層１２ｂの形成とＡｌ金属層１２ａの形成とにそれぞれ１回ずつのフォトリソグラフィ工程を行う第１実施形態に比べて、製造工程を簡略化することができる。
上記の第２実施形態では、画素電極９５と上部電極１２とを接続するためのコンタクトホール９９を形成する部分の下方にゲート電極８７、ドレイン電極８９及びソース電極９０を形成しないようにして段差を形成していたが、段差を形成する手段はこの方法に限るものではない。上部電極１２上に形成したフォトレジスト膜３１ａにおいて、最上段部の膜厚に比べて、画素電極９５を接続するためのコンタクトホール９９を形成する部分の膜厚が十分に厚くなるようにするため、これらの部分の段差を３００ｎｍ以上、望ましくは５００ｎｍ以上にできれば他の方法でもよい。
例えば、図１１に示す薄膜トランジスタ基板４０のように、第１層間絶縁膜８８及びゲート絶縁膜８６にコンタクトホール９７を形成する工程において、同時に画素電極９５と上部電極１２とを接続するためのコンタクトホール９９を形成する部分の下方の第１層間絶縁膜８８及びゲート絶縁膜８６をエッチングして段差を形成してもよい。この形成方法であれば、画素電極９５がソース電極９０を介してソース領域８５に接続している薄膜トランジスタ、すなわちソース電極９０が上部電極１２としての役割も兼ねる薄膜トランジスタにも適用することができる。
また、図１２に示す薄膜トランジスタ基板５０のように、第２層間絶縁膜９１にコンタクトホール９８を形成する工程において、同時にゲート電極８７の上方等の第２層間絶縁膜９１をエッチングして段差を形成してもよい。このように、段差の形成は、画素電極９５と上部電極１２とを接続するためのコンタクトホール９９を形成する部分の下方にある絶縁膜を、コンタクトホール形成時に同時にエッチングすることによっても可能である。
（第３実施形態）第３実施形態は、請求項５〜７、８、１３、１７〜２０に対応する。
図１３は、本発明に係る薄膜トランジスタの第３実施形態を示す断面図である。以下、この図面に基づき説明する。ただし、図１と同一部分は同一符号を付すことにより説明を省略する。
第３実施形態の薄膜トランジスタ基板６０は、Ａｌ金属層１２ａ上において、高融点金属層１２ｂの無い領域はＡｌ金属層１２ａの周端から内側へ距離ｄまでに設けられ、高融点金属層１２ｂの有る領域は距離ｄから内側に設けられたものである。後に詳述するように、Ａｌ金属層１２ａ及び高融点金属層１２ｂを連続して成膜し、高融点金属層１２ｂ上にフォトレジスト膜を形成し、フォトレジスト膜に等方性エッチングをすると、高融点金属層１２ｂの周端から内側へ距離ｄまでのフォトレジスト膜を除去することができる。
また、距離ｄは、０．３［μｍ］
≦ ｄ ≦ １．０［μｍ］とすることが好ましい。０．３［μｍ］ ＞ ｄでは、Ａｌ金属層１２ａ上において高融点金属層１２ｂの無い領域が不十分となる。１．０［μｍ］
＜ ｄでは、等方性エッチングで形成することが困難になる。
更に詳しく説明する。第３実施形態の薄膜トランジスタ基板６０では、第１実施形態の特徴に加えて、上部電極１２は、その端部の近傍においては最上層がＡｌ金属層１２ａであり、その内側の領域においては最上層が高融点金属層１２ｂであり、かつ上から２番目の層がＡｌ金属層１２ａであることを特徴としている。
次に製造方法について説明する。第２実施形態とほとんど同じであるが、上部電極１２の形成方法が異なる。図１４乃至図１６は、第３実施形態の製造方法の中で、上部電極１２の形成方法を示す断面図である。まず、図１４に示すように、第２実施形態と同様にして、フォトレジスト膜６１ａをマスクとして高融点金属層１２ｂとＡｌ金属層１２ａとを同一のパターンに加工する。
次に、図１５に示すように、酸素、又は、酸素にＣＦ４等のフッ素化合物を酸素流量の１０％以下添加したガスのプラズマを用いたプラズマエッチング法等のドライエッチング法により、フォトレジスト膜６１ａに対して等方性の強いエッチングを行い、上部電極１２の端部から０．３〜１．０μｍまでの範囲では高融点金属層１２ｂの表面が露出し、更に内側の領域ではフォトレジスト膜６１ｂが残存している状態にする。その後、第２実施形態と同様にして、露出した高融点金属層１２ｂをエッチングして、Ａｌ金属層１２ａを露出させ、図１６に示すような上部電極１２を完成させる。
このように、第３実施形態の製造方法では、最終的な高融点金属層１２ｂを形成するためのフォトレジスト膜６１ａの加工に等方性の強いエッチングを用いることが、第２実施形態と異なる。そのため、上部電極１２は、最終的に、パターンの端部近傍においてＡｌ金属層１２ａが露出する形状となる。そのため、図１９に示す従来の薄膜トランジスタ基板と比較して上部電極１２の反射率が高くなるので、投射時における発熱を抑制することができる。
また、第２実施形態と同様に、最終的な高融点金属層１２ｂを形成するためのフォトリソグラフィ工程が不要なため、第１実施形態に比べて製造工程を簡略化することができる。
第３実施形態では、高融点金属層１２ｂを局所的に残すような特別な処置をしておらず、上部電極１２においてＡｌ金属層１２ａが露出するのはパターンの端部近傍のみである。そのため、フォトリソグラフィ工程により高融点金属層１２ｂを形成する第１実施形態や、局所的な窪みとなる段差を形成してその部分に高融点金属層１２ｂを残す第２実施形態と比較すると、Ａｌ金属層１２ａが露出する面積が小さくなり、上部電極１２の反射率を高くする効果が低いと考えられる。
しかしながら、図１７に示すような対向基板１０２に反射膜６２を有する液晶表示装置６３に用いる場合には、第３実施形態の薄膜トランジスタ基板６０でも大きな効果を示す。このような液晶表示装置６３では、薄膜トランジスタ基板６０と対向基板１０２を貼り合わせる際の位置ずれ等により、上部電極１２の位置に対して反射膜６２の位置が１μｍ以下の範囲でずれることが多い。その場合、上部電極１２において投射時に入射した光が当たるのはその端部近傍のみであるので、第３実施形態の薄膜トランジスタ基板６０でも十分な効果が得られる。
また、図１７に示すような液晶表示装置６３では、薄膜トランジスタ基板６０と対向基板１０２との位置ずれによって光の透過する開口部の面積が減少するのを防ぐために、反射膜６２の幅Ｂを上部電極１２の幅Ａよりも小さくすることがある。この場合でも、上部電極１２において投射時に入射した光が当たるのはその端部近傍のみであるので、第３実施形態の薄膜トランジスタ基板６０でも十分な効果が得られる。
（第４実施形態）第４実施形態は、請求項９〜１３に対応する。
図１８は、本発明に係る薄膜トランジスタ基板の第４実施形態を示す断面図である。以下、この図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
第４実施形態の薄膜トランジスタ基板７０は、透明絶縁性基板８１上に設けられた薄膜トランジスタ９６と、薄膜トランジスタ９６の上方に設けられた画素電極９５と、画素電極９５と薄膜トランジスタ９６との間に設けられ画素電極９５と薄膜トランジスタ９６とを電気的に接続する上部電極としてのソース電極７１とを備え、プロジェクタ用透過型液晶表示装置に用いられ、画素電極９５側から投射光が当てられるものである。ソース電極７１は、Ａｌ金属層７１ａと、Ａｌ金属層７１ａ上に設けられ画素電極９５に接する高融点金属層７１ｂとを有する。高融点金属層７１ｂは、Ａｌ金属層７１ａに比べて、画素電極９５に対する接触抵抗が低く、かつ高抵抗率である。第４実施形態の特徴は、画素電極９５が接する部分以外の高融点金属層７１ｂ上に、高融点金属層７１ｂに比べて高反射率のＡｌ金属層７３が設けられたということである。また、高融点金属層７１ｂとＡｌ金属層７３との間に第２層間絶縁膜９１が設けられ、高融点金属層７１ｂと画素電極９５との間に第３層間絶縁膜９３が設けられ、第２及び第３層間絶縁膜９１,９３にコンタクトホール９９が設けられ、コンタクトホール９９を介して高融点金属層７１ｂと画素電極９５とが電気的に接続されている。そして、Ａｌ金属層７３は、投射光が薄膜トランジスタ９６に当たることを防ぐ位置にも設けられているので、遮光膜としても機能する。
薄膜トランジスタ９６は、ゲート電極８７に入力された信号に応じてオン・オフし、ソース電極７１を介して画素電極９５へ電圧を印加する。このソース電極７１としては、電気抵抗による遅延等の問題を防ぐため低抵抗率のＡｌ金属層７１ａを用い、Ａｌ金属層７１ａ上に画素電極９５との接触抵抗の低い高融点金属層７１ｂを設ける。また、画素電極９５が接する部分以外の高融点金属層７２ｂ上には、画素電極９５側から当てられる投射光を反射して温度上昇を防ぐため、高反射率のＡｌ金属層７３が設けられている。
更に詳しく説明する。第４実施形態の薄膜トランジスタ基板７０における他の実施形態との相違点は、画素電極９５がソース電極７１と接続している点と、ソース電極７１、ドレイン電極７２及びＡｌ金属層７３の各積層構造が異なる点である。第４実施形態では、ソース電極７１及びドレイン電極７２は、それぞれ最上層が高融点金属７１ｂ、７２ｂであり、上から２番目の層がＡｌを主成分とするＡｌ金属層７１ａ、７２ａである。一方、Ａｌ金属層７３は、Ａｌを主成分とする金属である。そして、Ａｌ金属層７３は、薄膜トランジスタ９６の活性層と、ドレイン電極８９と、画素電極９５が接続する部分を除くソース電極９０とを覆うように形成されている。
このように、第４実施形態においては、Ａｌ金属層７３が形成されているため、第１実施形態と同様に、図１９に示す従来の薄膜トランジスタに比較してＡｌ金属層７３の反射率が高くなるので、投射時における光吸収量を低減して、発熱を抑制することができる。
また、ドレイン電極７２及びソース電極７１における、最上層の高融点金属層７２ｂ、７１ｂと、上から２番目のＡｌ金属層７２ａ、７１ａは、同一のパターンに加工されている。そのため、他の実施形態において上部電極１２を形成する際に行っていた、高融点金属層とＡｌ金属層とを別々のパターンに加工する工程が不要となるため、他の実施形態に比べて製造工程を簡略化することができる。
本発明に係る薄膜トランジスタ基板の第１実施形態（その１）を示す断面図である。 図１の薄膜トランジスタ基板の製造方法（その１）を示す断面図である。 図１の薄膜トランジスタ基板の製造方法（その２）を示す断面図である。 図１の薄膜トランジスタ基板の製造方法（その３）を示す断面図である。 本発明に係る薄膜トランジスタ基板の第１実施形態（その２）を示す断面図である。 本発明に係る薄膜トランジスタ基板の第２実施形態（その１）を示す断面図である。 図６の薄膜トランジスタ基板の製造方法（その１）を示す断面図である。 図６の薄膜トランジスタ基板の製造方法（その２）を示す断面図である。 図６の薄膜トランジスタ基板の製造方法（その３）を示す断面図である。 図６の薄膜トランジスタ基板の製造方法（その４）を示す断面図である。 本発明に係る薄膜トランジスタ基板の第２実施形態（その２）を示す断面図である。 本発明に係る薄膜トランジスタ基板の第２実施形態（その３）を示す断面図である。 本発明に係る薄膜トランジスタ基板の第３実施形態を示す断面図である。 図１３の薄膜トランジスタ基板の製造方法（その１）を示す断面図である。 図１３の薄膜トランジスタ基板の製造方法（その２）を示す断面図である。 図１３の薄膜トランジスタ基板の製造方法（その３）を示す断面図である。 図１３の薄膜トランジスタ基板を使用した液晶表示装置を示す断面図である。 本発明に係る薄膜トランジスタ基板の第４実施形態を示す断面図である。 従来の薄膜トランジスタ基板を示す断面図である。 図１９の薄膜トランジスタ基板を使用した液晶表示装置を示す断面図である。
符号の説明
１０、２０、３０、４０、５０、６０、７０ 薄膜トランジスタ基板
１２ａ、７１ａ、７２ａ Ａｌ金属層（第一の金属層）
１２ｂ、７１ｂ、７２ｂ 高融点金属（第二の金属層）
１２ 上部電極
２１ 遮光膜
２２ 容量下部電極
２３ 誘電体膜
３１ａ、３１ｂ、６１ａ、６１ｂ フォトレジスト膜
７１ ソース電極（上部電極）
７２ ドレイン電極
７３ Ａｌ金属層（第三の金属層）
６２ 反射膜
８１ 透明絶縁性基板
８２ 下地絶縁膜
８３ ドレイン領域
８４ チャネル領域
８５ ソース領域
８６ ゲート絶縁膜
８７ ゲート電極
８８ 第１層間絶縁膜
８９ ドレイン電極
９０ ソース電極
９１ 第２層間絶縁膜（第一の透明絶縁膜）
９３ 第３層間絶縁膜（第二の透明絶縁膜）
９４ 平坦化膜
９５ 画素電極（透明画素電極）
９６ 薄膜トランジスタ
９７、９８、９９ コンタクトホール
１０１ 対向電極
１０２ 対向基板

Claims (20)

  1. 透明絶縁性基板上に設けられた薄膜トランジスタと、この薄膜トランジスタの上方に設けられた透明画素電極と、この透明画素電極と前記薄膜トランジスタとの間に設けられ当該透明画素電極と当該薄膜トランジスタとを電気的に接続する上部電極とを備え、
    この上部電極は、第一の金属層と、この第一の金属層上に設けられ前記透明画素電極に接する第二の金属層とを有し、この第二の金属層は、前記第一の金属層に比べて、前記透明画素電極に対する接触抵抗が低く、高抵抗率かつ低反射率であり、
    プロジェクタ用透過型液晶表示装置に用いられ、前記透明画素電極側から投射光が当てられる薄膜トランジスタ基板において、
    前記第一の金属層上に前記第二の金属層の無い領域が設けられた、
    ことを特徴とする薄膜トランジスタ基板。
  2. 前記薄膜トランジスタと前記第一の金属層との間に第一の透明絶縁膜が設けられ、前記第二の金属層と前記透明画素電極との間に第二の透明絶縁膜が設けられ、
    前記第一の透明絶縁膜に第一のコンタクトホールが設けられ、この第一のコンタクトホールを介して前記薄膜トランジスタと前記第一の金属層とが電気的に接続され、
    前記第二の透明絶縁膜に第二のコンタクトホールが設けられ、この第二のコンタクトホールを介して前記第二の金属層と前記透明画素電極とが電気的に接続された、
    請求項１記載の薄膜トランジスタ基板。
  3. 前記第一の金属層上に前記第二の金属層が無い領域において当該第一の金属層から前記透明絶縁性基板までの距離をｈ１、前記第一の金属層上に前記第二の金属層が有る領域において当該第一の金属層から前記透明絶縁性基板までの距離をｈ２とすると、ｈ１＞ｈ２である、
    請求項１又は２記載の薄膜トランジスタ基板。
  4. 前記距離ｈ１及び前記距離ｈ２において、ｈ１−ｈ２
    ＞ ３００［ｎｍ］である、
    請求項３記載の薄膜トランジスタ基板。
  5. 前記第一の金属層上において、前記第二の金属層の無い領域は当該第一の金属層の周端から内側へ距離ｄまでに設けられ、前記第二の金属層の有る領域は前記距離ｄから内側に設けられた、
    請求項１又は２記載の薄膜トランジスタ基板。
  6. 前記距離ｄは、０．３［μｍ］
    ≦ ｄ ≦ １．０［μｍ］である、
    請求項５記載の薄膜トランジスタ基板。
  7. 前記第一の金属層は、前記投射光が前記薄膜トランジスタに当たることを防ぐ位置にも設けられた、
    請求項１乃至６のいずれかに記載の薄膜トランジスタ基板。
  8. 前記第一の金属層はＡｌ又はＡｌを主成分とする合金からなり、前記第二の金属層は高融点金属からなる、
    請求項１乃至７のいずれかに記載の薄膜トランジスタ基板。
  9. 透明絶縁性基板上に設けられた薄膜トランジスタと、この薄膜トランジスタの上方に設けられた透明画素電極と、この透明画素電極と前記薄膜トランジスタとの間に設けられ当該透明画素電極と当該薄膜トランジスタとを電気的に接続する上部電極とを備え、
    この上部電極は、第一の金属層と、この第一の金属層上に設けられ前記透明画素電極に接する第二の金属層とを有し、この第二の金属層は、前記第一の金属層に比べて、前記透明画素電極に対する接触抵抗が低く、かつ高抵抗率であり、
    プロジェクタ用透過型液晶表示装置に用いられ、前記透明画素電極側から投射光が当てられる薄膜トランジスタ基板において、
    前記透明画素電極が接する部分以外の前記第二の金属層上に、当該第二の金属層に比べて高反射率の第三の金属層が設けられた、
    ことを特徴とする薄膜トランジスタ基板。
  10. 前記第二の金属層と前記第三の金属層との間に第一の透明絶縁膜が設けられ、前記第三の金属層と前記透明画素電極との間に第二の透明絶縁膜が設けられ、
    前記第一及び第二の透明絶縁膜にコンタクトホールが設けられ、このコンタクトホールを介して前記第二の金属層と前記透明画素電極とが電気的に接続された、
    請求項９記載の薄膜トランジスタ基板。
  11. 前記第三の金属層は、前記投射光が前記薄膜トランジスタに当たることを防ぐ位置にも設けられた、
    請求項９又は１０記載の薄膜トランジスタ基板。
  12. 前記第一及び第三の金属層はＡｌ又はＡｌを主成分とする合金からなり、前記第二の金属層は高融点金属からなる、
    請求項９乃至１１のいずれかに記載の薄膜トランジスタ基板。
  13. 前記高融点金属は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ及びＣｒの中から選ばれた一つの金属又は二つ以上からなる合金である、
    請求項８又は１２記載の薄膜トランジスタ基板。

  14. 請求項１又は２記載の薄膜トランジスタ基板を製造する方法であって、
    前記第一の金属層及び前記第二の金属層をこの順に形成して積層する工程と、
    前記第二の金属層上に形成したフォトレジスト膜をマスクとして当該第二の金属層をエッチングすることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける工程と、
    を備えたことを特徴とする薄膜トランジスタ基板の製造方法。
  15. 請求項３又は４記載の薄膜トランジスタ基板を製造する方法であって、
    前記距離ｈ１及び前記距離ｈ２を含む凹凸面に前記第一の金属層及び前記第二の金属層をこの順に形成して積層する工程と、
    前記第二の金属層上にフォトレジスト液を塗布し、このフォトレジスト液が固化して水平な表面を有するフォトレジスト膜となった後に、当該フォトレジスト膜をマスクとして前記第一及び第二の金属層を連続してエッチングすることにより、前記第一及び第二の金属層を所定形状にパターニングする工程と、
    前記フォトレジスト膜を所定深さまでエッチングすることにより、当該フォトレジスト膜を前記第二の金属層上に部分的に残す工程と、
    前記第二の金属層上に残った前記フォトレジスト膜をマスクとして当該第二の金属層をエッチングすることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける工程と、
    を備えたことを特徴とする薄膜トランジスタ基板の製造方法。
  16. 酸素、又は、酸素とフッ素化合物との混合ガスを用いたドライエッチング法によって、前記フォトレジスト膜を前記所定深さまでエッチングする、
    請求項１５記載の薄膜トランジスタ基板の製造方法。
  17. 請求項５又は６記載の薄膜トランジスタ基板を製造する方法であって、
    前記第一の金属層及び前記第二の金属層をこの順に形成して積層する工程と、
    前記第二の金属層上に形成したフォトレジスト膜をマスクとして前記第一及び第二の金属層を連続してエッチングすることにより、前記第一及び第二の金属層を所定形状にパターニングする工程と、
    前記フォトレジスト膜に等方性エッチングを施すことにより、前記第二の金属層の周端から内側へ一定距離までに有る当該フォトレジスト膜を除去する工程と、
    前記第二の金属層上に残った前記フォトレジスト膜をマスクとして当該第二の金属層をエッチングすることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける工程と、
    を備えたことを特徴とする薄膜トランジスタ基板の製造方法。
  18. 酸素、又は、酸素とフッ素化合物との混合ガスを用いたドライエッチング法によって、前記第二の金属層の周端から内側へ一定距離までに有る前記フォトレジスト膜を除去する、
    請求項１７記載の薄膜トランジスタ基板の製造方法。
  19. 前記第一の金属層はＡｌ又はＡｌを主成分とする合金からなり、前記第二の金属層はＴｉ、Ｗ、Ｍｏ及びＴａの中から選ばれた一つの金属又は二以上の合金からなり、
    フッ素化合物、又は、フッ素化合物と酸素との混合ガスを用いたドライエッチング法によって前記第二の金属層を除去して前記第一の金属層を露出させることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける、
    請求項１４乃至１８のいずれかに記載の薄膜トランジスタ基板の製造方法。
  20. 前記第一の金属層はＡｌ又はＡｌを主成分とする合金からなり、前記第二の金属層はＣｒ、Ｗ、Ｍｏ及びＴａの中から選ばれた一つの金属又は二以上の合金からなり、
    塩素と酸素の混合ガスを用いたドライエッチング法によって前記第二の金属層を除去して前記第一の金属層を露出させることにより、前記第一の金属層上に前記第二の金属層の無い領域を設ける、
    請求項１４乃至１８のいずれかに記載の薄膜トランジスタ基板の製造方法。
JP2003328808A 2003-09-19 2003-09-19 薄膜トランジスタ基板及びその製造方法 Withdrawn JP2005092122A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003328808A JP2005092122A (ja) 2003-09-19 2003-09-19 薄膜トランジスタ基板及びその製造方法
CNB2004100593855A CN100477273C (zh) 2003-09-19 2004-06-18 薄膜晶体管衬底和制造方法
US10/873,149 US7554162B2 (en) 2003-09-19 2004-06-23 Thin film transistor substrate with low reflectance upper electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003328808A JP2005092122A (ja) 2003-09-19 2003-09-19 薄膜トランジスタ基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005092122A true JP2005092122A (ja) 2005-04-07

Family

ID=34308833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003328808A Withdrawn JP2005092122A (ja) 2003-09-19 2003-09-19 薄膜トランジスタ基板及びその製造方法

Country Status (3)

Country Link
US (1) US7554162B2 (ja)
JP (1) JP2005092122A (ja)
CN (1) CN100477273C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117546A1 (ja) * 2007-03-27 2008-10-02 Sharp Kabushiki Kaisha 液晶表示装置、および、液晶表示装置用基板
JP2013025069A (ja) * 2011-07-21 2013-02-04 Seiko Epson Corp 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
US9291870B2 (en) 2013-11-07 2016-03-22 Samsung Display Co., Ltd. Thin film transistor and display device having the same
JP2020036012A (ja) * 2018-08-30 2020-03-05 シャープ株式会社 アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953320B2 (ja) * 2001-12-28 2007-08-08 三洋電機株式会社 表示装置及びその製造方法
TWI296062B (en) * 2001-12-28 2008-04-21 Sanyo Electric Co Liquid crystal display device
JP3995476B2 (ja) * 2001-12-28 2007-10-24 三洋電機株式会社 表示装置及びその製造方法
TWI230304B (en) 2002-03-04 2005-04-01 Sanyo Electric Co Display device with reflecting layer
JP4907193B2 (ja) * 2006-02-24 2012-03-28 株式会社 日立ディスプレイズ 液晶表示装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8234654B2 (en) * 2008-10-20 2012-07-31 Xerox Corporation Load balancing using distributed printing devices
CN103279237B (zh) * 2012-11-23 2016-12-21 上海天马微电子有限公司 一种内嵌式触摸屏及触摸显示装置
CN107515498B (zh) 2017-09-18 2020-06-05 上海天马微电子有限公司 阵列基板和显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161430A (en) * 1978-12-04 1979-07-17 Burroughs Corporation Method of forming integrated circuit metal interconnect structure employing molybdenum on aluminum
US5061985A (en) * 1988-06-13 1991-10-29 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JP2850850B2 (ja) 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
JP3349356B2 (ja) 1996-08-21 2002-11-25 シャープ株式会社 薄膜トランジスタおよびその製造方法
GB9617885D0 (en) * 1996-08-28 1996-10-09 Philips Electronics Nv Electronic device manufacture
US6016033A (en) * 1997-07-11 2000-01-18 Fed Corporation Electrode structure for high resolution organic light-emitting diode displays and method for making the same
JP3141860B2 (ja) 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117546A1 (ja) * 2007-03-27 2008-10-02 Sharp Kabushiki Kaisha 液晶表示装置、および、液晶表示装置用基板
JP2013025069A (ja) * 2011-07-21 2013-02-04 Seiko Epson Corp 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
US9110325B2 (en) 2011-07-21 2015-08-18 Seiko Epson Corporation Electro-optical device, projection-type display device, electronic device, and manufacturing method of the electro-optical device
US9529220B2 (en) 2011-07-21 2016-12-27 Seiko Epson Corporation Electro-optical device, projection-type display device, electronic device, and manufacturing method of the electro-optical device
US9810958B2 (en) 2011-07-21 2017-11-07 Seiko Epson Corporation Electro-optical device, projection-type display device, electronic device, and manufacturing method of the electro-optical device
US9291870B2 (en) 2013-11-07 2016-03-22 Samsung Display Co., Ltd. Thin film transistor and display device having the same
JP2020036012A (ja) * 2018-08-30 2020-03-05 シャープ株式会社 アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
US7554162B2 (en) 2009-06-30
CN100477273C (zh) 2009-04-08
CN1599079A (zh) 2005-03-23
US20050062042A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
JP5101580B2 (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
JP5020428B2 (ja) トップゲート形ポリシリコン薄膜トランジスター製造方法
KR0139346B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP4707263B2 (ja) 薄膜トランジスタ液晶表示装置
US20060023138A1 (en) Array substrate for LCD and fabrication method thereof
US7755708B2 (en) Pixel structure for flat panel display
JP2001013518A (ja) 液晶表示装置およびその製造方法
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
JP2008109102A (ja) 薄膜トランジスタ基板の製造方法
JP2005092122A (ja) 薄膜トランジスタ基板及びその製造方法
KR100832511B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법과, 반투과형액정 표시장치
JP2008139619A (ja) 液晶表示装置及びその製造方法
WO2021077674A1 (zh) 阵列基板的制作方法及阵列基板
WO2018061851A1 (ja) アクティブマトリクス基板およびその製造方法
WO2010113229A1 (ja) 半導体装置及びその製造方法
JP4367161B2 (ja) アクティブマトリクス型液晶表示装置及びその製造方法
US20070231974A1 (en) Thin film transistor having copper line and fabricating method thereof
JP2008098642A (ja) 薄膜トランジスタ基板の製造方法
CN111627929B (zh) 高穿透性液晶显示面板及制备方法
JP4455827B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
JP2005266475A (ja) 半透過型液晶表示装置
TW201316109A (zh) 反射式電泳顯示裝置之畫素結構及其製作方法
JP2008151826A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205