CN1917202A - 布线结构、布线制造方法、薄膜晶体管基板及其制造方法 - Google Patents

布线结构、布线制造方法、薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN1917202A
CN1917202A CNA2006101092608A CN200610109260A CN1917202A CN 1917202 A CN1917202 A CN 1917202A CN A2006101092608 A CNA2006101092608 A CN A2006101092608A CN 200610109260 A CN200610109260 A CN 200610109260A CN 1917202 A CN1917202 A CN 1917202A
Authority
CN
China
Prior art keywords
silver
conductive layer
upper strata
substructure
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101092608A
Other languages
English (en)
Other versions
CN1917202B (zh
Inventor
李制勋
郑敞午
赵范锡
辈良浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1917202A publication Critical patent/CN1917202A/zh
Application granted granted Critical
Publication of CN1917202B publication Critical patent/CN1917202B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供了一种布线结构、一种该布线的制造方法、一种薄膜晶体管(TFT)基板、以及一种该TFT基板的制造方法。该布线结构包括形成在下部结构上的包含氧化银的底层、和形成在该底层上的包含银或银合金的银导电层。

Description

布线结构、布线制造方法、 薄膜晶体管基板及其制造方法
相关申请的参考
本申请要求于2005年8月16日向韩国知识产权局提交的韩国专利申请第10-2005-0074834号的优先权，其全部内容结合于此以供参考。
技术领域
本发明涉及一种布线(wire)结构，且具体来说，涉及一种包含银(Ag)或银(Ag)合金的布线结构、一种用于制造布线的方法、一种薄膜晶体管(TFT)基板、以及一种用于制造TFT基板的方法。
背景技术
薄膜晶体管(TFT)基板包括例如多条栅极线和数据线、像素电极和TFT，用作液晶显示器(LCD)和有机电致发光(EL)显示器的基板。
例如，液晶显示器(LCD)作为最广泛使用的平板显示器之一，其包括例如TFT基板、与TFT基板相对的基板和介于其间的液晶层。在LCD中，薄膜晶体管(TFT)用作开关元件，用于控制施加到像素电极的图像信号。
有机EL显示装置通过电激励磷光有机材料来显示图像，该有机EL显示装置包括TFT基板，该TFT基板包括驱动TFT(drivingTFT)和开关TFT(switching TFT)，该驱动TFT用于向像素提供发光所必需的电流。
随着LCD显示区域的增加，连接到TFT的栅极线与数据线的长度也会增加，因而导致这些布线的电阻率增加。为了降低由增加的电阻率所导致的信号延迟，形成栅极线和数据线的布线应该由具有低电阻率的材料形成。
用于形成布线的一种最低电阻率的材料是银(Ag)。例如，银(Ag)具有约1.59μΩcm的电阻率。因而，通过使用由银(Ag)形成的栅极线和数据线，就可降低信号延迟。然而，银(Ag)不易沉积。另外，银(Ag)的使用可能导致在随后形成图案的工艺中布线的隆起或脱落(lifting or peeling)，因而导致布线故障和布线可靠性下降。
因此，需要一种通过使用低电阻率材料(例如，银(Ag))来形成布线的技术，由此可防止布线的隆起或脱落。
发明内容
根据本发明的一个方面，提供了一种布线，包括：底层，其包含氧化银，形成在下部结构上；以及银导电层，其包含银或银合金，形成在该底层上。
根据本发明的另一方面，提供了一种用于制造布线的方法，该方法包括以下步骤：在下部结构上形成包含氧化银的底层；在该底层上形成包含银或银合金的银导电层；在该银导电层上形成上层；以及使用限定该布线的光刻胶图案作为蚀刻掩模，来使该上层、该银导电层、和该底层形成图案。
根据本发明的又一方面，提供了一种薄膜晶体管(TFT)基板，其包括：栅极布线，其形成在绝缘基板上，并包括沿第一方向延伸的栅极线和连接到该栅极线的栅电极；以及数据布线，其形成在该绝缘基板上，与栅极布线绝缘，并在该绝缘基板上包括沿第二方向延伸且与该栅极线交叉的数据线、连接到该数据线的源电极、和与该源电极隔开的漏电极，其中该栅极布线和该数据布线均包括：形成在下部结构上的包含氧化银的底层和形成在该底层上的包含银或银合金的银导电层。
根据本发明的另一方面，提供了一种用于制造薄膜晶体管(TFT)基板的方法，该方法包括以下步骤：在绝缘基板上形成栅极布线，该栅极布线包括沿第一方向延伸的栅极线和连接到栅极线的栅电极；以及在该绝缘基板上形成数据布线，该数据布线与该栅极布线绝缘，并在该绝缘基板上包括沿第二方向延伸且与该栅极线交叉的数据线、连接到该数据线的源电极、以及与源电极隔开的漏电极，其中形成栅极布线和数据布线中的每一条均包括以下步骤：在下部结构上形成包含氧化银的底层；在该底层上形成包含银或银合金的银导电层；在该银导电层上形成上层；以及使用限定该布线的光刻胶图案作为蚀刻掩模来使该上层、该银导电层和该底层形成图案。
附图说明
通过参考附图详细描述本发明的典型实施例，本发明的上述以及其它特性将变得显而易见，其中：
图1是示出根据本发明实施例的布线结构的截面图；
图2和图3是示出根据本发明实施例的布线的制造方法的处理步骤的截面图；
图4是根据本发明实施例的布线结构的平面图；
图5A是根据本发明实施例的薄膜晶体管(TFT)基板的布局图；
图5B是沿图5A的线B-B′截取的截面图；
图6A、图7A、图8A、和图9A是依次示出根据本发明一个实施例的TFT基板的制造方法的布局图；
图6B、图7B、图8B、和图9B是沿图6A、图7A、图8A、和图9A的线B-B′截取的截面图；
图10A是根据本发明另一实施例的TFT基板的布局图；
图10B是沿图10A的线B-B′截取的截面图；
图11A是根据本发明另一实施例的TFT基板的布局图；
图11B和图11C是沿图11A的B-B′和线C-C′截取的截面图；
图12A、图13A、图14A、图15A、图16A、和图17A是依次示出根据本发明另一实施例的TFT基板的制造方法的布局图；
图12B、图13B、图14B、图15B、图16B、和图17B是沿图12A、图13A、图14A、图15A、图16A、和图17A线的B-B′截取的截面图，示出了处理步骤；以及
图12C、图13C、图14C、图15C、图16C、和图17C是沿图12A、图13A、图14A、图15A、图16A、和图17A的线C-C′截取的截面图，示出了处理步骤。
具体实施方式
以下将参考附图，更全面地描述本发明的典型实施例。
以下，将参考附图描述根据本发明实施例的布线结构和布线的制造方法。图1是示出根据本发明实施例的布线结构的截面图。
参考图1，包含氧化银的底层2a介于下部结构1与银(Ag)导电层2b之间。上层2c形成在该银导电层2b上。
下部基板1提供了形成有布线2的表面且支撑该布线2。下部结构1可为具有单一成分、元素、层等的单一结构，或为具有多个成分、元素、层等的结合的复杂结构。下部结构1可为例如由玻璃制成的绝缘基板、由非晶硅制成的半导体层、或绝缘层，但并不局限于此。
包含银(Ag)或银(Ag)合金的银导电层2b形成在下部结构1上。由于银(Ag)在薄膜状态下具有低电阻率，例如约2.1μΩcm，所以优选地用作布线材料。银导电层2b的厚度可大于约500(以提供布线图案的可靠性)且小于约5000(以提供低电阻率和薄膜特性)。
底层2a位于下部结构1与银导电层2b之间。底层2a包含氧化银，例如AgO或Ag2O。底层2a增加了下部基板1与银导电层2b之间的粘附力。接下来，将描述底层2a增加下部基板1与银导电层2b之间的粘附力的原理。
假定下部结构1由玻璃制成。在这种情况下，玻璃包含作为主要成分的非晶SiO2，并具有彼此结合的硅(Si)和氧(O)。此时，用于形成玻璃的硅(Si)和氧(O)也不稳定。换句话说，其最外部的电子并没有全都被元素充满，而是一些最外部的电子形成不与其它元素结合的不饱和键。可假定氧不饱和键与金属膜的键合相关。
换句话说，玻璃与金属材料之间的粘附力主要源于玻璃-氧不饱和键与金属材料之间的结合。因而，玻璃与金属材料的粘附力程度取决于玻璃表面和金属材料上存在的氧不饱和键的键合力(bondingforce)。存在于玻璃表面和金属材料上的氧不饱和键的键合力基本上与形成金属材料的氧化物的自由能量值成比例。
此处，几种典型布线材料的自由能量值如下。例如，Al2O3的自由能量值是-1580kJ/mol，Cu2O的自由能量值是-297kJ/mol，Ag2O的自由能量值是-11kJ/mol。换句话说，Ag2O的自由能量值比Al2O3或Cu2O的自由能量值高很多。因此，银(Ag)与玻璃之间的粘附力比铝(Al)与玻璃之间的粘附力小很多，从而银(Ag)不易粘附至玻璃。
为了增加银(Ag)与玻璃之间的粘附力，底层2a包含氧化银。随后，在底层2a的底部(与玻璃形成交界面)上形成来源于氧化银的氧不饱和键，因而能够与来源于玻璃的氧不饱和键结合。此时，由于O2的自由能量值比Ag2O的自由能量值小很多，所以可以轻易地将氧不饱和键与玻璃结合，从而增加了银(Ag)与玻璃之间的粘附力。另外，源于氧化银的氧不饱和键可轻易地与源于玻璃的硅不饱和键结合，从而进一步增加粘附力。
由于包含一氮化三银(silver nitride)的底层2a具有大量的银，所以相比于下部结构1与银导电层2b之间的粘附力，底层2a与其上的银导电层2b之间的粘附力更大。
在以上描述中，将下部结构1描述为由玻璃制成。然而，下部结构1也可以是由非晶硅制成的半导体层。在这种情况下，硅不饱和键可存在于半导体层与底层2a之间的交界面处。由于硅不饱和键与源于底层2a的氧化银的氧不饱和键彼此可轻易结合，所以能够增加其间的粘附力。
另外，即使下部结构1是由SiNx制成的绝缘层，也可通过使用包含氧化银的底层2a来提高粘附力。
除了氧化银之外，底层2a还可以包含其它材料，例如银(Ag)或银(Ag)合金。在这种情况下，调节氧化银的量，以具有足够的粘附力。例如，当用氧的原子百分比(基于底层2a中的所有原子)来表示时，在底层2a中氧化银的量可至少约为5at％。
当同时考虑足够的粘附力和电导率时，相对于底层2a的元素，氧的含量可能不会大于60at％。如果氧的含量不大于60at％，换句话说，如果底层2a具有低电阻率(例如，约68.01μΩcm)，那么即使下部结构1为半导体层，电导率也不是关键因素。
底层2a也可包含至少一个原子层且其厚度可大于约10。对于低电阻率，底层2a的厚度可小于约2000。然而，优选地将底层2a中所包含的氧化银定位于下部结构1与底层2a之间的交界面处。
根据一种形成方法，底层2a可包含银(Ag)或银(Ag)合金。当将底层2a和银导电层2b连续地布置于其上时，其间的分界可能会不清晰。在这种情况下，可将银含量看作用于使底层2a与银导电层2b之间的分界清晰的一个标准。换句话说，由于高电导率甚至可通过微量(trace)的氧化银来显示，所以微量的氧化银可包含于银导电层2b中。另外，虽然底层2a中氧化银的量可能少于银导电层2b中氧化银的量，但是其仍可用于增加其间的粘附力。换句话说，氧化银的分布并不必须连续。相反，优选地将大量的氧化银分布在底层2a与下部结构1之间交界面的周围。另外，优选地，将氧化银连续分布在尽可能多的位置。
为了防止银导电层2b在蚀刻工艺中受到化学物质或活性气体的侵蚀，在银导电层2b上布线2还可包括上层2c，例如覆盖层(capping layer)。为了处理简单，上层2c类似于底层2a，可包含银(Ag)或银(Ag)合金。上层2c可形成为约10到约2000的厚度。上层2c由氧化物(例如，氧化铟锡(ITO)或非晶ITO、氧化铟锌(IZO))、金属(例如，钨(W)、钼(Mo)、钼铌(MoNi)合金或钼钨(MoW)合金等)制成。根据随后的工艺或所用的化学物质，可省略上层2c的形成。必要时，可在银导电层2b与底层2a之间或银导电层2b与上层2c之间夹置另一层。另外，布线2可具有多层结构，该多层结构具有在上层2c上设置的另一层。
以下，将参考图1到图4描述用于制造具有上述结构的布线的方法。图2和图3是示出根据本发明实施例的布线的制造方法的处理步骤的截面图。
参考图2，制备下部结构1，该下部结构包括绝缘基板(例如，玻璃)、半导体层、和绝缘层。紧接着，在包含气体(例如，氧)的空气中，使用银(Ag)或银(Ag)合金作为靶(target)，对下部结构1执行反应溅射。此处，用于溅射的气体除了氧之外还可包含氩(Ar)。当氩(Ar)气(惰性气体)以等离子态与作为靶的银(Ag)碰撞时，其从靶中分离出来，然后沉积到下部结构1上。由于氧气具有反应性，所以与氧气碰撞的银(Ag)可与氧反应，然后形成氧化银，该氧化银沉积在下部结构1上，从而有助于增加粘附力。在这种情况下，所有的靶元素都不与氧气反应。因而，与氩(Ar)气碰撞的银(Ag)原子和与氧气碰撞但不与它反应的银(Ag)原子，连同氧化银一起，构成底层2a。
溅射室中所包含的氩气和氧气可具有95∶5～40∶60的比例。优选地，氧的量在初始溅射阶段保持高水平，然后逐渐减少。与此相反，氩的量逐渐增加。随后，可将氧化银集中在下部结构1与底层2a之间交界面的附近。底层2a中所包含的氧的量可在约5at％到约60at％的范围内。底层2a的厚度可调节至约10到约2000的范围内。
接下来，通过溅射将银(Ag)或银(Ag)合金沉积在底层2a上，以形成银导电层2b。从先前步骤(即，形成底层2a的步骤)开始，在同一室内随着中断氧气的引入量而提供氩(Ar)气的同时，在原处(in situ)连续执行溅射。另外，为了使底层2a与银导电层2b之间的分界清晰，在中断提供氧气之后，随着在很短的清除周期内彻底去除引入量的氧气，可对银导电层2b执行溅射。此处，银导电层2b的厚度可在约500到约5000范围内。
接着，在再次提供氧的同时，使用银(Ag)或银(Ag)合金作为靶来执行反应溅射。从先前步骤开始(即，形成银导电层2b的步骤)开始，在原处连续执行反应溅射。以此方式，在银导电层2b上形成包含氧化银的上层2c。随后，形成三层的布线2，该布线由底层2a、银导电层2b、和上层2c构成。在所示的实施例中，由于三层布线2是在单一室中连续形成的，所以可减少其处理时间。本领域的技术人员应该明白，当将除了氧化银之外的ITO、IZO、或其它金属材料用作上层2c时，可在不同的气氛中，使用不同靶来执行溅射或反应溅射。
参考图3，将光刻胶层(未示出)涂覆在三层布线2上，并将其曝光和显影，从而形成限定布线的光刻胶图案3。
接着，如图1中所示，使用光刻胶图案3作为蚀刻掩模依次蚀刻上层2c、银导电层2b、和底层2a。此处，蚀刻可通过湿蚀刻来实现。可在分批工艺(batch process)中使用相同的蚀刻剂来蚀刻三层布线2。在蚀刻剂中可包含磷酸、硝酸和醋酸。随后，去除光刻胶图案3。从而，完成图1中所示的布线2。
通过显微摄影(micro photography)来检验这样形成的布线2的粘附力。图4是根据本发明实施例的布线结构的平面图。参考图4，布线2具有三层结构，其包含由氧化银制成的下层、包含银(Ag)的银导电层、和包含IZO的上层，同时下层的氧的量接近20at％。此处，在使用包含磷酸、硝酸、和醋酸的蚀刻剂来执行蚀刻40秒之后，在施加超声波的同时，将光刻胶层去除。在图4中，相对的亮区表示布线区。
如图4中所示，获得清晰的布线图案，从而即使在形成图案(例如，湿蚀刻)或去除光刻胶之后也保证了线性，且使包含银导电层的布线良好地粘附至下部结构。换句话说，布线与低电阻率布线一样具有优良的信号特性、以及良好的粘附力，从而提供了高可靠性。
上述的布线结构及其制造方法可应用于LCD或有机EL显示器的TFT基板、半导体器件、半导体设备、以及任何其它需要精确布线图案的装置或领域。在以下所述的实施例中，虽然对于TFT基板来描述本发明，但是本领域的技术人员应该明白本发明并不局限于此。
另外，文中所使用的术语“薄膜晶体管”是指在基板上的至少一个TFT，但并不排除在TFT与基板之间插入另一个结构或在其上存在另外的结构。
参考图5A和图5B描述根据本发明实施例的薄膜晶体管(TFT)基板，其包括图1的布线结构。图5A是根据本发明实施例的薄膜晶体管(TFT)基板的布局图，以及图5B是沿图5A的线B-B′截取的截面图。
如图5A和图5B所示，在绝缘基板10上形成用于传输选通信号的多条栅极布线。栅极布线(22、24、26、27、28)包括：栅极线22，其横向延伸；栅极线焊盘(gate line pad)24，其连接到栅极线22的一端，以接收来自外部电路的选通信号并将该信号传输到栅极线22；栅电极26，其从TFT中伸出，连接到栅极线22；以及存储电极27和与栅极线22平行形成的存储电极线28。存储电极线28横向穿过像素区，并连接到比存储电极线28宽的存储电极27。存储电极27重叠与像素电极82连接的漏电极延伸部67(稍后将对其做描述)，并形成存储电容器，该存储电容器增强了像素的电荷存储容量。可改变存储电极线28和存储电极27的形状和布置。当通过将像素电极82与栅极线22重叠而产生的存储电容器足够时，可省略存储电极27的形成。
如图5B所示，栅极布线(22、24、26、27)分别具有三层结构，该三层结构包含氧化银的下层、包含银(Ag)或银(Ag)合金的导电层(222、242、262、272)、以及上层(223、243、263、273)。虽然图5B中未示出，但是存储电极线28具有与栅极布线(22、24、26、27)相同的多层结构。在具有多层结构的栅极布线中也包括存储电极线28(以下将对此进行描述)，且栅极布线(22、24、26、27)的特性适用于存储电极线28。将图1的布线结构应用于多层栅极布线(22、24、26、27、28)。
栅极绝缘层30由氮化硅(SiNx)形成于基板10和栅极布线(22、24、26、27、28)上。此处，底层(221、241、261、271)有助于上覆(overlying)银(Ag)导电层(222、242、262、272)粘附至绝缘基板10，同时上层(223、243、263、273)防止银(Ag)导电层(222、242、262、272)在随后的步骤中受到损害。
半导体层40由氢化非晶硅或多晶硅呈岛状地形成于栅电极26上的栅极绝缘层30上。欧姆接触层55和56形成在半导体层40上，并可由硅化物或掺杂有高浓度n型杂质的n+氢化非晶硅制成。
在欧姆接触层55和56以及栅极绝缘层30上形成数据布线(62、65、66、67、68)。数据布线(62、65、66、67、68)包括：数据线62，其基本上沿纵向延伸并与栅极线22交叉，以限定像素；源电极65，其连接到数据线62，并在欧姆接触层55上方延伸；数据线焊盘68，其连接到数据线62的一端，并接收来自外部电路的图像信号；漏电极66，其与源电极65隔开并形成在欧姆接触层56上，以从栅电极26观察与源电极65相对；以及漏电极延伸部67，其从漏电极66伸出并具有与存储电极27重叠的大区域。
类似于栅极布线(22、24、26、27)，数据布线(62、65、66、67、68)也分别是由三层结构形成，该三层结构包括：包含氧化银的底层(621、651、661、671、681)、包含银(Ag)或银(Ag)合金的银导电层(622、652、662、672、682)、和上层(623、653、663、673、683)。将图1的布线结构应用到如此形成的多层数据布线(62、65、66、67、68)。换句话说，底层(621、651、661、671、681)补充银导电层(622、652、662、672、682)至下部结构(即，欧姆接触层55和56以及栅极绝缘层30)的粘附力。
源电极65重叠半导体层40的至少一部分。从栅电极26观察，漏电极66面向源电极65且与其相对，并且重叠至少一部分半导体层40。
漏电极延伸部67重叠存储电极27，以在存储电极27与栅极绝缘层30之间形成存储电容器。在没有存储电极27的情况下，可不形成漏电极延伸部67。
此处，栅电极26、形成于其上的半导体层40、欧姆接触层55和56、源电极65、以及漏电极66构成TFT，并且半导体层40构成TFT的沟道部(channel portion)。在所示的实施例中，采用底部栅极型TFT，其中栅电极26形成在包括沟道部的半导体层40下面。
在数据线62、65、66、67、68上形成钝化层70，且露出通过该钝化层的半导体层40的一部分。钝化层70优选地由以下材料制成：具有良好平坦特性(flatness characteristic)的感光有机材料、通过等离子体增强型化学汽相沉积(PECVD)形成的低介电绝缘材料(例如，a-Si:C:O和a-Si:O:F)、或例如氮化硅的无机绝缘体。当钝化层70由有机材料制成时，可进一步在有机层下面设置由氮化硅(SiN)或氧化硅(SiO2)制成的绝缘层(未示出)，以防止钝化层70的有机材料接触在源电极65与漏电极66之间的半导体层40的露出部分。
在钝化层70中形成接触孔77和78，以分别露出漏电极延伸部67和数据线焊盘68。在钝化层70与栅极绝缘层30中形成接触孔74，以露出栅极线焊盘24。在钝化层70上形成像素电极82，以通过接触孔77电连接到漏电极66，该像素电极位于像素区中。像素电极82接收来自漏电极66的数据电压，且在提供有数据电压的像素电极82与上部显示基板的共电极之间产生电场，该电场确定像素电极82与共电极之间的LC层中的液晶分子的方向。
另外，在钝化层70上形成辅助栅极线焊盘84与辅助数据线焊盘88，以通过接触孔74和78分别连接到栅极线焊盘24和数据线焊盘68。像素电极82及辅助栅极线焊盘86和辅助数据线焊盘88优选地由诸如ITO的透明导体制成。
图5A和图5B的TFT基板可应用于液晶显示(LCD)装置。
以下，将参考图6A到图9B详细描述根据本发明实施例的图5A和图5B的TFT基板的制造方法。
首先，如图6A和图6B所示，通过溅射，在绝缘基板10上依次沉积包含氧化银的底层(221、241、261、271)、包含银(Ag)或银(Ag)合金的银导电层(222、242、262、272)、和上层(223、243、263、273)，来形成多层的栅极层。接着，在该多层栅极层上形成用于限定栅极布线(22、24、26、27、28)的光刻胶图案，然后使用光刻胶图案作为蚀刻掩模，依次蚀刻或以分批工艺蚀刻上层(223、243、263、273)、银导电层(222、242、262、272)和上层(223、243、263、273)。然后去除光刻胶图案。这样，通过与形成图1的布线结构相同的方法来形成包括栅极线22、栅电极26、栅极线焊盘24、存储电极27、和存储电极线28的栅极布线。完成了栅极布线(22、24、26、27、28)。从而，在如图4，即使在湿蚀刻并去除光刻胶之后，包含银导电层(222、242、262、272)的已完成栅极布线(22、24、26、27、28)仍可良好地粘附至下部结构，例如，绝缘基板10。
接着，如图7A和图7B所示，使用化学汽相沉积(CVD)，连续地将由氮化硅制成的栅极绝缘层30、本征非晶硅层、以及掺杂非晶硅层分别沉积成约1500到约5000的厚度、约500到约2000的厚度、以及约300到约600的厚度。使用光刻法蚀刻本征非晶硅层和掺杂非晶硅层，以在对应于栅电极26的栅极绝缘层30的一部分上形成岛状半导体层40和掺杂非晶硅层50。
接下来，如图8A和图8B所示，通过溅射，在栅极绝缘层30和掺杂非晶硅层50上依次沉积包含氧化银的底层(621、651、661、671、681)、包含银或银合金的银导电层(622、652、662、672、682)、和上层(623、653、663、673、683)，来形成多层的数据层。在多层数据层上形成用于限定数据布线(62、65、66、67、68)的光刻胶图案，使用光刻胶图案作为蚀刻掩模，依次蚀刻或以分批工艺蚀刻上层(623、653、663、673、683)、银导电层(622、652、662、672、682)、和底层(621、651、661、671、681)，从而露出沟道部下面的掺杂非晶硅层50。去除光刻胶图案。形成数据布线(62、65、66、67、68)，该数据布线(62、65、66、67、68)包括：数据线62，基本上沿纵向延伸且与栅极线22交叉；源电极65，其连接到数据线62且在欧姆接触层55的上方延伸；数据线焊盘68，其连接到数据线62的一端并接收来自外部电路的图像信号；漏电极66，其与源电极65隔开且形成在欧姆接触层56上，从而从栅电极26观察与源电极65相对；以及漏电极延伸部67，其从漏电极66伸出，并具有与存储电极27重叠的大区域。数据布线(62、65、66、67、68)通过与形成图1布线结构相同的方法而形成。因而，如以上参考图4，即使在湿蚀刻并去除光刻胶之后，已形成的数据布线(62、65、66、67、68)仍很好地粘附至下部结构，例如，绝缘基板10。
接下来，对未被数据布线(62、65、66、67、68)覆盖的掺杂非晶硅层50执行干蚀刻，从而从栅电极26观察，在两侧形成欧姆接触层55和56并露出在欧姆接触层55和56之间的半导体层40。此时，可使用源电极65和漏电极66作为蚀刻掩模来执行蚀刻，在使用限定数据布线(62、65、66、67、68)的光刻胶图案作为蚀刻掩模对掺杂半导体层40执行干蚀刻以后，可去除用于限定数据布线(62、65、66、67、68)的光刻胶图案。从而，形成了底部栅极型TFT，其包括：栅电极26、形成于其上的半导体层40、欧姆接触层55和56、源电极65、和漏电极66，其中栅电极26形成在半导体层40的沟道部的下面。
接下来，如图9A和图9B所示，钝化层70由单层或多层形成，该单层或多层由具有良好平坦特性和感光性的有机材料、通过等离子体增强型化学汽相沉积形成的具有低介电常数的绝缘材料(例如a-Si:C:O或a-Si:O:F)、或诸如SiNx的无机材料制成。
接下来，通过光刻法使栅极绝缘层30和钝化层70形成图案，从而形成用于露出栅极线焊盘24、漏电极延伸部67、和数据线焊盘68的接触孔74、77、和78。当钝化层70由有机光刻胶制成时，通过光刻法就可形成接触孔74、77、和78。
再次参考图5A和图5B，在ITO层上沉积诸如ITO或IZO的透明导电材料、或诸如铝(Al)或铝(Al)合金或银(Ag)或银(Ag)合金的具有良好反射性的材料，并执行光刻法，从而形成了通过接触孔77连接到漏电极66的像素电极82、以及通过接触孔74和78连接到栅极线焊盘24和数据线焊盘68的辅助栅极线焊盘84和辅助数据线焊盘88。
现在，将参考图10A和图10B描述TFT基板和该TFT基板的制造方法，该TFT基板具有半导体层和图案相同的布线。图10A是根据本发明另一实施例的TFT基板的电路图，以及图10B是沿图10A的线B-B′截取的截面图。
如图10A和图10B所示，该TFT基板具有与图5A和图5B中的TFT基板相似的结构，除了半导体层44和欧姆接触层52、55、56、和68形成为线状，其具有与数据布线(62、65、66、67、68)相同的图案。欧姆接触层52、55、56、和68基本上具有与数据布线(62、65、66、67、68)相同的图案，但区别在于半导体层44在沟道部并未断开。与图5A和图5B的TFT基板的制造方法不同，在图5A和图5B中，使用不同的掩模形成半导体层和数据布线，而在图10A和图10B的TFT基板的制造方法中，使用包括狭缝或半透膜(semi-permeable membrane)的单个掩模来使数据布线、欧姆接触层、和数据线形成图案。由于其它的工艺与图5A和图5B的TFT基板制造方法的工艺基本相同，故不再赘述。
接下来，将参考图11A到图11C描述根据本发明另一实施例的TFT基板的制造方法。图11A到图11C的TFT基板用于有机EL显示装置，并包括图1的布线结构。图11A是根据本发明另一实施例的TFT基板的电路图，且图11B和图11C是沿图11A的线B-B′和C-C′截取的截面图。
如图11A到图11C所示，在绝缘基板10上形成由氧化硅或氮化硅制成的阻挡层11，并且在阻挡层11上形成由多晶硅制成的第一半导体层40a和第二半导体层40b。由多晶硅制成的电容器半导体层40c连接到第二半导体层40b。第一半导体层40a包括第一TFT部405a、406a、和402a，并且第二半导体层40b包括第二TFT部405b、406b、和402b。TFT部405a(称为第一源区)和TFT部406a(称为第一漏区)都掺杂有n型杂质，TFT部405b(称为第二源区)和TFT部406b(称为第二漏区)都掺杂有p型杂质。根据驱动状态(driving condition)，第一源区405a和第一漏区406a可掺杂有p型杂质，第二源区405b和第二漏区406b可掺杂有n型杂质。
在半导体层40a、40b、和40c上形成由氧化硅或氮化硅制成的栅极绝缘层30。
在栅极绝缘层30上形成栅极布线(22、26a、26b、27)，其包括：横向延伸的栅极线22；第一栅电极26a，其以突起的形式连接到栅极线22，并重叠第一TFT的沟道部402a；第二栅电极26b，其与栅极线22隔开并重叠第二TFT的沟道部402b；以及存储电极27(未示出)，其连接到第二栅电极26b并重叠电容器半导体层40c。虽然在图11A到11C中未示出存储电极27，但是应该理解存储电极27与图5A和图5B中所示的存储电极27相同或相似。
栅极布线(22、26a、26b、27)具有三层结构，该三层结构包括：包含氧化银的底层(261a、261b、271)、包含银(Ag)或银(Ag)合金的银导电层(262a、262b、272)、和上层(263a、263b、273)。虽然在图11B和图11C中未示出，但是栅极线22具有与栅极布线(26a、26b、27)相同的多层结构(以下，将对此进行详细描述)，且栅极布线(26a、26b、27)的特性适用于栅极线22。
图1的布线结构可应用于多层栅极布线(22、26a、26b、27)。例如，此处，底层(261a、261b、271)有助于上覆导电层(262a、262b、272)与栅极绝缘层30之间的粘附，并防止用于形成绝缘基板10和银导电层(262a、262b、272)的材料彼此扩散。
在栅极绝缘层30上形成第一层间绝缘层71，在第一层间绝缘层中形成有栅极布线(22、26a、26b、27)。
在第一层间绝缘层71上形成数据布线(62、63、65a、65b、66a、66b)。数据布线(62、63、65a、65b、66a、66b)包括：数据线62，其沿纵向延伸，与栅极线22交叉，并限定像素；驱动电压线63，其提供驱动电压；第一源电极65a，通过接触孔75a连接到第一源区405a，作为数据线62的分支；第一漏电极66a，其与第一源电极65a隔开并连接到第一漏区406a；第二源电极65b，其通过接触孔75b连接到第二源区405b，作为驱动电压线63的分支；以及第二漏电极66b，其与第二源电极65b隔开并连接到第二漏区406b。第一漏电极66a通过接触孔76a和73接触第一漏区406a和第二栅电极26b并与其电连接，这些接触孔穿过第一层间绝缘层71和栅极绝缘层30。第二漏电极66b通过穿过第一层间绝缘层71和栅极绝缘层30的接触孔76b与第二漏区406b电连接。
与栅极布线(22、26a、26b、27)类似，数据布线(62、63、65a、65b、66a、66b)具有三层结构，该三层结构分别包括：包含氧化银的底层(621、631、651a、651b、661a、661b)、包含银或银合金的银导电层(622、632、652a、652b、662a、662b)、和上层(623、633、653a、653b、663a、663b)。
图1的布线结构应用到多层数据布线(62、63、65a、65b、66a、66b)。例如，此处，底层(621、631、651a、651b、661a、661b)补充银导电层(622、632、652a、652b、662a、662b)与下部结构(即，半导体层405a、405b、406a和406b和第一层间绝缘层71)之间的粘附力，并防止用于形成半导体层405a、405b、406a和406b、第一层间绝缘层71、和银导电层(622、632、652a、652b、662a、662b)的材料彼此扩散。
此处，半导体层40a和40b、第一和第二栅电极26a和26b、第一和第二源电极65a和65b、以及第一和第二漏电极66a和66b分别构成第一和第二TFT。第一TFT是开关TFT，第二TFT是驱动TFT。在所示的实施例中，形成了顶部栅极型TFT，其包括在具有沟道部402a和402b的半导体层40a和40b上形成的栅电极26a和26b。
由氮化硅、氧化硅、或有机绝缘材料制成的第二层间绝缘层72形成在数据布线(62、63、65a、65b、66a、66b)上，且包括用于露出漏电极66b的接触孔72b。
通过接触孔72b连接到第二漏电极66b的像素电极82形成在第二层间绝缘层72上。像素电极82优选地由高反射性的材料(例如，Al(或Al合金)或Ag(或Ag合金))制成。必要时，像素电极82可由诸如ITO或IZO的透明导电材料制成。形成像素电极82的材料可根据显示装置是底部发光型(bottom emission type)还是顶部发光型(top emission type)来选择，底部发光型是在TFT基板下方显示图像，而顶部发光型是在TFT基板上方显示图像。
在第二层间绝缘层72上形成由有机绝缘材料制成的隔离壁91，以将有机发光单元隔开。通过曝光并显影包括黑色颜料的感光剂来形成隔离壁91，以用作阻挡层并简化它的形成工艺。有机发光层92形成在像素电极82上隔离壁91所围绕的区域中。有机发光层92由发出红色、绿色、和蓝色之一的有机层制成，且顺序地并重复地排列有机发光层92的红色、绿色、和蓝色有机层。
在有机发光层92和隔离壁91上形成缓冲层95。必要时，可不形成缓冲层95。
在缓冲层95上形成共电极100。共电极100由诸如ITO或IZO的透明导电材料制成。当像素电极82由诸如ITO或IZO的透明导电材料制成时，共电极100可由高反射性材料(例如，银(Ag)或银(Ag)合金或者铝(Al)或铝(Al)合金)制成。
图11A到图11C的TFT基板可应用于有机EL显示装置。
以下，将参考图12A到图12C详细描述根据本发明另一实施例的TFT基板的制造方法。
参考图12A到图12C，阻挡层11通过将氧化硅沉积在基板10上而形成，且通过低压化学汽相沉积(LPCVD)或等离子体增强型化学汽相沉积(PECVD)，将非晶硅沉积到阻挡层11上，随后形成图案。随后，将激光辐射到非晶硅或对非晶硅加热，以使非晶硅结晶为多晶硅。接下来，形成由多晶硅制成的半导体层40a、40b、和40c。
参考图13A到图13C，通过使用CVD沉积氮化硅，在形成有半导体层40a、40b、和40c的阻挡层11上形成栅极绝缘层30。
通过溅射，在栅极绝缘层30上依次沉积包含氧化银的底层(261a、261b、271)、包含银(Ag)或银(Ag)合金的银导电层(262a、262b、272)、和上层(263a、263b、273)，来形成多层的栅极层。
接下来，在多层栅极层上形成用于限定第一栅电极26a和栅极线22的光刻胶图案。覆盖并保护将形成有第二栅电极26b和存储电极27的区域，该区域包括第二TFT的沟道部402a。随后，使用光刻胶图案作为蚀刻掩模来依次蚀刻或以分批工艺蚀刻上层263a、银导电层262a、和底层261a。
通过将n型杂质注入第一TFT部的半导体层40a中来限定第一栅电极26a下面的沟道部402a，并形成第一源区405a和第一漏区406a。随后，去除第一光刻胶图案。以此方式，完成了栅极线22、第一栅电极26a、和半导体层40a，该半导体层40a包括沟道部402a、第一源区405a、和第一漏区406a。
可通过与形成图1的布线结构相同的方法来形成栅极布线(22、26a、26b、27)。因而，如以上参考图4所述，即使在湿蚀刻并去除光刻胶之后，包括银导电层(262a、262b、272)的已完成栅极布线(22、26a、26b、27)也可很好地粘附至下部结构，例如，栅极绝缘基板30。
参考图14A到图14C，在形成有栅极布线(22、26a、26b、27)的栅极绝缘层30上沉积第一层间绝缘层71，然后对第一层间绝缘层71和栅极绝缘层30执行光刻法，从而分别形成用于露出第一源区405a、第一漏区406a、第二源区405b、和第二漏区406b的接触孔75a、76a、75b和76b、以及用于露出第二栅电极26b一部分的接触孔73。
参考图15A到图15C，通过溅射，在半导体层40a和40b上依次沉积包含氧化银的底层(621、631、651a、651b、661a、661b)、包含银或银合金的银导电层(622、632、652a、652b、662a、662b)、和上层(623、633、653a、653b、663a、663b)，来形成多层的数据层，该半导体层通过第一层间绝缘层71和接触孔75a、76a、75b、和76b露出。随后，在多层数据层上形成用于限定数据布线(62、63、65a、65b、66a、66b)的光刻胶图案，使用光刻胶图案作为蚀刻掩模依次蚀刻或以分批工艺蚀刻上层(623、633、653a、653b、663a、663b)、银导电层(622、632、652a、652b、662a、662b)、和底层(621、631、651a、651b、661a、661b)。这样就完成了数据布线，该数据布线包括：数据线62，其沿纵向延伸，与栅极线22交叉以限定像素；驱动电压线63，其提供驱动电压；第一源电极65a，其通过接触孔75a连接到第一源区405a，作为数据线62的分支；第一漏电极66a，其与第一源电极65a隔开并连接到第一漏区406a；第二源电极65b，其通过接触孔75b连接到第二源区406a，作为驱动电压线63的分支；以及第二漏电极66b，其与第二源电极65b隔开并连接到第二漏区406b。
图1的布线结构可应用于数据布线(62、63、65a、65b、66a、66b)。因此，如参考图4所述，即使在诸如湿蚀刻或去除光刻胶的形成图案工艺之后，包括银导电层(622、632、652a、652b、662a、662b)的已形成的数据布线(62、63、65a、65b、66a、66b)仍可很好地粘附至下部结构，例如，半导体层40a和40b。因而，形成顶部栅极型第一TFT，其包括：半导体层40a、形成于其上的栅电极26a、源电极65a、和漏电极66a，其中，栅电极26a形成在半导体层40a上，并且形成顶部栅极型第二TFT，其包括半导体层40b、形成于其上的栅电极26b、源电极65b、和漏电极66b，其中栅电极26b形成在半导体层40b上。
接下来，如图16A到图16C所示，沉积第二层间绝缘层72并使其形成图案，从而形成用于露出第二漏电极66b的接触孔72b。
然后，如图17A到图17C所示，沉积具有良好反射性的金属(例如，铝(或铝合金)或银(或银合金))并使其形成图案，从而形成像素电极82。
接下来，再次参考图11A到图11C，将包括黑色颜料的有机层涂覆在形成有像素电极82的第二层间绝缘层72上，随后曝光并显影，从而形成隔离壁91，其填充除了有机发光空间之外的区域。随后，在该有机发光空间中使用沉积或喷墨印刷来形成有机发光层92。
接下来，将导电有机材料涂覆在隔离壁91和有机发光层92上，从而形成缓冲层95。在缓冲层95上沉积ITO或IZO，从而形成共电极100。此处，像素电极82优选地由诸如ITO或IZO的透明导电材料制成。在这种情况下，共电极100可由诸如Al(或Al合金)或Ag(或Ag合金)的高反射性材料制成。
虽然已描述根据本发明实施例的三层布线结构，该三层布线结构包括：在栅极线和数据线中包含氧化银的底层、包含银或银合金的银导电层、和上层，但是应该明白，在某些实施例中，可能仅栅极线和数据线之一具有三层布线结构，而另一种线具有本领域公知的布线结构。
另外，虽然已描述了根据本发明实施例的TFT基板及其制造方法，其被应用于底部栅极型LCD，但是该TFT基板及其制造方法也可应用到有机EL显示器。在这种情况下，为每个像素提供一对底部栅极型TFT，分别作为开关TFT和驱动TFT。
另外，虽然已描述了根据本发明另一实施例的TFT基板及其制造方法，其被应用于顶部栅极型有机EL显示器，但是该TFT基板及其制造方法也可应用于具有对于每个像素的TFT的LCD的TFT基板。在这种情况下，顶部栅极型TFT LCD优选地为反射型。另外，根据本发明实施例的TFT基板及其制造方法也可应用于在滤色器上具有薄膜晶体管的滤色器阵列(AOC)基板。
如上所述，在根据本发明实施例的布线结构和布线的制造方法中，由于银导电层与下部结构之间的粘附力得到增强，所以可获得具有改进信号特性的可靠的、低电阻率银布线。另外，由于简化了布线的制造方法，因此也可提高处理效率。
虽然，已参考典型实施例具体示出并描述了本发明，但是本领域的技术人员应该明白，在不脱离本发明的所附权利要求书所限定的精神和范围内，可对本文作出各种形式和细节上的改变。

Claims (28)

1.一种布线结构，包括：
底层，包含氧化银，形成在下部结构上；以及
银导电层，包含银或银合金，形成在所述底层上。
2.根据权利要求1所述的布线结构，其中，所述氧化银设置于所述下部结构与所述底层之间的交界面处。
3.根据权利要求1所述的布线结构，其中，所述底层的厚度在约10到约2000的范围内。
4.根据权利要求1所述的布线结构，其中，所述底层包含约5at％到约60at％的氧。
5.根据权利要求1所述的布线结构，进一步包括在所述银导电层上形成的包含氧化银的上层。
6.根据权利要求1所述的布线结构，进一步包括在所述银导电层上形成的上层，所述上层包含氧化铟锡(ITO)、非晶氧化铟锡、氧化铟锌、钨(W)、钼(Mo)、钼铌(MoNb)、或钼钨(MoW)。
7.根据权利要求1所述的布线结构，其中，所述下部结构是绝缘基板、半导体层、或绝缘层。
8.一种布线的制造方法，所述方法包括以下步骤：
在下部结构上形成包含氧化银的底层；
在所述底层上形成包含银或银合金的银导电层；
在所述银导电层上形成上层；以及
使用限定所述布线的光刻胶图案作为蚀刻掩模来使所述上层、所述银导电层、以及所述底层形成图案。
9.根据权利要求8所述的方法，其中，形成所述底层包括：将所述氧化银设置于所述下部结构与所述底层之间的交界面处。
10.根据权利要求8所述的方法，其中，形成所述底层包括：在包含氧的气氛中，使用银或银合金作为靶来执行溅射。
11.根据权利要求10所述的方法，其中，在形成所述底层之后，中断提供氧气的同时，执行所述银导电层的形成。
12.根据权利要求8所述的方法，其中，所述上层包含氧化银。
13.根据权利要求12所述的方法，其中，在形成所述银导电层之后，提供氧的同时，执行所述上层的形成。
14.根据权利要求8所述的方法，其中，所述底层包含约5at％到约60at％的氧。
15.根据权利要求8所述的方法，其中，所述下部结构是绝缘基板、半导体层、或绝缘层。
16.一种薄膜晶体管(TFT)基板，包括：
栅极布线，形成在绝缘基板上，并包括沿第一方向延伸的栅极线和连接到所述栅极线的栅电极；以及
数据布线，形成在所述绝缘基板上，与所述栅极布线绝缘，并在所述绝缘基板上包括沿第二方向延伸且与所述栅极线交叉的数据线、连接到所述数据线的源电极、和与所述源电极隔开的漏电极，
其中，所述栅极布线或所述数据布线均包括：
底层，包含氧化银，形成在下部结构上；以及
银导电层，包含银或银合金，形成在所述底层上。
17.根据权利要求16所述的薄膜晶体管基板，其中，所述氧化银设置于所述下部结构与所述底层之间的交界面处。
18.根据权利要求16所述的薄膜晶体管基板，其中，所述底层的厚度在约10到约2000的范围内。
19.根据权利要求16所述的薄膜晶体管基板，其中，所述底层包含约5at％到约65at％的氧。
20.根据权利要求16所述的薄膜晶体管基板，进一步包括在所述银导电层上形成的包含氧化银的上层。
21.根据权利要求16所述的薄膜晶体管基板，进一步包括在所述银导电层上形成的上层，所述上层包含氧化铟锡、非晶氧化铟锡、氧化铟锌、钨、钼、钼铌、或钼钨。
22.一种薄膜晶体管基板的制造方法，所述方法包括以下步骤：
在绝缘基板上形成栅极布线，所述栅极布线包括沿第一方向延伸的栅极线和连接到所述栅极线的栅电极；以及
在所述绝缘基板上形成数据布线，所述数据布线与所述栅极布线绝缘，并在所述绝缘基板上包括沿第二方向延伸并与所述栅极线交叉的数据线、连接到所述数据线的源电极、和与所述源电极隔开的漏电极，
其中，形成所述栅极布线或所述数据布线包括以下步骤：
在下部结构上形成包含氧化银的底层；
在所述底层上形成包含银或氧合金的银导电层；
在所述银导电层上形成上层；以及
使用限定所述布线的光刻胶图案作为蚀刻掩模来使所述上层、所述银导电层和所述底层形成图案。
23.根据权利要求22所述的方法，其中，形成所述底层包括：将所述氧化银设置在所述下部结构与所述底层之间的交界面处。
24.根据权利要求22所述的方法，其中，形成所述底层包括：在包含氧的气氛中，使用银或银合金作为靶来执行溅射。
25.根据权利要求24所述的方法，其中，在形成所述底层之后，中断提供氧气的同时，执行所述银导电层的形成。
26.根据权利要求22所述的方法，其中，所述上层包含氧化银。
27.根据权利要求26所述的方法，其中，在形成所述银导电层之后，提供氧的同时，执行所述上层的形成。
28.根据权利要求22所述的方法，其中，所述下部结构包含约5at％到约60at％的氧。
CN2006101092608A 2005-08-16 2006-08-03 布线结构、布线制造方法、薄膜晶体管基板及其制造方法 Expired - Fee Related CN1917202B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0074834 2005-08-16
KR1020050074834A KR101168729B1 (ko) 2005-08-16 2005-08-16 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR1020050074834 2005-08-16

Publications (2)

Publication Number Publication Date
CN1917202A true CN1917202A (zh) 2007-02-21
CN1917202B CN1917202B (zh) 2010-05-12

Family

ID=37738146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101092608A Expired - Fee Related CN1917202B (zh) 2005-08-16 2006-08-03 布线结构、布线制造方法、薄膜晶体管基板及其制造方法

Country Status (5)

Country Link
US (1) US20070040954A1 (zh)
JP (1) JP2007053354A (zh)
KR (1) KR101168729B1 (zh)
CN (1) CN1917202B (zh)
TW (1) TW200709427A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292802A (zh) * 2009-01-23 2011-12-21 日亚化学工业株式会社 半导体装置及其制造方法
CN102569486A (zh) * 2012-01-17 2012-07-11 河南大学 一种肖特基栅场效应紫外探测器及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4920266B2 (ja) * 2006-02-17 2012-04-18 株式会社フルヤ金属 積層構造体を有する基板の製造方法
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101392162B1 (ko) * 2008-02-15 2014-05-08 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP2010046343A (ja) * 2008-08-22 2010-03-04 Fujifilm Corp 超音波診断装置
DE102009009557A1 (de) * 2009-02-19 2010-09-02 W.C. Heraeus Gmbh Elektrisch leitende Materialien, Zuleitungen und Kabel für Stimulationselektroden
KR101782081B1 (ko) 2010-08-30 2017-09-26 엘지이노텍 주식회사 발광 소자
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130134100A (ko) * 2012-05-30 2013-12-10 삼성디스플레이 주식회사 액티브 패턴 형성 방법, 이를 적용한 표시 기판 및 이의 제조 방법
JP5779161B2 (ja) * 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
SG11201807643QA (en) * 2016-03-11 2018-10-30 Atotech Deutschland Gmbh Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3578844A (en) * 1968-02-23 1971-05-18 Ncr Co Radiation sensitive display device containing encapsulated cholesteric liquid crystals
JP2875363B2 (ja) * 1990-08-08 1999-03-31 株式会社日立製作所 液晶表示装置
KR930005549B1 (ko) * 1991-06-17 1993-06-23 삼성전자 주식회사 표시패널 및 그의 제조방법
EP0733931B1 (en) * 1995-03-22 2003-08-27 Toppan Printing Co., Ltd. Multilayered conductive film, and transparent electrode substrate and liquid crystal device using the same
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
US6535322B2 (en) * 1999-12-28 2003-03-18 Nippon Mitsubishi Oil Corporation Electrochromic mirror
KR100720087B1 (ko) * 2000-07-31 2007-05-18 삼성전자주식회사 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
TW512325B (en) * 2001-01-10 2002-12-01 Li-Shin Jou Optical recording medium
JP4176988B2 (ja) * 2001-12-10 2008-11-05 株式会社アルバック Ａｇ系膜の成膜方法
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
KR20060108609A (ko) * 2003-09-30 2006-10-18 아사히 가라스 가부시키가이샤 배선이 형성된 기체 형성용 적층체, 배선이 형성된 기체 및이들의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292802A (zh) * 2009-01-23 2011-12-21 日亚化学工业株式会社 半导体装置及其制造方法
US8642392B2 (en) 2009-01-23 2014-02-04 Nichia Corporation Semiconductor device and production method therefor
CN102292802B (zh) * 2009-01-23 2014-11-19 日亚化学工业株式会社 半导体装置及其制造方法
US9018664B2 (en) 2009-01-23 2015-04-28 Nichia Corporation Semiconductor device and production method therefor
CN102569486A (zh) * 2012-01-17 2012-07-11 河南大学 一种肖特基栅场效应紫外探测器及其制备方法

Also Published As

Publication number Publication date
JP2007053354A (ja) 2007-03-01
TW200709427A (en) 2007-03-01
KR20070020674A (ko) 2007-02-22
KR101168729B1 (ko) 2012-07-26
US20070040954A1 (en) 2007-02-22
CN1917202B (zh) 2010-05-12

Similar Documents

Publication Publication Date Title
CN1917202A (zh) 布线结构、布线制造方法、薄膜晶体管基板及其制造方法
CN1897270A (zh) 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN100346218C (zh) 薄膜晶体管阵列面板及其制造方法
CN1819217A (zh) 有源矩阵衬底及其制造方法
CN1945855A (zh) 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
CN1913146A (zh) 薄膜导体及其制造方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
CN1877448A (zh) 蚀刻剂及使用蚀刻剂制造布线及薄膜晶体管基板的方法
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1773341A (zh) 制造柔性显示装置的方法
CN101064318A (zh) 用于显示设备的薄膜晶体管阵列面板及其制造方法
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1628389A (zh) 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1575525A (zh) 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN1577025A (zh) 薄膜晶体管阵列面板及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1508612A (zh) 薄膜晶体管阵列面板及包括该面板的液晶显示器
CN1490872A (zh) 互连、互连形成方法、薄膜晶体管及显示器
CN1752852A (zh) 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
CN1623117A (zh) 用于显示装置的薄膜晶体管阵列板的制造方法
CN1869775A (zh) 液晶显示器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121226

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121226

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20210803

CF01 Termination of patent right due to non-payment of annual fee