CN1825596A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

Abstract

提供了一种薄膜晶体管阵列面板的制造方法，该方法包括在基板上形成具有栅电极、源电极、和漏电极的薄膜晶体管；在源电极和漏电极上形成钝化层；在钝化层上形成光刻胶膜；使用光刻胶膜作为掩模选择性地蚀刻钝化层；形成导电膜；以及使用CMP(化学机械抛光)工艺去除光刻胶膜和设置在光刻胶膜上的导电膜，以形成连接到漏电极的像素电极。

Description

薄膜晶体管阵列面板及其制造方法

相关申请

本申请要求于2005年1月14日提交的韩国专利申请第2005-0003680号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及薄膜晶体管阵列面板及其制造方法。

背景技术

诸如液晶显示器(LCD)和有机发光显示器(OLED)的有源型显示装置包括多个以矩阵形式排列的像素、场致电极(fieldgenerating electrode)、和开关元件。开关元件包括具有三个端子(即，栅极、源极、和漏极)的薄膜晶体管(TFT)。每个像素的TFT响应于栅极信号，选择性地将数据信号传输到场致电极。

显示装置还包括多条用于将信号传输到开关元件的信号线，其包括传输栅极信号的栅极线和传输数据信号的数据线。

LCD和OLED包括设置有TFT、场致电极、和信号线的面板。这种类型的面板也称为TFT阵列面板。

TFT阵列面板具有分层结构，其包括若干个导电层和绝缘层。栅极线、数据线、和场致电极由不同的导电层形成并且通过绝缘层隔开。

通过若干光刻步骤和蚀刻步骤制造具有分层结构的TFT阵列面板。由于光刻需要时间并且产生成本，所以期望减少光刻步骤的数量。

发明内容

提供了一种薄膜晶体管阵列面板的制造方法。该方法包括在基板上形成具有栅电极、源电极、以及漏电极的薄膜晶体管；在源电极和漏电极上形成钝化层；在钝化层上形成光刻胶膜；使用光刻胶膜作为掩模选择性地蚀刻钝化层；形成导电膜；以及使用CMP(化学机械抛光)工艺去除光刻胶膜以及设置于光刻胶膜上的导电膜，以形成连接到漏电极的像素电极。

提供了另一种薄膜晶体管阵列面板的制造方法，该方法包括在基板上形成包括栅电极的栅极线；在栅极线上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成欧姆接触层；在欧姆接触层上形成数据线和漏电极；在数据线和漏电极上形成钝化层；在钝化层上形成第一光刻胶膜；使用光刻胶作为掩模，蚀刻光刻胶膜；形成导电膜；以及使用CMP(化学机械抛光)去除第一光刻胶膜以及设置于第一光刻胶膜上的导电膜，以形成连接到漏电极的像素电极。

可通过使用包括遮光区、半透明区、以及透光区的光掩模形成第一光刻胶膜。半透明区可形成在由栅极线和数据线包围的区域上，并且包括漏电极的一部分。

钝化层的蚀刻可包括形成用于露出数据线的端部的第一接触孔，并且还可包括通过蚀刻具有栅极绝缘层的钝化层，形成用于露出栅极线的端部的第二蚀刻孔。

像素电极的形成可包括形成第一和第二接触辅助件，其分别通过第一和第二接触孔连接到数据线的端部和栅极线的端部。

半导体层的形成和数据线和漏电极的形成可包括：顺序地沉积栅极绝缘层、本征a-Si层、非本征a-Si层、以及导电层；在导电层上形成第二光刻胶，以使第二光刻胶根据导电层上的位置而具有不同的厚度；以及使用第二光刻胶膜作为掩模，选择性地蚀刻导电层、非本征a-Si层、和a-Si层，以形成数据线、漏电极、和欧姆接触层。

可通过使用包括遮光区、半透明区、以及透光区的光掩模，形成第二光刻胶膜。

第一光刻胶可具有1微米到4微米的厚度。

在另一方面，本发明是一种薄膜晶体管阵列面板，其包括：薄膜晶体管、钝化层、光刻胶膜、以及像素电极。薄膜晶体管包括形成在基板上的栅电极、源电极、以及漏电极。钝化层形成在源电极和漏电极的第一部分上，光刻胶膜形成在钝化层上，并且像素电极形成在漏电极的第二部分上。

像素电极可形成在钝化层和光刻胶膜的侧壁上。

光刻胶的表面高度与像素的部分的高度相同。

薄膜晶体管阵列面板还可包括：形成在基板上并包括栅电极的栅极线；形成在栅极线上的栅极绝缘层；形成在栅极绝缘层上的半导体层；以及形成在半导体层上的数据线，其包括源电极，并且与漏电极分离。

漏电极的第二部分可与由栅极线和数据线包围的区域重叠。

光刻胶膜可包括露出数据线的一部分以及钝化层的第一接触孔以及露出栅极线的一部分以及钝化层和栅极绝缘层的第二接触孔。

薄膜晶体管阵列面板还可包括：第一和第二接触辅助件，其分别通过第一和第二接触孔连接到栅极线和数据线。

光刻胶膜的表面高度与第一和第二接触辅助件的表面高度相同。

附图说明

通过参照附图详细地描述其实施例，本发明将会变得更加显而易见，其中：

图1是根据本发明实施例的TFT阵列下部面板的布局图；

图2A是沿着IIa-IIa线截取的图1所示的TFT阵列面板的截面图；

图2B是沿着IIb-IIb线截取的图1所示的TFT阵列面板的截面图；

图3、6、和11是根据本发明实施例的在其制造方法的中间步骤中，图1到图2B所示的TFT阵列面板的布局图；

图4A是沿着IVa-IVa线截取的图3中所示的TFT阵列面板的截面图；

图4B是沿着IVb-IVb线截取的图3中所示的TFT阵列面板的截面图；

图5A是对图4A所示的状态进行额外步骤之后的沿着IVa-IVa线截取的图3中所示的TFT阵列面板的截面图；

图5B是对图4B所示的状态进行额外步骤之后的沿着IVb-IVb线截取的图3中所示的TFT阵列面板的截面图；

图7A是沿着VIIa-VIIa线截取的图6中所示的TFT阵列面板的截面图；

图7B是沿着VIIb-VIIb线截取的图6中所示的TFT阵列面板的截面图；

图8A是对图7A中所示的状态进行额外步骤之后的沿着VIIa-VIIa线截取的图6中所示的TFT阵列面板的截面图；

图8B是对图7B中所示的状态进行额外步骤之后的沿着VIIb-VIIb线截取的图6中所示的TFT阵列面板的截面图；

图9A是图8A所示的步骤之后的TFT阵列面板的截面图；

图9B是图8B所示的步骤之后的TFT阵列面板的截面图；

图12A是沿着XIIa-XIIa线截取的图11中所示的TFT阵列面板的截面图；

图12B是沿着XIIb-XIIb线截取的图11中所示的TFT阵列面板的截面图；

图13A是图12A所示的步骤之后的TFT阵列面板的截面图；以及

图13B是图12B所示的步骤之后的TFT阵列面板的截面图。

具体实施方式

下面，将参照附图更加完全地说明本发明，其中，示出了本发明的优选实施例。然而，本发明包括在不同形式中并且不应该将本发明限制在所述实施例内。在整个说明书附图中，相同的标号表示相同的元件。

在附图中，为了清楚起见，扩大了各层的厚度及区域。相同的标号始终表示相同的元件。应当理解，当提到诸如层、薄膜、区域、基板或面板的元件“位于”另一个元件上，是指其直接位于另一个元件上。

以下，将参照附图描述根据本发明实施例的TFT及其制造方法。

将参照图1、2A和2B详细地描述根据本发明实施例的TFT阵列面板。

图1是根据本发明实施例的TFT阵列下部面板的布局图，图2A是沿着IIa-IIa线截取的图1所示的TFT阵列面板的截面图，并且图2B是沿着IIb-IIb线截取的图1所示的TFT阵列面板的截面图。

通过使用诸如透明玻璃或塑料的材料，在绝缘基板110上形成多条栅极线121。

栅极线121传输栅极信号并且基本上沿第一方向延伸。每条栅极线121均包括多个如图1所示向上突出的栅电极124，并该栅电极具有用于与另一层或外部驱动电路接触的大区域。用于产生栅极信号的栅极驱动电路(未示出)可安装到柔性印刷电路(FPC)膜(未示出)上，其可附着到基板110，直接安装到基板110上，或集成到基板110上。可延伸栅极线121以连接到可集成到基板110上的驱动电路。

栅极线121优选地由诸如Al和Al合金的含Al金属，诸如Ag和Ag合金的含Ag金属、诸如Cu和Cu合金的含Cu金属、诸如Mo和Mo合金的含Mo金属、Cr、Ta、或Ti制成。然而，其也可具有包括两个具有不同物理特性的导电膜(未示出)的多层结构。优选地，两个膜中的一个由诸如含Al金属、含Ag金属、以及含Cu金属的用于降低信号延迟或电压降的低电阻率金属制成。另一个膜优选地由诸如含Mo金属、Cr、Ta、或Ti的材料制成，其具有与诸如氧化铟锡(ITO)和氧化铟锌(IZO)的其它材料一致的良好的物理、化学、以及电接触特性。例如，下部Cr膜可与上部Al(合金)膜结合，或者下部Al(合金)膜可与上部Mo(合金)膜结合。在此所提供的特定基板仅为实例，并且栅极线121可由没有特别在此明确提及的各种金属或导体制成。

栅极线121的侧面相对于基板110的表面倾斜，以形成约30-80度的倾斜角。

优选地由氮化硅(SiNx)或氧化硅(SiOx)制成的栅极绝缘层140形成在栅极线121上。

在栅极绝缘层140上形成多个优选地由氢化非晶硅(缩写为“a-Si”)或多晶硅制成的半导体带151。半导体带151沿基本上与第一方向垂直的第二方向延伸。每个半导体带151包括向栅电极124伸出的多个突出物(projection)154。

在半导体带151上形成多个欧姆接触带和岛161和165。欧姆接触带和岛161和165优选地由重掺杂有诸如磷的N型杂质的n+氢化a-Si制成，或者它们可由硅化物制成。每一个欧姆接触带161包括多个突出物163，并且突出物163和欧姆接触岛165成对地位于半导体带151的突出物154上。

半导体带151和欧姆接触件161和165的侧面相对于基板110的表面倾斜以形成优选地在30-80度范围内的倾斜角。

多条数据线171和多个漏电极175形成在欧姆接触件161和165以及栅极绝缘层140上。

数据线171传输数据信号并且沿第二方向延伸以与栅极线121交叉。每条数据线171均包括多个向栅电极124突出的并且以新月形弯曲的源电极173，以及具有用于与另一层或外部驱动电路接触的大区域的端部179。可将用于产生数据信号的数据驱动电路(未示出)安装到FPC膜(未示出)上，其可附着到基板110上，直接安装到基板110上，或集成到基板110上。可延伸数据线171以连接到集成在基板110上的驱动电路。

漏电极175与数据线171分离并且相对于栅电极124与源电极173相对设置。每个漏电极175包括宽端部、扩展部(expansion)177、以及窄端部。窄端部由源电极173部分地包围。

栅电极124、源电极173、和漏电极175以及半导体带151的突出物154形成TFT，该TFT具有形成在突出物154中的沟道，该突出物设置在源电极173和漏电极175之间。

数据线171和漏电极175优选地由诸如Cr、Mo、Ta、Ti、或其合金的难熔金属制成。然而，数据线171可具有多层结构，其包括难熔金属膜(未示出)以及低电阻率膜(未示出)。例如，多层结构可以是包括下部Cr/Mo(合金)膜以及上部Al(合金)膜的双层结构，或者是包括下部Mo(合金)膜、中间Al(合金)膜、以及上部Mo(合金)膜的三层结构。在此所提及的用于数据线171和漏电极175的特定材料和结构并不限定本发明，并且数据线171和漏电极175可由在此没有明确提及的各种材料或导体制成。

数据线171和漏电极175具有倾斜的边外形，并且相对于基板110的倾斜角约为30-80度。

欧姆接触件161和165仅夹置于上覆(overlying)半导体带151和下层导体171和175之间，以降低半导体带151和导体171、175之间的接触电阻。

半导体带151具有与数据线171和漏电极175以及下层欧姆接触件161和165几乎相同的平面形状。然而，半导体带151包括一些未被数据线171或漏电极175覆盖的露出部分，例如位于源电极173和漏电极175之间的部分。

钝化层180形成在栅极线121、数据线171、漏电极175、以及半导体带151的露出部分上。

钝化层180由诸如氮化硅的无机绝缘体制成。然而，钝化层180可由有机绝缘体制成，该有机绝缘体具有良好的平面特性以及感光性，或者由低介电绝缘材料制成，其具有低于4.0的介电常数，例如由等离子增强型化学汽相沉积(PECVD)形成的a-Si:C:O以及a-Si:O:F。钝化层180可具有包括下部无机膜和上部有机膜的双层结构。

钝化层180具有露出数据线171的端部179的多个接触孔182的下部侧壁以及露出由栅极线121和数据线171包围的区域的多个开口187的下部侧壁。钝化层180和栅极绝缘层140具有露出栅极线121的端部129的多个接触孔181的下部侧壁。

光刻胶膜52形成在钝化层180上。光刻胶膜52具有接触孔182和开口187的上部侧壁，以形成接触孔182和开口187。开口187露出漏电极175的一部分以及栅极绝缘层140的一部分。光刻胶膜52形成接触孔181的上部侧壁。

多个像素电极191分别形成在开口187中，并且多个接触辅助件81和82分别形成在接触孔81和82中。像素电极191和接触辅助件81、82优选地由诸如ITO、IZO、或a-ITO的透明导体制成，或者由诸如Ag、Al、Cr、或其合金的反射导体(reflective conductor)制成。像素电极191和接触辅助件81、82的侧壁部分地通过钝化层180和光刻胶膜52形成。像素电极191的表面高度与形成在钝化层180和光刻胶膜52的侧壁上的接触辅助件81、82的表面高度与光刻胶膜52的表面高度相同。

像素电极191通过开口187物理并电连接到漏电极175，使得像素电极从漏电极175接收数据电压。提供有数据电压的像素电极191与通常位于相对滤色器基板上的共电极配合产生电场。共电极被提供有共电压，像素电极和共电极之间产生的电场决定了设置于两个基板之间的液晶层的液晶分子(未示出)的方向。

对于LCD，像素电极191和共电极形成被称为“液晶电容器”的电容器，其在TFT关闭之后存储所提供的电压。设置称为“存储电容器”的额外电容器(其与液晶电容器并联)，用于提高电压存储容量。通过将像素电极191和与其相邻的前栅极线(previous gateline)121或单独的信号线重叠而形成存储电容器。存储电容器的容量(也即，存储电容)可通过在栅极线121设置突出物(未示出)以增加像素电极191和栅极线121或另一信号线之间的重叠区，并且通过提供存储电容器导体(未示出)而增加，该存储电容器导体连接到像素电极191并与栅极线121的突出物重叠。存储电容器导体可位于像素电极191的下方以降低端子之间的距离。

接触辅助件81和82分别通过接触孔181和182而连接到栅极线121的端部129以及数据线171的端部179。接触辅助件81和82保护端部129和179并且增加端部129和179与外部装置之间的附着力。

光刻胶膜52位于在所示出的实施例中的钝化层180上。然而，可移动该光刻胶膜，以不使其保持在钝化层180上。

下面，将参照图3到图14B以及图1到图2B，描述根据本发明实施例的图1到图2B所示的TFT阵列面板的制造方法。

图3、6、和11是根据本发明实施例的在其制造方法的中间步骤中，图1到图2B所示的TFT阵列面板的布局图。图4A是沿着IVa-IVa线截取的图3中所示的TFT阵列面板的截面图。图4B是沿着IVb-IVb线截取的图3中所示的TFT阵列面板的截面图。图5A是对图4A所示的状态进行额外步骤之后的沿着IVa-IVa线截取的图3中所示的TFT阵列面板的截面图。图5B是对图4B所示的状态进行额外步骤之后的沿着IVb-IVb线截取的图3中所示的TFT阵列面板的截面图。图7A是沿着VIIa-VIIa线截取的图6中所示的TFT阵列面板的截面图。图7B是沿着VIIb-VIIb线截取的图6中所示的TFT阵列面板的截面图。图8A是对图7A中所示的状态进行额外步骤之后的沿着VIIa-VIIa线截取的图6中所示的TFT阵列面板的截面图。图8B是对图7B中所示的状态进行额外步骤之后的沿着VIIb-VIIb线截取的图6中所示的TFT阵列面板的截面图。图9A是图8A所示的步骤之后的TFT阵列面板的截面图。图9B是图8B所示的步骤之后的TFT阵列面板的截面图。图12A是沿着XIIa-XIIa线截取的图11中所示的TFT阵列面板的截面图。图12B是沿着XIIb-XIIb线截取的图11中所示的TFT阵列面板的截面图。图13A是图12A所示的步骤之后的TFT阵列面板的截面图，并且图13B是图12B所示的步骤之后的TFT阵列面板的截面图。

参照图3到图4B，通过溅射等，优选地由金属制成的导电层沉积在优选地由透明玻璃制成的绝缘基板110上。然后，导电层进行光刻和蚀刻以形成包括栅电极124和端部129的多条栅极线121。

参照图5A和图5B，通过CVD顺序地沉积栅极绝缘层140、本征a-Si层150、和非本征a-Si层160。栅极绝缘层140优选地由氮化硅制成并具有约2,000-5,000的厚度。栅极绝缘层140的沉积温度优选地在约250℃-400℃的范围内。

然后，通过溅射等沉积优选地由金属制成的导电层170，并且将具有厚度约为1微米至2微米的光刻胶膜40涂布在导电层170上。

通过光掩模(未示出)使光刻胶膜40曝光，并进行显影，以使曝光的光刻胶膜具有随位置而定的厚度(dependent positionthickness)。图5A和5B所示的光刻胶包括多个第一到第三部分以降低厚度。位于布线区A的第一部分以及位于沟道区B的第二部分分别由参考标号42和44表示，并且由于第三部分基本上为零厚度，因此位于剩余区域C的第三部分没有分配参考标号。在区域C中露出导电层170的下层部分。根据随后工艺步骤中的工艺条件调整第二部分44与第一部分42的厚度比。优选地，第二部分44的厚度等于或小于第一部分42的厚度的一半，并且特别地，等于或小于4,000。

通过几种技术获得随位置而定厚度的光刻胶，例如，通过在曝光掩模以及透光区和遮光不透明区上设置半透明区。半透明区可具有切口(slit)图样或网格图样。可选择地，半透明区可以是具有中间透射率或中间厚度的膜。当采用切口图样时，优选地，切口的宽度或者切口之间的距离小于用于光刻工艺的曝光器(light exposer)的分辨率。另一个实例是使用可回流(reflowable)的光刻胶。具体地，一旦通过采用仅具有半透明区和透明区的标准曝光掩模而形成由可回流材料制成的光刻胶图样，以使材料流到没有光刻胶的区域上，从而形成薄的部分。

当利用合适的工艺条件时，光刻胶42和44的不同厚度可启动选择性的下层蚀刻。因此，如图6、图7A和图7B中所示，通过一系列蚀刻步骤获得包括源电极173和端部179的多条数据线171，多个漏电极175和宽的端部177、包括突出物163的多个欧姆接触带161、多个欧姆接触岛165、以及包括突出物154的多个半导体带151。

为了描述的目的，在布线区A上的导电层170、非本征a-Si层160、以及本征a-Si层150的部分被称为第一部分。沟道区B上的导电层170、非本征a-Si层160、以及本征a-Si层150的部分被称为第二部分。剩余区域C上的导电层170、非本征a-Si层160、以及本征a-Si层150的部分被称为第三部分。

形成该结构的示例性顺序如下：

(1)去除在布线区A上的导电层170、非本征a-Si层160、以及本征a-Si层150的部分；

(2)去除光刻胶的第二部分44；

(3)去除在沟道区B上的导电层170、非本征a-Si层160的第二部分；以及

(4)去除光刻胶的第一部分42。

另一示例性顺序如下：

(1)去除导电层170的第三部分；

(2)去除光刻胶的第二部分44；

(3)去除非本征a-Si层160、以及本征a-Si层150的第三部分；

(4)去除导电层170的第二部分；

(5)去除光刻胶的第一部分42；以及

(6)去除非本征a-Si层160的第二部分。

当去除第二部分44时，可减小光刻胶的第一部分42的厚度。然而，由于第二部分44的厚度小于第一部分42的厚度，所以没有去除第一部分42，因此保护了位于第一部分42下面的层。

通过抛光(ashing)等可去除导电层170的表面上剩余的光刻胶的残留。

参照图8A和8B，沉积钝化层180并且涂布正性光刻胶膜50。随后，将光掩模60与基板110对齐。光刻胶膜50的厚度优选地小于约1微米，并且更优选地约为1微米到4微米。

光掩模60包括透明基板61以及不透明遮光膜62，并且将该光掩模分为透光区TA、遮光区BA、以及半透明区SA。遮光膜62没有设置在透光区TA上，而是设置在遮光区BA和半透明区SA上。遮光膜62作为具有大于遮光区BA上的预定值的宽度的宽区域，并且该遮光膜作为多个具有小于预定值的宽度或距离的区域以形成切口。半透明区SA形成在由包括漏电极175的扩展部177一部分的栅极线121和数据线171包围的区域上，透光区TA形成在栅极线121的端部129和数据线171的端部179上，并且遮光区BA形成在剩余的部分上。

通过光掩模60使光刻胶膜50曝光并进行显影，从而去除接收预定光量的光刻胶膜50的部分。参照图8A和8B，去除面对透光区TA的光刻胶膜50的部分，面对半透明区SA的光刻胶膜50的部分具有减小的厚度，并且面对遮光区BA的光刻胶膜50的部分保持不变。因此，如图9A和9B所示，光刻胶膜50的第一部分52以及比第一部分52薄的第二部分54保持不变。在图8A和8B中，阴影线部分表示在显影之后去除的光刻胶膜50的部分。

参照图10A和10B，使用光刻胶膜50的剩余部分52和54作为蚀刻掩模，蚀刻钝化层180和栅极绝缘层140，以形成多个接触孔181和182，用于分别露出栅极线121的端部129和数据线171的端部179。此后，通过抛光等去除光刻胶膜50薄的部分54，并且减小厚部分52的厚度。使用O₂蚀刻栅极绝缘层140和钝化层180，因此栅极绝缘层140和钝化层180的侧壁具有正锥形。

参照图11至图12B，使用光刻胶膜50的剩余部分52作为蚀刻掩模去除暴露的钝化层180，以形成多个开口187，用于露出由栅极线121和数据线171包围的区域。

参照图13A和13B，将优选地由IZO、ITO、或非晶ITO制成的导电膜90通过溅射等沉积在光刻胶膜50的剩余部分52、露出的漏电极175的一部分、以及绝缘层140的一部分上。当导电膜90由IZO、IDIXO(日本Idemitsu公司制造的铟X-金属氧化物)时，其可作为制靶材料(target material)。IZO可优选地包括In₂O₂和ZnO，并且铟和Zn的总量中Zn的量优选地约为15原子％到20原子％。溅射的温度优选地约为250℃或更低，以使与其它导电层的接触电阻最小化。

由于栅极绝缘层140和钝化层180的侧壁具有正锥形，因此在钝化层180或栅极绝缘层140的边界，导电膜90不会被松开。

进行CMP(化学机械抛光)工艺以将剩余部分52上的导电膜90抛光，因此，导电膜90仅保持在由栅极线121和数据线171、栅极线121的端部129、以及数据线171的端部179包围的区域上。然而，优选地，钝化层180保持在光刻胶膜50的剩余部分52下面。

当形成在钝化层180的光刻胶膜50的厚度为约1微米到4微米时，CMP的余量(margin)增加，因此光刻胶膜50的平面度在抛光后也增加。

由栅极线121和数据线171包围的区域上的剩余导电膜90形成多个像素电极191，并且位于栅极线121和数据线171的端部129和179上的剩余导电膜90分别形成多个接触辅助件81和82，如图1到2B所示。

像素电极191的表面高度、形成在钝化层180的侧壁上的接触辅助件81和82、以及光刻胶膜50的剩余部分52的表面高度与光刻胶膜50的剩余部分52的表面高度。

在一些实施例中，可去除形成在钝化层180上的光刻胶膜50的剩余部分52。此时，由于将光刻胶膜50的剩余部分52曝光，所以可非常容易地去除剩余部分52。

在上述实施例中，通过使用切口掩模，栅极绝缘层140的一部分保持在由栅极线121和数据线171包围的区域上，但是在没有切口掩模的情况下，可去除栅极绝缘层140的该部分。

由于通过CMP工艺去除导电膜90的一部分，以形成像素电极191和接触辅助件81和82，所以不需要升离工艺(lift-off process)，在该工艺中，将设置于光刻胶膜52上的导电膜90与光刻胶膜一起去除。

使用一个光刻步骤，形成数据线171、漏电极175、欧姆接触件163和165、以及半导体151，并且在同一步骤中形成像素电极191和接触辅助件81和82，以简化制造方法。

如上所述，使用单个光刻步骤形成像素电极以及连接漏电极和像素电极的接触孔。因此，可省略单独地用于形成像素电极的额外光刻步骤以简化制造方法，因此降低了制造时间和成本。

另外，像素电极和接触辅助件采用CMP工艺形成，而没有使用升离，因此，进一步降低了制造时间和成本。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种薄膜晶体管阵列面板的制造方法，所述方法包括：

在基板上形成具有栅电极、源电极、以及漏电极的薄膜晶体管；

在所述源电极和所述漏电极上形成钝化层；

在所述钝化层上形成光刻胶膜；

使用所述光刻胶膜作为掩模选择性地蚀刻所述钝化层；

形成导电膜；以及

使用化学机械抛光工艺去除所述光刻胶膜以及设置于所述光刻胶膜上的所述导电膜以形成连接到所述漏电极的像素电极。

2.一种薄膜晶体管阵列面板的制造方法，所述方法包括：

在基板上形成包括栅电极的栅极线；

在所述栅极线上形成栅极绝缘层；

在所述栅极绝缘层上形成半导体层；

在所述半导体层上形成欧姆接触层；

在所述欧姆接触层上形成数据线和漏电极；

在所述数据线和所述漏电极上形成钝化层；

在所述钝化层上形成第一光刻胶膜；

使用所述光刻胶作为掩模蚀刻所述钝化层；

形成导电膜；以及

使用化学机械抛光工艺去除所述第一光刻胶膜以及设置于所述第一光刻胶膜上的所述导电膜以形成连接到所述漏电极的像素电极。

3.根据权利要求2所述的方法，其中，通过使用包括遮光区、半透明区、以及透光区的光掩模形成所述第一光刻胶膜。

4.根据权利要求3所述的方法，其中，在由所述栅极线和所述数据线包围的区域上形成所述半透明区，包括所述漏电极的一部分。

5.根据权利要求2所述的方法，其中，所述钝化层的蚀刻包括形成第一接触孔，用于露出所述数据线的端部。

6.根据权利要求5所述的方法，其中，所述钝化层的蚀刻还包括通过蚀刻具有所述栅极绝缘层的所述钝化层形成第二蚀刻孔，用于露出所述栅极线的端部。

7.根据权利要求6所述的方法，其中，所述像素电极的形成包括形成第一和第二接触辅助件，它们分别通过所述第一和第二接触孔连接到所述数据线的端部和所述栅极线的端部。

8.根据权利要求2所述的方法，其中，所述半导体层的形成和所述数据线和所述漏电极的形成包括：

顺序地沉积所述栅极绝缘层、本征a-Si层、非本征a-Si层、以及导电层；

在所述导电层上形成第二光刻胶，以使所述第二光刻胶根据所述导电层的位置而具有不同的厚度；以及

使用所述第二光刻胶膜作为掩模选择性地蚀刻所述导电层、所述非本征a-Si层、和所述本征a-Si层，以形成所述数据线、所述漏电极、和所述欧姆接触层。

9.根据权利要求8所述的方法，其中，通过使用包括遮光区、半透明区、以及透光区的光掩模形成所述第二光刻胶膜。

10.根据权利要求2所述的方法，其中，所述第一光刻胶具有1微米到4微米的厚度。

11.一种薄膜晶体管阵列面板，包括：

薄膜晶体管，包括形成在基板上的栅电极、源电极、以及漏电极；

钝化层，形成在所述源电极和所述漏电极的第一部分上；

光刻胶膜，形成在所述钝化层上；以及

像素电极，形成在所述漏电极的第二部分上。

12.根据权利要求11所述的薄膜晶体管阵列面板，其中，所述像素电极形成在所述钝化层和所述光刻胶膜的侧壁上。

13.根据权利要求12所述的薄膜晶体管阵列面板，其中，所述光刻胶的表面高度与所述像素电极的一部分的表面高度相同。

14.根据权利要求11所述的薄膜晶体管阵列面板，还包括：

栅极线，形成在所述基板上并包括栅电极；

栅极绝缘层，形成在所述栅极线上；

半导体层，形成在所述栅极绝缘层上；以及

数据线，形成在所述半导体层上，包括所述源电极，并且与所述漏电极分离。

15.根据权利要求14所述的薄膜晶体管阵列面板，其中，所述漏电极的所述第二部分与由所述栅极线和所述数据线包围的区域重叠。

16.根据权利要求11所述的薄膜晶体管阵列面板，其中，所述光刻胶膜包括用于露出所述数据线的一部分以及所述钝化层的第一接触孔以及用于露出所述栅极线的一部分以及所述钝化层和所述栅极绝缘层的第二接触孔。

17.根据权利要求16所述的薄膜晶体管阵列面板，还包括：第一和第二接触辅助件，它们分别通过所述第一和第二接触孔连接到所述栅极线和所述数据线。

18.根据权利要求17所述的薄膜晶体管阵列面板，其中，所述光刻胶膜的表面高度与所述第一和第二接触辅助件的表面高度相同。

Images