CN102116981B - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN102116981B
CN102116981B CN201010254819.2A CN201010254819A CN102116981B CN 102116981 B CN102116981 B CN 102116981B CN 201010254819 A CN201010254819 A CN 201010254819A CN 102116981 B CN102116981 B CN 102116981B
Authority
CN
China
Prior art keywords
insulating film
data line
electrode
organic insulating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010254819.2A
Other languages
English (en)
Other versions
CN102116981A (zh
Inventor
郭喜荣
赵兴烈
李政润
孙正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100037605A external-priority patent/KR101777863B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102116981A publication Critical patent/CN102116981A/zh
Application granted granted Critical
Publication of CN102116981B publication Critical patent/CN102116981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制造方法。该薄膜晶体管阵列基板包括：基板；栅线和数据线，设置为彼此交叉以在基板上限定像素区；开关元件，设置在栅线和数据线的交叉处；第二像素电极和第一公共电极，交替地设置在基板上形成的像素区中；第二公共电极，形成为与在栅绝缘膜和保护膜之间的数据线重叠；第一存储电极，形成在所述基板上；第二存储电极，形成为与第一存储电极重叠，并与开关元件的漏电极一体地形成；以及有机绝缘膜，形成在开关元件、第二存储电极、栅焊盘和数据焊盘的上方。第二公共电极形成为覆盖基板上的数据线、保护膜、有机绝缘膜和栅绝缘膜，并具有到达基板的表面的倾斜面。

Description

薄膜晶体管阵列基板及其制造方法
相关申请的交叉引用
本申请要求2009年12月30日递交的韩国专利申请10-2009-0133879和2010年4月22日递交的韩国专利申请10-2010-0037605的优先权，在此援引这些专利的全部内容作为参考。
技术领域
本申请涉及液晶显示器(LCD)。
背景技术
一般来说，通过电场控制LCD中的具有介电各向异性的液晶的光透射率，以显示图像。通常通过以液晶层设置在两个基板中间的方式结合滤色器阵列基板和薄膜晶体管阵列基板来制造LCD。
近来，为了解决现有技术LCD视角窄的问题，正在开发多种新型模式的LCD。具有宽视角特性的LCD被分类为共平面转换(IPS)模式、光学补偿双折射(OCB)模式、边缘场转换(FFS)模式等等。
在宽视角的LCD之中，IPS模式LCD允许在相同基板上设置像素电极和公共电极，以在电极之间产生水平电场。这样，在相对于基板的水平方向上排列液晶分子的长轴。因此，IPS模式LCD具有比现有技术的TN(扭曲向列)模式LCD宽的视角。
图1是现有技术的IPS模式LCD中的像素结构的示图。图2是表示沿图1中的线I-I’截取的像素结构的截面图。
参见图1和2，栅线1和数据线5彼此交叉从而限定像素区。用作开关元件的薄膜晶体管TFT设置在栅线1和数据线5的交叉处。
在像素区上，与栅线1相对的第一公共线3与数据线5交叉。从第一公共线3延伸出并与数据线5平行的第一公共电极3a形成在像素区的两侧。
栅线1配置为包括宽度加宽的栅电极1a。第一存储电极6与栅电极1a相邻地设置。存储电极6与第一公共电极3a一体地形成。
另外，电连接到第一公共线3的第二公共线13形成在第一公共线3的上方。第二公共电极13a从第二公共线13延伸向像素区。此外，与第一公共电极3a部分重叠的第三公共电极13b从第二公共线13延伸出。
第二公共电极13a与像素电极7a交替地设置在像素区中。像素电极7a从与第一存储电极6重叠的第二存储电极7延伸出。
图2是在数据线5的区域中沿线I-I’截取的截面图，在图2中，栅绝缘膜12形成在下基板10上。数据线5形成在栅绝缘膜12上。设置在数据线5的两侧的第一公共电极3a形成在下基板10上。第三公共电极13b形成在保护(即钝化)膜19上并与第一公共电极3a部分重叠。
滤色器阵列基板配置为包括与数据线5相对的黑矩阵21。黑矩阵21形成在上基板20上。红色(R)滤色器层25a和绿色(G)滤色器层25b形成在黑矩阵21的两侧。“29”表示外敷层(over-coat)。
为了阻止在背光单元产生中并穿过像素区的边缘附近的光所导致的光泄漏，现有技术中的这种IPS模式LCD迫使黑矩阵21的宽度L1变得更大(例如，至少36μm)。更具体地，黑矩阵21形成为到达第一公共电极3a的边缘，从而阻挡沿相对于垂直线倾斜至少恒定角度的方向穿过数据线5和第一公共电极3a之间的光。由此，像素区的孔径比降低。
此外，由于第一公共电极3a设置在数据线5的两侧，因此现有技术的薄膜晶体管阵列基板很难提高像素区的孔径比。
发明内容
因此，本发明涉及一种基本上避免了由于现有技术的限制和不足造成的一个或多个问题的薄膜晶体管阵列基板。
本发明的一个目的是提供一种通过在数据线的上方设置公共电极从而适合于提高像素区的孔径比的薄膜晶体管基板及其制造方法。
本发明的另一个目的是提供一种适合于通过在基板上形成像素电极和公共电极来提高像素区的孔径比的薄膜晶体管基板及其制造方法。
本发明的再一个目的是提供一种适合于通过使邻近像素区的数据线区域内的锥形表面光滑化来防止断裂缺陷的薄膜晶体管基板及其制造方法。
本发明的其它的特征和优点将在随后的描述中详细列出，部分的特征和优点从描述中将是显而易见的，或者可以从实施例的实施中了解到。通过说明书和权利要求书以及附图中特别指出的结构，将认识并获得本发明的优点。
根据本发明的一个总体方面，一种薄膜晶体管阵列基板包括：基板；栅线和数据线，设置为彼此交叉以在基板上限定像素区；开关元件，设置在所述栅线和所述数据线的交叉处；第二像素电极和第一公共电极，交替地设置在所述基板上形成的所述像素区中；第二公共电极，形成为与在栅绝缘膜和保护膜之间的所述数据线重叠；第一存储电极，形成在所述基板上；第二存储电极，形成为与所述第一存储电极重叠，并与所述开关元件的漏电极一体地形成；以及有机绝缘膜，形成在所述开关元件、所述第二存储电极、所述数据线、栅焊盘和数据焊盘的上方，其中第二公共电极形成为覆盖所述基板上的所述数据线、所述保护膜、所述有机绝缘膜和所述栅绝缘膜，并具有到达所述基板的表面的倾斜面。
根据本发明的一个总体方面的一种制造薄膜晶体管阵列基板的方法包括：提供基板；在所述基板上形成第一金属膜，并通过第一掩模工艺将所述第一金属膜图案化为栅电极、栅线、第一存储电极和栅焊盘；在所述基板上顺序地形成栅绝缘膜、半导体层和第二金属膜，并通过第二掩模工艺由所述第二金属膜和所述半导体层形成源/漏电极、第二存储电极、沟道层和数据线；在所述基板上顺序地形成保护膜和有机绝缘膜，并通过第三掩模工艺将所述有机绝缘膜图案化以暴露部分的保护膜；通过使用具有不同氧气含量比的刻蚀气体来顺序地进行用图案化的有机绝缘膜作为刻蚀掩模的第一和第二刻蚀步骤，以形成所述基板上的像素区、暴露所述第二存储电极的第一接触孔和暴露所述栅焊盘的第二接触孔；以及在所述基板上形成第三金属膜，并接着将所述像素区中的第三金属膜图案化为像素电极和第二公共电极。
在本领域的技术人员研究了随后的附图和详细描述之后，将认为其它系统、方法、特征和优点是显而易见的或变得显而易见。所有这些额外的系统、方法、特征和优点都意在于包括在此描述中，在本发明的范围之内和被随后的权利要求所保护。本节的任何内容都不会成为对权利要求的限制。下文将结合实施例讨论进一步的方面和优点。应当理解本发明的所有的前面的概括性描述和随后的详细描述都是示范性和示意性的，意在于对权利要求所保护的本发明提供进一步的解释。
附图说明
所包含的用于提供对发明的进一步的理解并引入组成本申请的一部分的附图图解了本发明的实施例，并与说明书一起用于解释本发明的原理。在附图中：
图1是表示现有技术的IPS模式LCD中的像素结构的示图。
图2是表示沿图1中的线I-I’截取的像素结构的截面图。
图3是表示本发明的第一实施例的LCD的像素区的示图。
图4A、5A、6A至6C、8A和8B是表示沿图3中的线II-II’和III-III’截取的薄膜晶体管阵列基板的截面图，用于说明本发明的第一实施例的LCD的制造方法。
图4B是表示图4A的薄膜晶体管阵列基板的平面结构的示图。
图5B是表示图5A的薄膜晶体管阵列基板的平面结构的示图。
图7是表示图6C的薄膜晶体管阵列基板的平面结构的示图。
图9至11是表示沿图3中的线V-V’和VI-VI’截取的LCD的截面结构的截面图。
图12是表示沿图3中的线VII-VII’截取的液晶材料路径的截面结构的截面图。
图13A和13B是表示沿图3中的线VIII-VIII’截取的LCD的截面结构的截面图。
图14A和14B是用于说明将现有技术的刻蚀方法应用于本实施例的接触孔形成工艺所导致的问题的示图。
图15A至15C是用于说明在本实施例的接触孔形成期间的刻蚀工艺的示图。
图16至18是表示沿图3中的线II-II’和III-III’截取的薄膜晶体管阵列基板的截面图，用于说明本发明的第二至第四实施例的LCD制造方法。
具体实施方式
下面将具体地参考本发明的实施例，实施例的例子在附图中示出。下文中引入的这些实施例被作为例子提供，以将它们的精神传达给本领域的普通技术人员。因此，可以按照不同的形式实施这些实施例，而并不限制于此处描述的这些实施例。
此外，应当理解在实施例中，当提到诸如基板、层、区域、膜或电极的组成部分形成另一组成部分上或下时，它可以是直接在该另一组成部分上或下，或者可以存在中间的组成部分(间接地)。组成部分的用语“上”或“下”将根据附图来确定。在附图中，可能会增大组成部分的大小以将其清楚地表示，但是它们并不代表实际的组成部分大小。
图3是表示本发明的第一实施例的LCD的像素区的示图。
参见图3，根据本发明的第一实施例的LCD包括通过使栅线215和数据线315交叉来限定的像素区。薄膜晶体管TFT设置在栅线215和数据线315的交叉处。
第一公共线225平行于栅线215地设置在与栅线215相邻的位置上。第一公共线225也与数据线315交叉。
在栅线215与数据线315交叉的位置(区域)，栅线215形成为具有加宽的宽度。栅线215的加宽的宽度用作薄膜晶体管TFT的栅电极250。因此，栅电极250和栅线215一体地形成。薄膜晶体管TFT配置为包括栅电极250、源电极440、漏电极450和沟道层(未示出)。
第一存储电极225a也形成在像素区中，并与第一公共线225一体地形成(从第一公共线225延伸出)。第一存储电极225a的宽度比第一公共线225的宽度宽。第一存储电极225a与第二存储电极260一起在像素区中形成存储电容器。第二存储电极260相对第一存储电极225a形成。第二存储电极260与漏电极450一体地形成(从漏电极450延伸出)。
在像素区中，第一像素电极240形成为与第一公共线225重叠，多个第二像素电极730从第一像素电极240延伸向像素区，并与数据线315平行。多个第二像素电极730以固定的间距设置在像素区中。此外，第二存储电极260通过第一接触孔610电连接到第一像素电极240。
另外，第二公共线245相对第一公共线225和第一存储电极225a形成在像素区中。多个第一公共电极740从第二公共线245延伸向像素区，并与数据线315平行。此外，第一公共电极740与第二像素电极730交替地设置在像素区中。
第二公共电极235从第二公共线245的两端延伸出，以与数据线315重叠。第二公共电极235阻止背光单元(未示出)的光源产生的并穿过数据线315附近的光所导致的光泄漏。第二公共电极235还通过第三接触孔630电连接到第一存储电极225a。因此，通过第一公共线225和第一存储电极225a，将公共电压提供给第二公共电极235、第一公共电极740和第二公共线245。
在第二公共电极235和数据线315之间还插入了有机绝缘膜600。此外，本实施例的LCD在数据线315周围提供了允许液晶材料在彼此相邻的像素区之间流动的液晶材料路径P。通过从数据线周围完全除去有机绝缘膜600，或者通过使与数据线相邻(即在数据线周围)的区域处的有机绝缘膜600的厚度形成得比其它区域的薄来形成液晶材料路径P。
同时，从栅线215延伸出的栅焊盘210形成在LCD的焊盘区中。栅焊盘接触电极710形成为与栅焊盘210接触。栅焊盘接触电极710通过第二接触孔620与栅焊盘210电接触。
图4A至8B是说明制造LCD的方法的截面图，表示了沿图3中的线II-II’和III-III’截取的薄膜晶体管阵列基板的截面结构。
参见图4A和4B，用溅射法在透明绝缘材料的下基板100上沉积第一金属膜。随后，在第一掩模工艺中对沉积的金属膜进行刻蚀步骤。
在第一掩模工艺中，首先在沉积的金属膜上形成包含感光材料的光刻胶。接下来，用具有透光区和非透光区的掩模将光刻胶曝光和显影，从而形成光刻胶图案。随后，用光刻胶图案作为掩模刻蚀沉积的金属膜，以形成栅电极250、第一存储电极225a和栅焊盘210。同时还形成栅线215和第一公共线225。栅线215与栅电极250一体地形成。第一公共线225与第一存储电极225a一体地形成。
第一金属膜可以由选自钼Mo、钛Ti、钽Ta、钨W、铜Cu、铬Cr、铝Al、它们的合金和它们的组合所组成的组中的一种材料形成。尽管如附图中所示金属膜以单层形成，但是在必要时可以通过堆叠至少两层金属层来形成金属膜。
如图5A和5B所示，在下基板100上形成栅电极250等之后，在具有上述电极250和225a以及焊盘210的下基板100上顺序地形成栅绝缘膜200、非晶硅膜和掺杂的非晶硅膜(n+或p+)的半导体层以及第二金属膜。
第二金属膜可以由选自钼Mo、钛Ti、钽Ta、钨W、铜Cu、铬Cr、铝Al、它们的合金和它们的组合所组成的组的一种材料形成。诸如ITO(氧化铟锡)的透明导电材料可以用作第二金属膜。此外，尽管如附图中所示第二金属膜以单层形成，但是在必要时可以通过堆叠至少两层金属层来形成第二金属膜。
随后，对覆盖有第二金属膜的下基板100进行使用半色调掩模和衍射掩模的其中一种的第二掩模工艺，以便由第二金属膜形成源/漏电极440和450、第二存储电极260和数据线315，由半导体层形成沟道层340。尽管没有在附图中示出，但是同时还形成数据焊盘。
由于使用半色调掩模或衍射掩模，所以在数据线315下方出现沟道层图案320。如图5B所示，在第一存储电极225a和第二存储电极260之间形成存储电容器。接下来，在下基板100的整个表面上形成保护膜500。
参见图6A至6C和图7，如图6A所示，在上面形成有保护膜500的下基板100上形成有机绝缘膜600。随后，对上面形成了有机绝缘膜600的下基板100进行使用掩模800的第三掩模工艺，掩模800具有全透光区P1、非透光区P2和半透光区P3。如图6B所示，此第三掩模工艺完全除去对应于掩模800的全透光区P1的有机绝缘膜600以暴露保护膜500，部分除去对应于掩模800的半透光区P3的有机绝缘膜600以减小保护膜500的厚度，使对应于掩模800的非透光区P2的保护膜600保持原样(即，不除去)。
有机绝缘膜600具有比保护膜500低的介电常数。有机绝缘膜600可以具有约3.0～4.0的介电常数。插入在数据线315和随后形成的第二公共电极235(参见图8B)之间的有机绝缘膜600最好具有约3.4～3.8的介电常数。插入在数据线315和随后形成的第二公共电极235之间的有机绝缘膜600可以具有约3～6μm范围的厚度。或者，根据LCD的驱动频率，有机绝缘膜600可以具有不同厚度。
随着驱动频率升高，在数据线315和随后形成在有机绝缘膜600上的第二公共电极(图3中的235)之间产生的耦合效应导致信号延迟。然而，本实施例的LCD采用低介电常数的有机绝缘膜600，从而减小了在数据线315和第二公共电极235之间生成的寄生电容。因此，可以防止信号延迟。
更具体地，寄生电容与数据线315和第二公共电极235之间的距离成反比。因此，数据线315和第二公共电极235之间的有机绝缘膜600的厚度越大，寄生电容越小。这样，可以减轻数据线315和第二公共电极235之间的耦合效应导致的信号延迟。
例如，若将LCD的驱动频率设定为120Hz，则数据线315和第二公共电极235之间的有机绝缘膜600的厚度可以在约2.5～3.5μm的范围内。或者当LCD具有240Hz的驱动频率时，有机绝缘膜600的厚度可以在约5.5～6.5μm的范围内。这样，由于在设计LCD时没有将厚度设定为固定值，因此该厚度值可以随着LCD的规格改变。另外，有必要改变第二公共电极235的位置，以阻止光泄漏并提高像素区的孔径比。这种情况下，有机绝缘膜600可以根据驱动频率变得更薄或更厚。
此外，有机绝缘膜600可以由丙烯酸树脂形成。丙烯酸树脂包括光学亚克力，但是并不限制于此。即，若用于有机绝缘膜600的材料具有低介电常数，有机绝缘膜600就不限制于光学亚克力。
如上参见图6B所述，根据本实施例的在LCD制造方法中采用的第三掩模工艺对下基板100进行曝光和显影步骤，以完全或部分地除去有机绝缘膜600。换言之，这时，通过曝光和显影步骤将有机绝缘膜600图案化。
在曝光和显影步骤之后，用图案化的有机绝缘膜600作为掩模进行刻蚀步骤。
在刻蚀步骤中，如图6C所示，暴露部分的下基板100以形成像素区PIX。还形成第一接触孔610，以暴露与漏电极450一体地形成的第二存储电极260的部分。另外，形成第二接触孔620以暴露栅焊盘210。
这时，顺序地刻蚀在数据线315的周围形成的保护膜500和栅绝缘膜200。这样，由于在第三掩模工艺中使用了半色调掩模或衍射掩模，与数据线的两侧相邻形成的锥形表面被光滑化。类似地，还顺序地刻蚀在栅焊盘210上方堆叠的保护膜500和栅绝缘膜200，以形成第二接触孔620。然而，仅刻蚀保护膜500以形成暴露部分的第二存储电极260的第一接触孔610。此外，在本实施例的方法中采用的第三掩模工艺通过使用具有不同的氧气含量比的气体来进行两次刻蚀步骤。这样，保护膜500和栅绝缘膜200的边缘表面被光滑化。因此，随后形成的覆盖数据线315的第二公共电极具有在有机绝缘膜600上的上表面和到达下基板100的表面的两个光滑的倾斜面。于是，可以防止在第二公共电极235和像素区之间的边界处的不良台阶覆盖(即，陡峭的台阶部分)导致的断裂。
另外，如上文所述，本实施例在薄膜晶体管和存储电容器上形成较薄的有机绝缘膜600。这样，减小了在薄膜晶体管和存储电容器上的有机绝缘膜600的厚度。此外，由于半色调掩模或衍射掩模的使用，留在数据线315上方的有机绝缘膜600和保护膜500以及留在数据线315下方的栅绝缘膜200具有在数据线315的两侧的提高了光滑性的锥形表面。
另外，如图7所示，通过第三掩模工艺，对应于第一存储电极225a形成第三接触孔630。
可以通过刻蚀保护膜500和栅绝缘膜200两者来形成第二接触孔620和第三接触孔630。为此，在现有技术中可以仅采用干法刻蚀步骤。这种情况下，在曝光和显影工艺之后，有机绝缘膜600残留在孔中。这样，由于有机绝缘膜600的残留，各个接触孔的内侧面变得粗糙，并且在接触孔中产生锥形内侧面缺陷。
另一方面，在本实施例的方法中采用的第三掩模工艺通过使用具有不同氧气含量比的刻蚀气体来进行两次刻蚀步骤。因此，在接触孔中不会产生这样的锥形内侧面缺陷。
参见图8A和8B，在具有接触孔的下基板100上形成第三金属膜，如实线700所示，随后在第三金属膜上涂覆光刻胶膜770。接下来，对光刻胶膜770和第三金属膜进行包括曝光和显影步骤的第四掩模工艺，从而将第三金属膜图案化为第一像素电极240、第一公共电极740、第二像素电极730、第二公共电极235和栅焊盘接触电极710。
第三金属膜可以由选自钼Mo、钛Ti、钽Ta、钨W、铜Cu、铬Cr、铝Al、它们的合金和它们的组合所组成的组的一种材料形成。还可以使用诸如ITO(氧化铟锡)或IZO(氧化铟锌)的透明导电材料形成第三金属膜。另外，尽管如附图中所示第三金属膜以单层形成，但是在必要时可以通过堆叠至少两层金属层来形成第三金属膜。
第一公共电极740、第二公共电极235和栅焊盘接触电极710可以由不透明金属形成，第一像素电极240和第二像素电极730可以由透明导电材料形成。这种情况下，进行两次掩模工艺。
为了从滤色器阵列基板除去黑矩阵或者减小黑矩阵的宽度，本实施例的LCD中的第二公共电极235最好由不透明金属形成。
相反地，第一像素电极240、第一公共电极740、第二像素电极730、第二公共电极235和栅焊盘接触电极710可以由透明导电材料形成。这种情况下，与数据线315相对地在滤色器阵列基板上形成黑矩阵。
第一像素电极240通过第一接触孔610连接到第二存储电极260。第二像素电极730和第一公共电极740在下基板100的像素区中彼此交替地排列且与数据线315平行。
第二公共电极235形成为覆盖数据线315。换言之，第二公共电极235形成在覆盖数据线315的有机绝缘膜600的表面上，即形成在数据线315上方的有机绝缘膜600的水平表面上和数据线315两侧的有机绝缘膜600的倾斜侧面上。随后，第二公共电极235形成为完全覆盖数据线315下方的栅绝缘膜200以及在数据线315上沉积的保护膜500和有机绝缘膜600。
这样的第二公共电极235屏蔽了在数据线315和第二像素电极730之间形成的电场。这样，可以阻止沿着数据线315导致的光泄漏。
另外，由于有机绝缘膜600由具有比保护膜500低的介电常数的材料形成，于是可以减小在第二公共电极235和数据线315之间生成的寄生电容。因此，可以减轻耦合效应导致的信号延迟。
栅焊盘接触电极710通过第二接触孔620电连接到栅焊盘210。尽管没有在附图中示出，但是在数据焊盘区中的数据焊盘接触电极电连接到数据焊盘。
图9至11是表示沿图3中的线IV-I’V、V-V’和VI-VI’截取的LCD的截面结构的截面图。
本实施例的LCD可以配置为包括两种类型的衬垫料。一种类型的衬垫料是恒定地保持滤色器阵列基板和薄膜晶体管阵列基板之间的盒间隙的间隙纵向衬垫料，另一种类型的衬垫料是防止外部按压造成间隙纵向衬垫料的损害的接触纵向衬垫料。间隙纵向衬垫料已经应用于现有技术的LCD。因此，本实施例的描述将围绕与间隙纵向衬垫料一起形成的接触纵向衬垫料来进行。
图9至11示出了接触纵向衬垫料400。由于衬垫料的位置并不被限制，所以可以随意改变间隙纵向衬垫料(未示出)和接触纵向衬垫料的位置。
当LCD的显示区被外力按压时，本实施例的LCD中采用的接触纵向衬垫料400分散了间隙纵向衬垫料的可承受的压力。若LCD配置为仅包括间隙纵向衬垫料，则间隙纵向衬垫料会破损或丧失它的恢复能力。然而，当LCD的部分的显示区被大于预定压力的外力按压时，接触纵向衬垫料400与间隙纵向衬垫料一起保持LCD的盒间隙。
图9示出的接触纵向衬垫料400与存储电容器对应地设置。参见图3和图9，在下基板100上一体地形成第一存储电极225a和第一公共电极225。另外，在第一存储电极225a上顺序地形成栅绝缘膜200、保护膜500、有机绝缘膜600和第二存储电极260。
另一方面，在与下基板100相对的滤色器阵列基板的上基板300上顺序地形成黑矩阵350和外敷层371。另外，与下基板100上的第二存储电极260相对地在外敷层371上形成接触纵向衬垫料400。
此外，与接触纵向衬垫料400相对地在有机绝缘膜600上形成凹口G。可以通过完全或部分地除去第二存储电极260上的有机绝缘膜600来形成凹口G。
参见图3、10和11，与栅线215相对地在上基板300的外敷层371上形成另一接触纵向衬垫料400(图10)，与数据线315相对地在上基板300的外敷层371上形成再一接触纵向衬垫料400(图11)。在图10中，通过完全除去保护膜500上的有机绝缘膜600，与衬垫料400相对地在栅线215上方形成另一凹口G。这样，该另一凹口G暴露了保护膜500。或者，通过按照在该另一凹口G处的厚度小于在该另一凹口G附近的其它区域中的厚度的方式图案化机绝缘膜600来形成该另一凹口G。
类似地，通过除去在保护膜500上与再一衬垫料400相对的有机绝缘膜600，与该再一衬垫料400相对地在数据线315上方形成再一凹口G(图11)。随后，在有机绝缘膜600上形成第二公共电极235。具体来说，在有机绝缘膜600、该再一凹口G的内侧面和暴露的保护膜500上形成第二公共电极235。或者，可以按照小于再一凹口G附近的其它区域中的有机绝缘膜600的厚度的厚度在该再一凹口G中保留有机绝缘膜600。这可以通过半色调掩模或衍射掩模的半透光区来实现。
若配置为包括接触纵向衬垫料400和间隙纵向衬垫料的LCD的部分的显示区被按压，则间隙纵向衬垫料承受压力以保持盒间隙直至接触纵向衬垫料400与凹口G的底面接触为止。当接触纵向衬垫料400与凹口G的底面接触时，间隙纵向衬垫料501与接触纵向衬垫料400一起保持盒间隙。即，根据按压在部分的显示区上的力的强度，本实施例的LCD仅允许间隙纵向衬垫料或允许间隙纵向衬垫料和接触纵向衬垫料两者保持盒间隙。
图12是表示沿图3中的线VII-VII’截取的液晶材料路径的截面结构的截面图。
参见图3和图12，从本实施例的LCD的像素区除去全部的有机绝缘膜600、保护膜500和栅绝缘膜200。相反地，在位于像素区之间的非显示区上形成有机绝缘膜600。这样，液晶材料进入各个像素区中。因此，有必要使所有的像素区都用液晶材料填充至相同的高度。
换言之，即使在某些像素区中过度地填充或不足地填充液晶材料，由于形成在数据线315上方的有机绝缘膜600，在整个像素区中液晶材料仍未均匀地分布。若在像素区中将液晶材料填充至不同的程度(或不同的高度)，则会产生诸如污点的缺陷。此外，当在一个像素区中的过度填充的液晶材料溢出时，与该过度填充有液晶材料的像素区相邻的非显示区中的衬垫料或有机绝缘膜600可能被损害。因此，LCD的屏幕质量可能恶化。
为了使所有像素区中的液晶材料的填充程度(高度)均匀，本实施例的LCD具有形成在相邻的像素区之间的液晶材料路径P。路径P允许液晶材料在相邻的像素区之间流动。
如附图所示，在下基板100上顺序地形成栅绝缘膜200、沟道层图案320、数据线315、保护膜500、有机绝缘膜600和第二公共电极235。通过完全或部分地除去与数据线315重叠的有机绝缘膜600来形成液晶材料路径P。
液晶材料路径P形成为具有与数据线315的宽度相同的长度。还可以选择性地调整液晶材料路径P的宽度。此外，可以在各个像素区中形成至少一个液晶材料路径P。
图13A和13B是表示沿图3中的线VIII-VIII’截取的LCD的截面结构的截面图。
参见图13A和13B，示出了数据线315周围的根据本实施例的薄膜晶体管阵列基板和滤色器阵列基板的结构。
在下基板100的栅绝缘膜200上顺序地形成沟道层图案320和数据线315。还在数据线315上顺序地形成保护膜500和有机绝缘膜600。此外，在有机绝缘膜600上形成第二公共电极235以覆盖数据线315。换言之，第二公共电极235形成为覆盖有机绝缘膜600、保护膜500和栅绝缘膜200并具有到达下基板100的倾斜面。
这样的第二公共电极235由不透明金属形成。这样，第二公共电极235遮蔽从下基板100的背面进入的光。第二公共电极235可以由选自钼Mo、钛Ti、钽Ta、钨W、铜Cu、铬Cr、铝Al、它们的合金和它们的组合所组成的组中的一种材料形成。
另外，还可以将与第二公共电极235相对地在滤色器阵列基板上形成的黑矩阵350的宽度减小到比现有技术中的宽度小。黑矩阵350形成为具有在第二公共电极235和数据线315的宽度之间的范围内的宽度。例如，黑矩阵350可以具有约6～16μm范围内的宽度。
这样，上述宽度减小的黑矩阵350允许形成具有较大面积(即，增大的尺寸)的红色(R)滤色器层303a、绿色(G)滤色器层303b和蓝色(B)滤色器层(未示出)。因此可以提高LCD的像素孔径比。
图13B示出了完全除去了黑矩阵的滤色器阵列基板。这种情况下，在薄膜晶体管阵列基板上的第二公共电极235用作黑矩阵。由于从LCD(即，滤色器阵列基板)除去了黑矩阵，图13B所示的LCD可以具有比图13A所示的LCD大的像素孔径比。
图14A和14B是用于说明将现有技术的刻蚀方法应用到本实施例的接触孔形成工艺所导致的问题的示图。
如图14A和14B所示，本实施例的薄膜晶体管阵列基板配置为包括在下基板100的栅焊盘区中形成的栅焊盘210。薄膜晶体管阵列基板进一步配置为包括在栅焊盘210上顺序形成的栅绝缘膜200、保护膜500和有机绝缘膜600。
为了暴露栅焊盘210，可以采用现有技术的干法刻蚀工艺。这种情况下，在曝光和显影工艺之后，在孔中残留了有机绝缘膜600。因此，由于有机绝缘膜600的残留，孔的内侧面变得粗糙。
如图14A所示，孔中残留的有机绝缘膜600在有机绝缘膜600的下部中形成底切结构。即，在有机绝缘膜600、保护膜500和栅绝缘膜200之间产生台阶覆盖。
如图14B所示，在孔中产生的台阶覆盖在随后形成的金属膜470中造成断裂。事实上，在接触孔的内侧壁上形成的台阶覆盖会在本实施例的在栅焊盘区中形成的栅焊盘接触电极中造成电学断裂。金属膜470可以具有至少堆叠两层金属层的结构。
为了解决此问题，在形成接触孔时，本实施例改变刻蚀气体的含量比并进行两次刻蚀工艺。
图15A至15C是用于说明在本实施例的接触孔形成期间的刻蚀工艺的示图。该刻蚀工艺可以不经改动地应用于图6A至7所示的第三掩模工艺。
如图15A至15C所示，在下基板100上形成栅焊盘210。随后，在栅焊盘210上顺序地形成栅绝缘膜200、保护膜500和有机绝缘膜600。
在进行第一刻蚀工艺之前，用掩模工艺来图案化有机绝缘膜600，图案化的有机绝缘膜将用作第一刻蚀工艺中的掩模。在第一刻蚀工艺中使用的SF6与O2的刻蚀气体流量比可以在约1∶2.0～1∶3.0的范围内。最好使SF6与O2的刻蚀气体具有约1∶2.5的流量比。例如，若SF6对应于4000，则O2在约10000～12000的范围内。
接着，改变SF6与O2的刻蚀气体流量比并随后进行第二刻蚀工艺。这时，SF6与O2的流量比可以在约1∶2.4～1∶3.0的范围内。最好将SF6与O2的流量比设定为约1∶2.5。
换言之，若在第一和第二刻蚀工艺期间增加O2的含量，则改善了接触孔中的内侧面的粗糙度。这里，最好使进行第二刻蚀的时间等于或短于进行第一刻蚀的时间。
如图15B所示，用于栅焊盘210的接触孔的第一倾斜面S1和第二倾斜面S2以光滑的表面形成。这样，在有机绝缘膜600、保护膜500和栅绝缘膜200之间不会产生台阶覆盖。
此外，如图15C所示，尽管在下基板100上形成了金属膜470，但是用于栅焊盘210的接触孔内的金属膜470中不会产生断裂。
这样，本实施例的第三掩模工艺进行两次刻蚀工艺。于是，消除了接触孔的内侧面上的台阶覆盖。
图16至18是表示沿图3中的线II-II’和III-III’截取的薄膜晶体管阵列基板的截面图，用于说明本发明的第二至第四实施例的LCD制造方法。
尽管第二至第四实施例的方法制造的薄膜晶体管阵列基板具有局部不同于第一实施例的方法制造的薄膜晶体管阵列基板的结构，但是也可以用与图4A至8B中所示的第一实施例相同的方式来进行第二至第四实施例的制造方法。因此，现在将围绕与图4A至图8B中示出的结构不同的部分来描述第二至第四实施例的方法。第二至第四实施例的方法也将对与图4A至图8B中示出的部件相同的部件引用相同的标识数字。
第二至第四实施例的方法允许更改非显示区上的结构，根据第一实施例的方法在该非显示区上形成数据焊盘和栅焊盘。
参见图3和图16，第二实施例的方法允许在被栅焊盘210覆盖的区域中形成的有机绝缘图案600a具有与在数据线315上方形成的有机绝缘膜600不同的厚度。
更具体地，第二实施例的方法允许在薄膜晶体管区域中的有机绝缘膜图案600a与在栅焊盘210区域中的有机绝缘膜图案600a以不同的厚度形成。尽管没有在附图中示出，但是还以与栅焊盘210和薄膜晶体管的区域的有机绝缘膜相同的方式在数据焊盘区域中形成有机绝缘膜图案。换言之，在被数据焊盘和栅焊盘210覆盖的非显示区中的有机绝缘膜图案600a具有比与数据线315重叠的有机绝缘膜600薄的厚度。可以通过使用半色调掩模和衍射掩模的其中一种来形成接触孔的第三掩模工艺实现具有较薄厚度的有机绝缘膜图案600a。
这样，由于有机绝缘膜600比保护膜500和栅绝缘膜200厚的原因，实现了在焊盘区中的有机绝缘膜图案600a的较低高度。若在显示区和非显示区两者中都以相同高度形成有机绝缘膜图案600a，会产生与外部驱动集成电路的终端的接触缺陷。
因此，具有焊盘区中的较低高度的有机绝缘膜的LCD可以与外部驱动集成电路的终端轻易地电接触。
如图17所示，第三实施例的方法实现了具有从栅焊盘区和数据焊盘区完全除去有机绝缘膜图案600a的结构的薄膜晶体管阵列基板。这样，在保护膜500上形成栅焊盘接触电极710时，栅焊盘接触电极710电连接到栅焊盘210。类似地，在保护膜500上形成数据焊盘接触电极(未示出)时，数据焊盘接触电极电连接到数据焊盘(未示出)。
第四实施例的方法实现了具有从栅焊盘区完全地除去有机绝缘膜图案600a、保护膜500和栅绝缘膜200的结构的薄膜晶体管阵列基板。类似地，从数据焊盘区完全地除去有机绝缘图案600a和保护膜500。这种情况下，保留数据焊盘下方的栅绝缘膜200。此外，除去栅焊盘之间和数据焊盘之间的所有的有机绝缘膜图案600a、保护膜500和栅绝缘膜200，从而在数据焊盘之间和栅焊盘之间暴露下基板100的表面。
随后，在栅焊盘210和下基板100上直接形成栅焊盘接触电极710。另外，栅焊盘接触电极710还完全地覆盖栅焊盘210。
这样，根据这些实施例的制造方法不需要附加的掩模工艺就能在LCD的焊盘区中形成多种结构。
尽管参考多个示例性的实施例描述了实施例，但是应当理解本领域的技术人员可以在本发明的原理的精神和范围内设计出多种其它改进和实施例。更特别地，在本发明、附图和所附权利要求的范围内，可以对组成部分和/或主题组合安排进行多种改变和变型。除了对组成部分和/或安排的改变和变型，替代使用对本领域的技术人员来说也将是显而易见的。

Claims (12)

1.一种薄膜晶体管阵列基板，包括：
基板；
栅线和数据线，设置为彼此交叉以在所述基板上限定像素区；
开关元件，设置在所述栅线和所述数据线的交叉处；
第二像素电极和第一公共电极，交替地设置在所述基板上形成的所述像素区中；
第二公共电极，形成为与在栅绝缘膜和保护膜之间的所述数据线重叠；
第一存储电极，形成在所述基板上；
第二存储电极，形成为与所述第一存储电极重叠，并与所述开关元件的漏电极一体地形成；以及
有机绝缘膜，形成在所述开关元件、所述第二存储电极、所述数据线、栅焊盘和数据焊盘的上方，
其中所述第二公共电极形成为覆盖所述基板上的所述数据线、所述保护膜、所述有机绝缘膜和所述栅绝缘膜，并具有到达所述基板的表面的倾斜面，
其中在所述开关元件、第二存储电极、栅焊盘和数据焊盘上方形成的有机绝缘膜的厚度小于在所述数据线上方形成的有机绝缘膜的厚度。
2.根据权利要求1所述的薄膜晶体管阵列基板，其中所述第二公共电极由不透明金属形成。
3.根据权利要求1所述的薄膜晶体管阵列基板，其中在所述薄膜晶体管阵列基板的驱动频率为120Hz时，在所述数据线和所述第二公共电极之间的有机绝缘膜的厚度在2.5～3.5μm的范围内。
4.根据权利要求1所述的薄膜晶体管阵列基板，其中在所述薄膜晶体管阵列基板的驱动频率为240Hz时，在所述数据线和所述第二公共电极之间的有机绝缘膜的厚度在5.5～6.5μm的范围内。
5.根据权利要求1所述的薄膜晶体管阵列基板，还包括在与部分的所述数据线重叠的区域中形成的液晶材料路径，所述液晶材料路径配置为允许填充在所述像素区中的液晶材料在相邻的像素区之间流动。
6.根据权利要求5所述的薄膜晶体管阵列基板，其中所述液晶材料路径是通过除去与所述数据线重叠的一部分有机绝缘膜来形成的。
7.一种制造薄膜晶体管阵列基板的方法，包括：
提供基板；
在所述基板上形成第一金属膜，并通过第一掩模工艺将所述第一金属膜图案化为栅电极、栅线、第一存储电极和栅焊盘；
在所述基板上顺序地形成栅绝缘膜、半导体层和第二金属膜，并通过第二掩模工艺由所述第二金属膜和所述半导体层形成源/漏电极、第二存储电极、沟道层和数据线；
在所述基板上顺序地形成保护膜和有机绝缘膜，并通过第三掩模工艺将所述有机绝缘膜图案化以暴露部分的保护膜；
通过使用具有不同氧气含量比的刻蚀气体来顺序地进行用图案化的有机绝缘膜作为刻蚀掩模的第一和第二刻蚀步骤，以形成所述基板上的像素区、暴露所述第二存储电极的第一接触孔和暴露所述栅焊盘的第二接触孔；以及
在所述基板上形成第三金属膜，并接着将所述像素区中的第三金属膜图案化为像素电极和第二公共电极，
其中所述源/漏电极和所述第二存储电极上方的有机绝缘膜具有比所述数据线上方的有机绝缘膜薄小的厚度。
8.根据权利要求7所述的方法，其中所述第三掩模工艺除去与所述数据线重叠的有机绝缘膜的至少一部分，并形成允许液晶在相邻的像素区之间流动的液晶材料路径。
9.根据权利要求7所述的方法，其中所述第三掩模工艺使用半色调掩模和衍射掩模的其中一种。
10.根据权利要求7所述的方法，其中所述第一刻蚀步骤使用的刻蚀气体包括具有在1:2.0～1:3.0范围内的流量比的SF6与O2。
11.根据权利要求7所述的方法，其中所述第二刻蚀步骤使用的刻蚀气体包括具有在1:2.4～1:3.0范围内的流量比的SF6与O2。
12.根据权利要求7所述的方法，其中通过所述第三掩模工艺形成的所述第一接触孔和第二接触孔的内侧面是光滑的。
CN201010254819.2A 2009-12-30 2010-08-13 薄膜晶体管阵列基板及其制造方法 Active CN102116981B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20090133879 2009-12-30
KR10-2009-0133879 2009-12-30
KR10-2010-0037605 2010-04-22
KR1020100037605A KR101777863B1 (ko) 2009-12-30 2010-04-22 박막 트랜지스터 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN102116981A CN102116981A (zh) 2011-07-06
CN102116981B true CN102116981B (zh) 2014-08-06

Family

ID=44186331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010254819.2A Active CN102116981B (zh) 2009-12-30 2010-08-13 薄膜晶体管阵列基板及其制造方法

Country Status (2)

Country Link
US (1) US8378355B2 (zh)
CN (1) CN102116981B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871590B2 (en) * 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
KR102068275B1 (ko) * 2012-12-20 2020-01-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103487999B (zh) * 2013-05-24 2016-03-02 合肥京东方光电科技有限公司 一种阵列基板、制备方法以及显示装置
TWI491967B (zh) * 2013-06-20 2015-07-11 Au Optronics Corp 畫素結構及顯示面板
CN103700627A (zh) * 2013-12-25 2014-04-02 合肥京东方光电科技有限公司 一种阵列基板的制作方法
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
CN104298040B (zh) 2014-10-31 2018-07-06 京东方科技集团股份有限公司 一种coa基板及其制作方法和显示装置
CN105185789A (zh) * 2015-09-07 2015-12-23 昆山龙腾光电有限公司 阵列基板的制造方法、阵列基板与液晶显示装置
CN105552249B (zh) * 2016-03-16 2017-11-14 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
TWI577248B (zh) * 2016-07-19 2017-04-01 欣興電子股份有限公司 線路載板及其製作方法
CN105974691B (zh) * 2016-07-25 2019-05-07 深圳市华星光电技术有限公司 一种ffs模式的阵列基板及其制备方法
CN111090203B (zh) * 2020-03-22 2020-07-14 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114236930B (zh) * 2022-02-18 2022-07-15 成都中电熊猫显示科技有限公司 阵列基板以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761050A (zh) * 2004-08-19 2006-04-19 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1825596A (zh) * 2005-01-14 2006-08-30 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1992295A (zh) * 2002-07-19 2007-07-04 三星电子株式会社 薄膜晶体管阵列板及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605594B2 (ja) * 1993-09-03 1997-04-30 日本電気株式会社 半導体装置の製造方法
KR100250796B1 (ko) * 1996-11-29 2000-04-01 김영환 액정 표시 소자 및 그 제조방법
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP2003228081A (ja) * 2002-01-31 2003-08-15 Nec Corp 液晶表示装置及びその製造方法
US6933528B2 (en) * 2002-04-04 2005-08-23 Nec Lcd Technologies, Ltd. In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same
KR20060100872A (ko) * 2005-03-18 2006-09-21 삼성전자주식회사 반투과 액정 표시 장치 패널 및 그 제조 방법
KR101244547B1 (ko) * 2005-09-16 2013-03-18 엘지디스플레이 주식회사 횡전계방식 액정표시장치, 그 제조 방법 및 액정패널의구동방법
KR20070070516A (ko) * 2005-12-29 2007-07-04 삼성전자주식회사 표시패널 및 이의 제조방법
CN102116980B (zh) * 2009-12-31 2014-04-09 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992295A (zh) * 2002-07-19 2007-07-04 三星电子株式会社 薄膜晶体管阵列板及其制造方法
CN1761050A (zh) * 2004-08-19 2006-04-19 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1825596A (zh) * 2005-01-14 2006-08-30 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Also Published As

Publication number Publication date
CN102116981A (zh) 2011-07-06
US20110156040A1 (en) 2011-06-30
US8378355B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
CN102116980B (zh) 薄膜晶体管阵列基板及其制造方法
CN102116981B (zh) 薄膜晶体管阵列基板及其制造方法
CN102141710B (zh) 薄膜晶体管阵列基板、包括该基板的液晶显示器及制造该基板的方法
CN101211084B (zh) 液晶显示板及其制造方法
CN100397224C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN100444013C (zh) 液晶显示器件及其制造方法
US8411244B2 (en) Liquid crystal display device and fabricating method thereof with a simplified mask process
US7972880B2 (en) Method for fabricating a liquid crystal display device and an LCD device thereby
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
JP5161454B2 (ja) 横電界方式の液晶表示装置用アレイ基板及びその製造方法
KR101801974B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
KR20040031338A (ko) 횡전계방식 액정 표시 소자 및 그 제조방법
CN101071241A (zh) 液晶显示器件及其制造方法
US20100201898A1 (en) Liquid crystal display device
CN100374947C (zh) 液晶显示器件及其制造方法
CN100529926C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
JP2005309431A (ja) アレイ基板及びこれの製造方法と、これを有する液晶表示装置
KR101323477B1 (ko) 액정표시장치 및 그 제조 방법
CN101276108B (zh) 透反射型液晶显示面板及其制造方法
CN100464235C (zh) 液晶显示器件及其制造方法
TWI430448B (zh) 薄膜電晶體陣列基板及其製造方法
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
JP2001092378A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant