CN101071241A - 液晶显示器件及其制造方法 - Google Patents
液晶显示器件及其制造方法 Download PDFInfo
- Publication number
- CN101071241A CN101071241A CNA2006101680525A CN200610168052A CN101071241A CN 101071241 A CN101071241 A CN 101071241A CN A2006101680525 A CNA2006101680525 A CN A2006101680525A CN 200610168052 A CN200610168052 A CN 200610168052A CN 101071241 A CN101071241 A CN 101071241A
- Authority
- CN
- China
- Prior art keywords
- wadding
- array base
- base palte
- slow
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 238000003825 pressing Methods 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 42
- 238000009413 insulation Methods 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract 5
- 238000001914 filtration Methods 0.000 description 17
- 230000005684 electric field Effects 0.000 description 10
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- -1 acryl Chemical group 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- IAQWMWUKBQPOIY-UHFFFAOYSA-N chromium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Cr+4] IAQWMWUKBQPOIY-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004175 ponceau 4R Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种液晶显示器件，其包括阵列基板，该阵列基板包括：在第一基板上彼此交叉以限定像素区域的栅线和数据线；与栅线和数据线连接的薄膜晶体管；以及第一和第二高度调节器；面对阵列基板的相对基板；在阵列基板与相对基板之间的液晶层；对应于第一高度调节器并与阵列基板和相对基板接触的间隙衬垫料；对应于第二高度调节器、与相对基板接触并与阵列基板间隔开的第一缓压衬垫料；和与相对基板接触并与阵列基板间隔开的第二缓压衬垫料，其中第一缓压衬垫料与阵列基板之间的距离大致小于第二缓压衬垫料与阵列基板之间的距离。
Description
本发明要求2006年5月10日在韩国提交的韩国专利申请第2006-0041835的优先权，为了所有目的在这里结合作为参考，就像在这里完全列出一样。
技术领域
本发明涉及一种液晶显示器件，尤其涉及一种液晶显示(LCD)器件及其制造方法。
背景技术
近些年，显示器件一般使用阴极射线管(CRT)。现在，作为CRT的替代品，已经做了一些努力和研究，开发了各种类型的平板显示器，如液晶显示(LCD)器件、等离子体显示面板(PDP)、场发射型显示器和电致发光显示器(ELD)。在这些平板显示器中，LCD器件具有一些优点，如高分辨率、轻重量、外形薄、尺寸紧凑和低电源需求等。
一般地，LCD器件包括彼此间隔且相互面对的两个基板，在该两个基板之间夹有液晶材料。两个基板包括彼此相互面对的电极，从而施加在电极之间的电压可跨过液晶材料产生电场。液晶材料中液晶分子的排列根据产生的电场强度而变化为所产生的电场方向，由此改变LCD器件的光透射率。因而，LCD器件通过改变所产生的电场强度来显示图像。
图1是图解依照现有技术的LCD器件的透视图。
参照图1，LCD器件11包括阵列基板B2、滤色片基板B1和在两个基板B1和B2之间的液晶层14。
阵列基板B2包括在第一基板22上彼此交叉以限定像素区域P的栅线12和数据线24。薄膜晶体管T位于栅线12和数据线24的交叉点处。薄膜晶体管T包括栅极30、半导体层32以及源极34和漏极36。在像素区域P中设置有像素电极17，其与漏极36连接。
滤色片基板B1包括在第二基板5上的各个像素区域P中的红色(R)、绿色(G)和蓝色(B)滤色片图案7a、7b和7c以及在滤色片图案7a、7b和7c之间的黑色矩阵6。在滤色片图案7a，7b和7c上设置有公共电极18。
液晶层14的液晶分子由定向层(未示出)初始取向。当给像素电极17和公共电极18施加电压时，产生垂直电场。液晶分子由产生的电场排列，LCD器件的光透射率发生改变，因而显示图像。
由垂直产生的电场操作的LCD器件具有下述缺点，即不能获得宽视角。为了获得宽视角，提出了IPS-LCD(共平面开关模式LCD)器件。该IPS-LCD器件由共平面电场操作。
图2是图解依照现有技术的IPS-LCD器件的平面图。
参照图2，在现有技术的IPS-LCD器件的阵列基板中，栅线52及第一和第二公共线56a和56b在基板50上沿第一方向延伸。数据线72沿与第一方向交叉的第二方向延伸。栅线52和数据线72限定像素区域P。
薄膜晶体管T位于栅线52和数据线72的交叉点处。薄膜晶体管T包括栅极54、半导体层60及源极和漏极62和64。
在像素区域P的侧面设置有第一公共电极58，其与第一和第二公共线56a和56b连接。第二公共电极82与第二公共线56b连接。像素电极80通过连接部分78与漏极64连接。第二公共电极82和像素电极80交替设置在像素区域P中，从而产生共平面电场。
连接部分78和第一公共线56a大致彼此交迭从而形成存储电容Cst。
滤色片基板(未示出)面对阵列基板。滤色片基板具有间隙衬垫料98a和缓压衬垫料98b。间隙衬垫料98a用于在阵列基板与滤色片基板之间保持盒间隙。缓压衬垫料98b用于减轻从外部施加给液晶面板的力，例如使用者的手指接触液晶面板。
当向液晶面板施加外力时，液晶面板会弯曲。与正常部分的液晶分子相比，弯曲部分的液晶分子变得不正常排列。这导致了穿过弯曲部分的光的延迟，从而与穿过正常部分的光的延迟基本不同。因此，发生光泄漏，因而导致了显示质量缺陷，如斑点。缓压衬垫料98b用于防止上述问题。
间隙衬垫料98a接触阵列基板和滤色片基板以保持盒间隙，缓压衬垫料98b与阵列基板隔开。
图3和图4分别是沿图2的线III-III和IV-IV提取的横截面图。
参照图3和图4，现有技术的IPS-LCD器件10包括阵列基板、滤色片基板和在两个基板之间的液晶层。
在第一基板50上有栅线52和第一公共线56a。在栅线52和第一公共线56a上有栅绝缘层GI。在栅绝缘层GI上有半导体层60，在半导体层60上有源极62和漏极64。半导体层60包括有源层60a和欧姆接触层60b。在栅绝缘层GI上设置有高度调节器86，其对应于栅线52。高度调节器86包括半导体图案86a和金属图案86b。在源极62和漏极64以及高度调节器86上设置有钝化层。薄膜晶体管T包括栅极54、半导体层60以及源极62和漏极64。栅线52和数据线(图2的72)限定像素区域P。
在第二基板90上设置有黑色矩阵92。在各像素区域P中都设置有红色(R)、绿色(G)和蓝色(B)滤色片图案94a、94b和94c。在滤色片图案94a、94b和94c上设置有平整层96。
在平整层96上设置有间隙衬垫料98a和缓压衬垫料98b。
间隙衬垫料98a对应于栅线52设置，缓压衬垫料98b对应于第一公共线56a设置。对应于间隙衬垫料98a的阵列基板高度大致高于对应于缓压衬垫料98b的阵列基板高度。由于该高度差，间隙衬垫料98a与阵列基板接触，缓压衬垫料98b与阵列基板隔开。
对于该高度差，在对应于间隙衬垫料98a的阵列基板处设置高度调节器86。
栅线52和第一公共线56a具有大约2000到大约2500的厚度，栅绝缘层GI具有大约4000的厚度，半导体层60具有大约2000的厚度，源极和漏极具有大约3000的厚度。对应于间隙衬垫料98a的阵列基板与对应于缓压衬垫料98b的阵列基板之间的高度差大约为5500。该高度差相当大。然而，当通过五轮掩模工序制造阵列基板时，由于金属图案86b覆盖半导体图案86a，所以一定程度地减小了该高度差。因此，可减小由与液晶面板接触所导致的缺陷。
然而，如上所述，现有技术的IPS-LCD器件需要五轮掩模工序，因而增加了成本和制造时间。
发明内容
因此，本发明涉及一种液晶显示器件及其制造方法，其基本克服了由于现有技术的限制和缺点导致的一个或多个问题。
本发明的优点是提供了一种液晶显示器件及其制造方法，其减小了制造成本和制造时间。
将在下面的描述中列出本发明其他的特征和优点，且其中一部分从下面的描述变得显而易见，或者通过本发明的实践可以理解到。通过在所写说明书和权利要求书以及附图中特别指出的结构可实现和获得本发明的目的和其它的优点。
为了实现这些目的和其它的优点并根据本发明的目的，如这里具体化和广泛描述的，一种液晶显示器件包括阵列基板，其包括：在第一基板上彼此交叉以限定像素区域的栅线和数据线；与栅线和数据线连接的薄膜晶体管；以及第一和第二高度调节器；面对阵列基板的相对基板；在阵列基板与相对基板之间的液晶层；对应于第一高度调节器并与阵列基板和相对基板接触的间隙衬垫料；对应于第二高度调节器、与相对基板接触并与阵列基板间隔开的第一缓压衬垫料；和与相对基板接触并与阵列基板间隔开的第二缓压衬垫料，其中第一缓压衬垫料与阵列基板之间的距离大致小于第二缓压衬垫料与阵列基板之间的距离。
在另一方面中，一种制造液晶显示器件的方法包括：形成阵列基板，包括：在第一基板上形成栅线和栅极；在栅线和栅极上形成栅绝缘层；和在栅绝缘层上形成与栅线交叉的数据线以限定像素区域，在栅极上形成半导体层以及源极和漏极，并形成第一和第二高度调节器；形成面对阵列基板的相对基板；形成与相对基板接触的间隙衬垫料和第一和第二缓压衬垫料，其中间隙衬垫料对应于第一高度调节器并与阵列基板接触，第一缓压衬垫料对应于第二高度调节器，第一缓压衬垫料与阵列基板之间的距离大致小于第二缓压衬垫料与阵列基板之间的距离；和在阵列基板与相对基板之间夹持液晶层。
在另一方面中，一种液晶显示器件，包括阵列基板，其包括彼此交叉以限定像素区域的栅线和数据线；面对阵列基板的相对基板；在阵列基板与相对基板之间的液晶层；与阵列基板和相对基板接触的间隙衬垫料；与阵列基板和相对基板中的一个接触并与阵列基板和相对基板中的另一个间隔开的第一缓压衬垫料；和与阵列基板和相对基板中的一个接触并与阵列基板和相对基板中的另一个间隔开的第二缓压衬垫料，其中第一缓压衬垫料与阵列基板和对向基板中与第一缓压衬垫料间隔开的所述另一个之间的距离大致小于第二缓压衬垫料与阵列基板和对向基板中与第二缓压衬垫料间隔开的另一个之间的距离。
应当理解，本发明前面的一般性描述和下面的详细描述都是典型性的和解释性的，意在提供如权利要求中所述的本发明进一步的解释。
附图说明
给本发明提供进一步理解并组成说明书一部分的附图图解了本发明的实施方案并与说明书一起用于解释本发明的原理。
在附图中：
图1是图解依照现有技术的LCD器件的透视图；
图2是图解依照现有技术的IPS-LCD器件的平面图；
图3和图4分别是沿图2的线III-III和IV-IV提取的横截面图；
图5是依照本发明实施方案的IPS-LCD器件的平面图；
图6到图8分别是沿图5的线V-V，VI-VI和VII-VII提取的横截面图；
图9A到9H、10A到10H、11A到11H和12A到12H分别是沿图5的线V-V、VI-VI、VII-VII和VIII-VIII提取的横截面图，其图解了依照本发明实施方案制造IPS-LCD器件的方法；和
图13A到13C是图解依照本发明实施方案制造IPS-LCD器件的滤色片基板的方法的横截面图。
具体实施方式
现在将参照本发明的优选实施方案详细描述，附图中图解了其实施例。
图5是依照本发明实施方案的IPS-LCD器件的平面图。
参照图5，在依照本发明实施方案的IPS-LCD器件的阵列基板中，栅线102及第一和第二公共线106a和106b在基板100上沿第一方向延伸。数据线130沿与第一方向相交叉的第二方向延伸。数据线130下方的半导体图案122b沿数据线130的延伸方向延伸。栅线102和数据线130限定像素区域P。
薄膜晶体管T位于栅线102和数据线130的交叉点处。薄膜晶体管T包括栅极104、半导体层136及源极132和漏极134。半导体图案122b从半导体层136延伸。
第一公共电极108位于像素区域P的侧面并与第一和第二公共线106a和106b连接。第二公共电极150通过公共接触孔143与第二公共线106b连接。像素电极148通过连接部分146与漏极134连接。第二公共电极150和像素电极148交替设置在像素区域P中，从而产生共平面电场。最外侧的第二公共电极150大致与第一公共电极108交迭。因为第一公共电极和最外侧第二公共电极150位于像素电极148的外部，所以减小了数据线130和像素电极148之间的耦合。
数据线130、像素电极148及第一和第二公共电极108和150具有至少一个大致弯曲的形状。该弯曲结构产生至少两个畴。例如，一个畴补偿了另一个畴的延迟。因此，提高了视角。
连接部分146和第一公共线106a彼此交迭，从而形成存储电容Cst。
滤色片基板(未示出)面对阵列基板。在滤色片基板上形成有间隙衬垫料208及第一和第二缓压衬垫料210和212。间隙衬垫料208用于保持阵列基板与滤色片基板之间的盒间隙。第一和第二缓压衬垫料210和212抵挡从外部施加给液晶面板的力，如使用者手指接触液晶面板。
间隙衬垫料208接触阵列基板和滤色片基板以保持盒间隙。第一和第二缓压衬垫料210和212大致与阵列基板间隔开。间隙衬垫料208对应于第一高度调节器G1，第一缓压衬垫料210对应于第二高度调节器G2。第一和第二高度调节器G1和G2调节对应于间隙衬垫料208和第一缓压衬垫料210的阵列基板部分的高度。
图6到图8分别是沿图5的线V-V，VI-VI和VII-VII提取的横截面图。
参照图6到图8，依照本发明实施方案的IPS-LCD器件包括阵列基板B2、滤色片基板B1和两个基板B1和B2之间的液晶层。
在第一基板100上有栅线102、栅极104和第一公共线106a。在栅线102、栅极104和第一公共线106a上有栅绝缘层110。在栅绝缘层110上设置有半导体层136，在半导体层136上有源极132和漏极134。半导体层136包括有源层137和欧姆接触层138。有源层137由本征无定形硅形成，欧姆接触层138由掺杂质的无定形硅形成。
第一高度调节器G1设置在栅线102、第一公共线106a或第二公共线(图5的106b)上方，例如设置在栅线102上方的栅绝缘层110上。第二高度调节器G2设置在没有形成栅线102以及第一和第二公共线106a和106b的位置处的栅绝缘层110上，例如设置在栅线102和第一公共线106a之间。
各第一和第二高度调节器G1和G2包括具有本征无定形硅图案和掺杂质的无定形硅图案的半导体图案以及连续设置的导电图案。第一和第二高度调节器G1和G2具有大致相同的厚度。
在源极132和漏极134以及第一和第二高度调节器G1和G2上设置有钝化层140。薄膜晶体管T设置在开关区域S中并包括栅极104、半导体层136以及源极132和漏极134。栅线102和数据线(图5的130)限定像素区域P。在像素区域P中的钝化层140上设置有像素电极(图5的148)、第二公共电极(图5的150)和连接部分146。
在第二基板200上设置有黑色矩阵202。在各像素区域P中设置有红色(R)、绿色(G)和蓝色(B)滤色片图案204a、204b和204c。在滤色片图案204a、204b和204c上设置有平整层206。
在平整层206上设置有间隙衬垫料208以及第一和第二缓压衬垫料210和212。间隙衬垫料208以及第一和第二缓压衬垫料210和212具有大致相同的厚度。
间隙衬垫料208大致对应于栅线102上方的第一高度调节器G1。间隙衬垫料208可设置在薄膜晶体管T上，而半导体层136以及源极132和漏极134用作第一高度衬垫料G1。第一缓压衬垫料210大致对应于第二高度调节器G2设置。第二缓压衬垫料212大致对应于栅线102、第一公共线106a或第二公共线106b设置，例如对应于第一公共线106a设置。
对应于间隙衬垫料208的阵列基板高度大致高于对应于第一缓压衬垫料210的阵列基板高度。对应于第一缓压衬垫料210的阵列基板高度大致高于对应于第二缓压衬垫料212的阵列基板高度。因此，间隙衬垫料208与阵列基板B2和滤色片基板B1接触。第一缓压衬垫料210和阵列基板B2之间的距离大致小于第二缓压衬垫料212和阵列基板B2之间的距离。
用四轮掩模工序制造依照本发明实施方案的IPS-LCD器件的阵列基板。在相同的掩模工序中使用干蚀刻形成半导体层136以及源极132和漏极134。在干蚀刻过程中，部分移除栅绝缘层110，并且大致减小栅绝缘层110的厚度。因此，与现有技术的阵列基板相比，也大致减小了对应于第二缓压衬垫料212的阵列基板高度。例如，对应于间隙衬垫料208的阵列基板与对应于第二缓压衬垫料212的阵列基板之间的高度差大约为6500。高度差的增加减小了第二缓压衬垫料212的减力功能。为了补偿第二缓压衬垫料功能的减小，在IPS-LCD器件中形成第一缓压衬垫料210和第二高度调节器G2。
当施加外力时，第一缓压衬垫料210先减轻外力，第二缓压衬垫料212再次减轻外力。因此，对应于第一缓压衬垫料210的阵列基板高度大致高于对应于第二缓压衬垫料212的阵列基板高度。这样，在第一缓压衬垫料210的下面形成第二高度调节器G2。对应于第一缓压衬垫料210的阵列基板高度应大致小于对应于间隙衬垫料208的阵列基板高度。这样，第二高度调节器G2位于栅线102和第一公共线106a之间的区域中。因此，对应于间隙衬垫料208的阵列基板与对应于第一缓压衬垫料210的阵列基板之间的高度差大约为栅线102或公共线106a或106b的厚度，即大约为2000到大约2500。该高度差补偿了对应于间隙衬垫料208的阵列基板与对应于第二缓压衬垫料212的阵列基板之间的高度差。
当第二高度调节器G2位于栅线102和第一公共线106a之间的区域时，栅线102和第一公共线106a之间的区域可能不足够大以容纳该区域中的第二高度调节器G2。换句话说，第一缓压衬垫料210的面积大于可利用的区域。当该区域不足够大时，栅线102和/或第一公共线106a具有向内的凹口，以容纳第二高度调节器G2，如图5所示。
如上所述，通过形成第一和第二高度调节器并通过调节第一和第二高度调节器的位置来调节对应于间隙衬垫料和第一和第二缓压衬垫料的阵列基板的高度。换句话说，间隙衬垫料和第二缓压衬垫料设置在栅线和公共线上方，但是通过在间隙衬垫料下面形成第一高度调节器，对应于衬垫料的阵列基板高度大致高于对应于第二缓压衬垫料的阵列基板高度。第一和第二高度调节器设置在间隙衬垫料和第一缓压衬垫料下面，但是通过在形成有栅线的位置处形成第一高度调节器并在没有形成栅线或公共线的位置处形成第二高度调节器，对应于间隙衬垫料的阵列基板高度大致高于对应于第一缓压衬垫料的阵列基板高度。
图9A到9H、10A到10H、11A到11H和12A到12H分别是沿图5的线V-V、VI-VI、VII-VII和VIII-VIII提取的横截面图，图解了依照本发明实施方案制造IPS-LCD器件的方法。
参照图9A、10A、11A和12A，在具有像素区域P和开关区域S的基板100上沉积导电材料，并用第一掩模工序对其构图，从而形成栅线102、栅极104、第一公共线106a、第二公共线(图5的106b)和第一公共电极108。导电材料包括铝(Al)、铝钕合金(AlNd)、铬(Cr)、钨(W)、钼(Mo)和钛(Ti)。栅线102和/或第一公共线106a包括凹口，如图5所示。
参照图9B、10B、11B和12B，在具有栅线102的基板100上连续形成栅绝缘层110、本征无定形硅层112、掺杂质的无定形硅层114和导电层116。在导电层116上形成光致抗蚀剂层118。栅绝缘层110包括氧化硅(SiO2)和氮化硅(SiNx)。导电层116包括铝(Al)、铝钕合金(AlNd)、铬(Cr)、钨(W)、钼(Mo)和钛(Ti)。
在光致抗蚀剂层118上放置具有透射部分B1、阻挡部分B2和半透射部分B3的掩模M。半透射部分B3包括半透射膜或狭缝图案。
半透射部分B3对应于一部分栅极104。阻挡部分B2设置在半透射部分B3的两侧。阻挡部分B2设置在像素区域P的两侧。阻挡部分B2设置在栅线102中的第一区域D1。阻挡部分B2设置在栅线02和第一公共线106a之间的第二区域D2。通过掩模M将光致抗蚀剂层118曝光并显影。
参照图9C、10C、11C和12C，通过曝光和显影，形成第一到第四光致抗蚀剂图案120a到120d。第一光致抗蚀剂图案120a对应于开关区域S。第二光致抗蚀剂图案120b对应于像素区域P两侧。第三光致抗蚀剂图案120c对应于第一区域D1。第四光致抗蚀剂图案120d对应于第二区域D2。使用第一到第四光致抗蚀剂图案120a到120d蚀刻导电层116、本征无定形硅层114和掺杂质的无定形硅112。对应于半透射部分(图9B的B3)的第一光致抗蚀剂图案120a的部分大致比对应于阻挡部分(图9B的B2)的第一光致抗蚀剂图案120a的其它部分薄。
参照图9D、10D、11D和12D，通过蚀刻，在第一光致抗蚀剂图案120a下面形成源-漏图案124和第一半导体图案122a。在第二光致抗蚀剂图案120b下面形成数据线130和第二半导体图案122b。在第三光致抗蚀剂图案120c下面形成具有第一导电图案126和第三半导体图案122c的第一高度调节器G1。在第四光致抗蚀剂图案120d下面形成具有第二导电图案128和第四半导体图案122d的第二高度调节器G2。
在蚀刻过程中，还部分地蚀刻第一到第四光致抗蚀剂图案120a到120d之间的栅绝缘层110。
参照图9E、10E、11E和12E，灰化第一到第四光致抗蚀剂图案120a到120d。通过灰化，部分移除第一到第四光致抗蚀剂图案120a到120d。执行灰化一直到彻底移除了具有较低厚度的第一光致抗蚀剂图案(图9D的120a)部分。因此，暴露了源-漏图案124的中心。此外，还暴露了源-漏图案124、数据线130和第一和第二导电图案126和128的侧部。
参照图9F、10F、11F和12F，使用灰化的第一到第四光致抗蚀剂图案120a到120d执行蚀刻工序。通过蚀刻，移除源-漏图案(图9E的124)和第一半导体图案(图9E的122a)的掺杂质的无定形硅层的中心，从而形成源极132和漏极134以及欧姆接触层138。第一半导体图案的本征无定形硅层称作有源层137。此外，移除源-漏图案和第一半导体图案的掺杂质的无定形硅层的侧部。还移除了数据线130、第一和第二导电图案126和128以及第二到第四半导体图案122b到122d的掺杂质的无定形硅层的侧部。
在蚀刻过程中，还部分移除了第一到第四半导体图案之间的栅绝缘层110。剥离灰化的第一到第四光致抗蚀剂图案120a到120d。
通过图9B到9F、10B到10F、11B到11F以及12B到12F的第二掩模工序，两次部分蚀刻第一到第四半导体图案之间的栅绝缘层110。通过两次蚀刻，第一到第四半导体图案之间的栅绝缘层110的厚度减小了大约1000。
参照图9G、10G、11G和12G，在具有数据线130的基板100上形成钝化层140。用第三掩模工序蚀刻钝化层140，从而形成暴露漏极134的漏接触孔142和暴露第二公共线(图5的106b)的公共接触孔(图5的143)。钝化层140由有机绝缘材料或者无机绝缘材料形成。有机绝缘材料包括苯并环丁烯(BCB)和丙烯酸树脂，而无机绝缘材料包括二氧化硅(SiO2)和氮化硅(SiNx)。
参照图9H、10H、11H和12H，在钝化层140上沉积透明导电材料，并用第四掩模工序对其构图，从而形成像素电极148、第二公共电极150和连接部分146。连接部146通过漏接触孔142与漏极134接触，第二公共电极150通过公共接触孔与第二公共线接触。透明导电材料包括氧化铟锡(ITO)和氧化铟锌(IZO)。
通过上面的四轮掩模工序，制造了依照本发明实施方案的阵列基板。
图13A到13C是图解依照本发明实施方案制造IPS-LCD器件的滤色片基板的方法的横截面图。
参照图13A，在基板200上形成黑色矩阵202。黑色矩阵202设置在像素区域P的外围部分。黑色矩阵202包括铬(Cr)和氧化铬(CrO2)。对应于各个像素区域P形成红色、绿色和蓝色滤色片图案204a和204b。
参照图13B，在具有滤色片图案204a和204b的基板200上沉积有机绝缘材料，从而形成平整层206。有机材料包括苯并环丁烯(BCB)和丙烯酸树脂。
参照图13C，在平整层206上沉积有机绝缘材料并对其构图，从而形成间隙衬垫料208和第一和第二缓压衬垫料(图8的210和图6的212)。有机材料包括苯并环丁烯(BCB)和丙烯酸树脂。
通过上述工序，制造了依照本发明实施方案的滤色片基板。
以之间夹有液晶层的方式将阵列基板和滤色片基板粘结，从而完成IPS-LCD器件。
如上所述，因为用四轮掩模工序制造阵列基板，所以可减小制造成本和制造时间。此外，因为形成第一缓压衬垫料来补偿第二缓压衬垫料，所以减小了由于外力导致的显示质量的下降。此外，因为公共电极和像素电极是透明的，所以获得了高亮度。此外，因为公共电极设置在像素区域侧面，所以减小了数据线与像素电极之间的耦合。
本发明不仅适用于IPS模式LCD器件，而且还适用于其它各种模式的LCD器件。
在不脱离本发明精神或范围的情况下，本发明可做各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所附权利要求及其等价物范围内的本发明的修改和变化。
Claims (52)
1.一种液晶显示器件，包括：
阵列基板，其包括：
在第一基板上彼此交叉以限定像素区域的栅线和数据线；
与栅线和数据线连接的薄膜晶体管；和
第一和第二高度调节器；
面对阵列基板的相对基板；
在阵列基板与相对基板之间的液晶层；
对应于第一高度调节器并与阵列基板和相对基板接触的间隙衬垫料；
对应于第二高度调节器、与相对基板接触并与阵列基板间隔开的第一缓压衬垫料；和
与相对基板接触并与阵列基板间隔开的第二缓压衬垫料，
其中第一缓压衬垫料与阵列基板之间的距离大致小于第二缓压衬垫料与阵列基板之间的距离。
2.根据权利要求1所述的器件，其特征在于，进一步包括与栅线间隔开的公共线以及在公共线和栅线上的栅绝缘层。
3.根据权利要求2所述的器件，其特征在于，所述第一高度调节器在栅线和公共线中至少一条上方的栅绝缘层上，所述第二高度调节器在栅线和公共线之外的栅绝缘层上。
4.根据权利要求3所述的器件，其特征在于，所述第二缓压衬垫料对应于栅线和公共线中的至少一条。
5.根据权利要求2所述的器件，其特征在于，所述薄膜晶体管包括在栅绝缘层下面的栅极、栅绝缘层上的半导体层以及半导体层上的源极和漏极。
6.根据权利要求5所述的器件，其特征在于，所述各第一和第二高度调节器都具有半导体图案和导电图案，其分别与半导体层以及源极和漏极的材料大致相同。
7.根据权利要求5所述的器件，其特征在于，所述半导体层包括本征无定形硅层和在该本征无定形硅层上的掺杂质的无定形硅层。
8.根据权利要求5所述的器件，其特征在于，所述半导体层在数据线下面延伸。
9.根据权利要求5所述的器件，其特征在于，所述本征无定形硅层突出到掺杂质的无定形硅层外面。
10.根据权利要求5所述的器件，其特征在于，所述半导体层以及源极和漏极用作第一高度调节器。
11.根据权利要求2所述的器件，其特征在于，进一步包括在像素区域中交替设置的像素电极和第一公共电极，其中像素电极与薄膜晶体管连接，第一公共电极与公共线连接。
12.根据权利要求11所述的器件，其特征在于，所述公共线包括通过像素电极外面的第二公共电极连接的第一和第二公共线，第一公共线与第一公共电极连接。
13.根据权利要求12所述的器件，其特征在于，所述第一公共电极大致与第二公共电极交迭，第一公共电极位于与像素电极相同的层，并且第二公共电极从第一和第二公共线延伸。
14.根据权利要求12所述的器件，其特征在于，进一步包括钝化层，该钝化层连同栅缘层具有漏接触孔和公共接触孔，像素电极通过漏接触孔与薄膜晶体管连接，第一公共电极通过公共接触孔与第一公共线连接。
15.根据权利要求1所述的器件，其特征在于，所述相对基板包括在第二基板上的黑色矩阵、滤色片层和平整层。
16.根据权利要求1所述的器件，其特征在于，对应于间隙衬垫料的阵列基板部分大致高于对应于第一缓压衬垫料的阵列基板部分，而对应于第一缓压衬垫料的阵列基板部分大致高于对应于第二缓压衬垫料的阵列基板部分。
17.根据权利要求16所述的器件，其特征在于，所述间隙衬垫料以及第一和第二缓压衬垫料具有大致相同的厚度。
18.根据权利要求16所述的器件，其特征在于，所述第一和第二高度调节器具有大致相同的厚度。
19.根据权利要求1所述的器件，其特征在于，对应于间隙衬垫料的阵列基板部分与对应于第一缓压衬垫料的阵列基板部分之间的高度差大约为2500。
20.根据权利要求3所述的器件，其特征在于，在第一和第二高度调节器下面的栅绝缘层部分比第二缓压衬垫料下面的栅绝缘层部分厚大约1000。
21.一种制造液晶显示器件的方法，包括：
形成阵列基板，其包括：
在第一基板上形成栅线和栅极；
在栅线和栅极上形成栅绝缘层；和
在栅绝缘层上形成与栅线相交叉的数据线以限定像素区域，在栅极上方形成半导体层以及源极和漏极，并形成第一和第二高度调节器；
形成面对阵列基板的相对基板；
形成与相对基板接触的间隙衬垫料及第一和第二缓压衬垫料，其中间隙衬垫料对应于第一高度调节器并与阵列基板接触，第一缓压衬垫料对应于第二高度调节器，第一缓压衬垫料与阵列基板之间的距离大致小于第二缓压衬垫料与阵列基板之间的距离；和
在阵列基板与对向基板之间夹持液晶层。
22.根据权利要求21所述的方法，其特征在于，进一步包括以与栅线相同的工序形成公共线。
23.根据权利要求21所述的方法，其特征在于，所述第一高度调节器在栅线和公共线中至少一条上方的栅绝缘层上，而所述第二高度调节器在栅线和公共线之外的栅绝缘层上。
24.根据权利要求23所述的方法，其特征在于，所述第二缓压衬垫料对应于栅线和公共线中的至少一条。
25.根据权利要求21所述的方法，其特征在于，所述各第一和第二高度调节器都具有半导体图案和导电图案，其分别与半导体层以及源极和漏极的材料大致相同。
26.根据权利要求25所述的方法，其特征在于，所述半导体层在数据线下面延伸。
27.根据权利要求26所述的方法，其特征在于，形成所述数据线、源极和漏极、半导体层和第一和第二高度调节器包括：
在栅绝缘层上形成本征无定形硅层、掺杂质的无定形硅层和导电层；
使用掩模分别形成对应于开关区域的第一光致抗蚀剂图案、对应于像素区域两侧的第二光致抗蚀剂图案以及对应于第一和第二区域的第三和第四光致抗蚀剂图案，其中第一光致抗蚀剂图案的一部分大致比第一光致抗蚀剂图案的其它部分薄；
使用第一到第四光致抗蚀剂图案蚀刻导电层、掺杂质的无定形硅层和本征无定形硅层；
灰化第一到第四光致抗蚀剂图案从而移除第一光致抗蚀剂图案的较薄部分；和
使用灰化的第一到第四光致抗蚀剂图案蚀刻被蚀刻的导电层、掺杂质的无定形硅层和本征无定形硅层，从而分别在开关区域中形成源极和漏极以及半导体层，在像素区域两侧形成数据线，并且在第一和第二区域中形成第一和第二高度调节器。
28.根据权利要求27所述的方法，其特征在于，所述形成第一到第四光致抗蚀剂图案包括：
在导电层上形成光致抗蚀剂图案；和
使用掩模将光致抗蚀剂层曝光，所述掩模具有对应于像素区域的透射部分、对应于开关区域一部分的半透射部分和对应于开关区域其它部分、像素区域两侧以及第一和第二区域的阻挡部分。
29.根据权利要求21所述的方法，其特征在于，所述半导体层以及源极和漏极用作第一高度调节器。
30.根据权利要求22所述的方法，其特征在于，进一步包括在相同的掩模工序中形成在像素区域中交替设置的像素电极和第一公共电极，其中像素电极与薄膜晶体管连接，第一公共电极与公共线连接。
31.根据权利要求30所述的方法，其特征在于，进一步包括钝化层，该钝化层连同栅绝缘层具有漏接触孔和公共接触孔，像素电极通过漏接触孔与薄膜晶体管连接，第一公共电极通过公共接触孔与第一公共线连接。
32.根据权利要求31所述的方法，其特征在于，所述公共线包括第一和第二公共线，第一公共线通过公共接触孔与第一公共电极连接，第二公共线通过像素电极外部的第二公共电极与第一公共线连接。
33.根据权利要求32所述的方法，其特征在于，所述第一公共电极与第二公共电极交迭，第二公共电极从第一和第二公共线延伸。
34.根据权利要求21所述的方法，其特征在于，所述形成相对基板包括在第二基板上形成黑色矩阵、滤色片层和平整层。
35.根据权利要求21所述的方法，其特征在于，对应于间隙衬垫料的阵列基板部分大致高于对应于第一缓压衬垫料的阵列基板部分，对应于第一缓压衬垫料的阵列基板部分大致高于对应于第二缓压衬垫料的阵列基板部分。
36.根据权利要求35所述的方法，其特征在于，所述间隙衬垫料以及第一和第二缓压衬垫料具有大致相同的厚度。
37.根据权利要求35所述的方法，其特征在于，所述第一和第二高度调节器具有大致相同的厚度。
38.根据权利要求21所述的方法，其特征在于，对应于间隙衬垫料的阵列基板部分与对应于第一缓压衬垫料的阵列基板部分之间的高度差大约为2500。
39.根据权利要求27所述的方法，其特征在于，在形成栅线、源极和漏极、半导体层和第一和第二高度调节器的过程中，第二缓压衬垫料下面的栅绝缘层的厚度减小大约1000。
40.一种液晶显示器件，包括：
阵列基板，其包括彼此交叉以限定像素区域的栅线和数据线；
面对阵列基板的相对基板；
在阵列基板与相对基板之间的液晶层；
与阵列基板和相对基板接触的间隙衬垫料；
与阵列基板和相对基板中的一个接触并与阵列基板和相对基板中的另一个间隔开的第一缓压衬垫料；和
与阵列基板和相对基板中的一个接触并与阵列基板和相对基板中的另一个间隔开的第二缓压衬垫料，
其中第一缓压衬垫料与阵列基板和相对基板中与第一缓压衬垫料间隔开的所述另一个之间的距离大致小于第二缓压衬垫料与阵列基板和相对基板中与第二缓压衬垫料间隔开的所述另一个之间的距离。
41.根据权利要求40所述的器件，其特征在于，进一步包括包含在阵列基板和相对基板中的一个中并对应于间隙衬垫料的第一高度调节器，以及包含在阵列基板和相对基板中的另一个中并对应于第一缓压衬垫料的第二高度调节器。
42.根据权利要求41所述的器件，其特征在于，所述第一和第二缓压衬垫料与相同的基板接触，并且所述第一和第二高度调节器包含在与第一和第二缓压衬垫料间隔开的相同基板中。
43.根据权利要求42所述的器件，其特征在于，所述第一和第二高度调节器包含在阵列基板中。
44.根据权利要求43所述的器件，其特征在于，所述间隙衬垫料以及第一和第二缓压衬垫料具有大致相同的厚度。
45.根据权利要求43所述的器件，其特征在于，对应于间隙衬垫料的阵列基板部分大致高于对应于第一缓压衬垫料的阵列基板部分，对应于第一缓压衬垫料的阵列基板部分大致高于对应于第二缓压衬垫料的阵列基板部分。
46.根据权利要求45所述的器件，其特征在于，所述第一和第二高度调节器具有大致相同的厚度。
47.根据权利要求46所述的器件，其特征在于，对应于间隙衬垫料的阵列基板部分具有比对应于第一缓压衬垫料的阵列基板部分多的至少一层。
48.根据权利要求47所述的器件，其特征在于，所述阵列基板包括与栅线相同层的公共线，所述至少一层包括栅线和公共线。
49.根据权利要求43所述的器件，其特征在于，所述阵列基板包括栅极、栅极上方的栅绝缘层上的半导体层以及半导体层上的源极和漏极。
50.根据权利要求49所述的器件，其特征在于，所述各第一和第二高度调节器都在栅绝缘层上并具有半导体图案和导电图案，其分别与半导体层以及源极和漏极的材料大致相同。
51.根据权利要求49所述的器件，其特征在于，所述第一高度调节器包括半导体层以及源极和漏极。
52.根据权利要求40所述的器件，其特征在于，所述阵列基板包括在像素区域中交替设置的像素电极和公共电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060041835A KR100920481B1 (ko) | 2006-05-10 | 2006-05-10 | 횡전계 방식 액정표시장치와 그 제조방법 |
| KR1020060041835 | 2006-05-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101071241A true CN101071241A (zh) | 2007-11-14 |
| CN100559249C CN100559249C (zh) | 2009-11-11 |
Family
ID=38684774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101680525A Active CN100559249C (zh) | 2006-05-10 | 2006-12-15 | 液晶显示器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7920244B2 (zh) |
| JP (1) | JP4571615B2 (zh) |
| KR (1) | KR100920481B1 (zh) |
| CN (1) | CN100559249C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102591048A (zh) * | 2012-03-26 | 2012-07-18 | 深圳市华星光电技术有限公司 | 液晶面板及其制造方法以及液晶显示装置 |
| CN104977749A (zh) * | 2015-07-28 | 2015-10-14 | 京东方科技集团股份有限公司 | 彩膜基板及其制作方法以及显示装置 |
| CN110456576A (zh) * | 2018-05-08 | 2019-11-15 | 群创光电股份有限公司 | 显示设备 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070071783A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치와 그 제조방법 |
| US7894024B2 (en) | 2007-07-26 | 2011-02-22 | Beijing Boe Optoelectronics Technology Co., Ltd. | Liquid crystal panel |
| CN100595654C (zh) * | 2007-12-29 | 2010-03-24 | 昆山龙腾光电有限公司 | 液晶显示面板 |
| TWI385568B (zh) * | 2009-02-24 | 2013-02-11 | Au Optronics Corp | 顯示裝置及觸控偵測方法 |
| JP2010237503A (ja) * | 2009-03-31 | 2010-10-21 | Hitachi Displays Ltd | 液晶表示装置 |
| KR101621027B1 (ko) | 2009-12-30 | 2016-05-16 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR101681923B1 (ko) * | 2010-09-01 | 2016-12-02 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR101730995B1 (ko) | 2010-10-22 | 2017-04-28 | 삼성디스플레이 주식회사 | 표시장치 |
| KR101888033B1 (ko) * | 2011-08-04 | 2018-09-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| KR101420686B1 (ko) * | 2011-11-17 | 2014-07-21 | 엘지디스플레이 주식회사 | 배리어셀을 포함하는 영상표시장치 및 그 제조방법 |
| US9349753B2 (en) * | 2014-02-24 | 2016-05-24 | Boe Technology Group Co., Ltd. | Array substrate, method for producing the same and display apparatus |
| JP6401923B2 (ja) | 2014-03-20 | 2018-10-10 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN105301858B (zh) * | 2015-11-06 | 2018-09-18 | 深圳市华星光电技术有限公司 | 一种显示面板、显示面板的制备方法和阵列基板 |
| JP6367395B2 (ja) * | 2017-02-14 | 2018-08-01 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP7011413B2 (ja) * | 2017-07-06 | 2022-01-26 | 株式会社ジャパンディスプレイ | 液晶表示装置及び電子機器 |
| JP6909713B2 (ja) * | 2017-11-16 | 2021-07-28 | パナソニック液晶ディスプレイ株式会社 | 液晶表示パネル |
| CN108761856B (zh) * | 2018-05-17 | 2021-04-20 | 昆山龙腾光电股份有限公司 | 阵列基板、液晶显示装置及驱动方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3680730B2 (ja) * | 2000-12-08 | 2005-08-10 | 株式会社日立製作所 | 液晶表示装置 |
| JP2002341354A (ja) | 2001-05-16 | 2002-11-27 | Matsushita Electric Ind Co Ltd | 液晶表示素子 |
| JP3696127B2 (ja) | 2001-05-21 | 2005-09-14 | シャープ株式会社 | 液晶用マトリクス基板の製造方法 |
| JP3946498B2 (ja) * | 2001-11-19 | 2007-07-18 | シャープ株式会社 | 液晶パネル |
| US20040114087A1 (en) | 2002-09-26 | 2004-06-17 | Young-Je Cho | Liquid crystal display, panel therefor, and manufacturing method thereof |
| KR100560401B1 (ko) | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101035847B1 (ko) | 2003-07-03 | 2011-05-19 | 삼성전자주식회사 | 액정표시패널 |
| JP4583015B2 (ja) | 2003-09-29 | 2010-11-17 | 三洋電機株式会社 | キャラクタ表示制御回路および集積回路 |
| KR20050039981A (ko) * | 2003-10-27 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 |
| JP2005189662A (ja) | 2003-12-26 | 2005-07-14 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| KR100672651B1 (ko) * | 2004-02-25 | 2007-01-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 제조 방법 |
| KR100617039B1 (ko) * | 2004-02-26 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| KR100641002B1 (ko) * | 2004-04-30 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| CN2699333Y (zh) | 2004-05-10 | 2005-05-11 | 友达光电股份有限公司 | 高抗压混合型间隔壁构造 |
| KR101085149B1 (ko) * | 2004-10-08 | 2011-11-21 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
-
2006
- 2006-05-10 KR KR1020060041835A patent/KR100920481B1/ko active IP Right Grant
- 2006-12-14 US US11/638,385 patent/US7920244B2/en active Active
- 2006-12-15 CN CNB2006101680525A patent/CN100559249C/zh active Active
- 2006-12-22 JP JP2006345351A patent/JP4571615B2/ja active Active
-
2011
- 2011-01-21 US US13/011,222 patent/US8325314B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102591048A (zh) * | 2012-03-26 | 2012-07-18 | 深圳市华星光电技术有限公司 | 液晶面板及其制造方法以及液晶显示装置 |
| WO2013143139A1 (zh) * | 2012-03-26 | 2013-10-03 | 深圳市华星光电技术有限公司 | 液晶面板及其制造方法以及液晶显示装置 |
| CN104977749A (zh) * | 2015-07-28 | 2015-10-14 | 京东方科技集团股份有限公司 | 彩膜基板及其制作方法以及显示装置 |
| CN110456576A (zh) * | 2018-05-08 | 2019-11-15 | 群创光电股份有限公司 | 显示设备 |
| CN110456576B (zh) * | 2018-05-08 | 2022-05-13 | 群创光电股份有限公司 | 显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110136274A1 (en) | 2011-06-09 |
| KR20070109202A (ko) | 2007-11-15 |
| US8325314B2 (en) | 2012-12-04 |
| US7920244B2 (en) | 2011-04-05 |
| US20070263162A1 (en) | 2007-11-15 |
| JP2007304556A (ja) | 2007-11-22 |
| CN100559249C (zh) | 2009-11-11 |
| KR100920481B1 (ko) | 2009-10-08 |
| JP4571615B2 (ja) | 2010-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100559249C (zh) | 液晶显示器件及其制造方法 | |
| US6747712B2 (en) | Fringe field switching liquid crystal display device and method for manufacturing the same | |
| KR101098010B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| US7538827B2 (en) | Pixel structure | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| US8411244B2 (en) | Liquid crystal display device and fabricating method thereof with a simplified mask process | |
| US7642554B2 (en) | Array substrate for liquid crystal display device | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| US7701521B2 (en) | Array substrate having particular storage capacitance structure for liquid crystal display device and method of manufacturing the same | |
| US20080158457A1 (en) | Liquid crystal display panel and manufacturing method of the same | |
| CN102116981B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN101169565A (zh) | 用于液晶显示器件的阵列基板及其制造方法 | |
| US8045081B2 (en) | Liquid crystal display device with photosensor and method of fabricating the same | |
| US7525624B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US20060146246A1 (en) | Liquid crystal display and fabricating method thereof | |
| CN103137555B (zh) | 薄膜晶体管液晶显示器件及其制造方法 | |
| US8243222B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US6862049B2 (en) | Liquid crystal display device with minimum OHMIC contact between reflective and transparent electrodes | |
| US20050094046A1 (en) | Liquid crystal display device and method for fabricating the same | |
| US6432734B1 (en) | Method of manufacturing a display unit of a flat display panel having a wide viewing angle | |
| US6950164B2 (en) | Array substrate for IPS mode liquid crystal display device and method for fabricating the same | |
| US7589030B2 (en) | Liquid crystal display device and fabricating method thereof | |
| CN219759589U (zh) | 一种薄膜晶体管阵列基板、液晶显示面板及装置 | |
| KR20050030788A (ko) | 프린지 필드 구동 액정표시장치의 제조 방법 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |