KR101035847B1

KR101035847B1 - 액정표시패널

Info

Publication number: KR101035847B1
Application number: KR1020030044769A
Authority: KR
Inventors: 이계헌
Original assignee: 삼성전자주식회사
Priority date: 2003-07-03
Filing date: 2003-07-03
Publication date: 2011-05-19
Also published as: KR20050004547A

Abstract

액정표시패널에서, 상부기판은 제1 기판 상에 제1 박막을 구비하고, 하부기판은 제2 기판 상에 제1 영역에서 제1 높이를 갖고 제2 영역에서 제1 영역보다 낮은 제2 높이를 갖는 제2 박막을 구비한다. 액정층은 상부기판과 하부기판과의 사이에 개재되고, 셀갭유지부재는 제1 및 제2 영역에 대응하여 상부기판과 하부기판과의 사이에 개재되어 상부기판과 하부기판을 이격시킨다. 따라서, 액정표시패널의 결합력을 향상시키면서 셀갭을 균일하게 유지할 수 있다.

Description

액정표시패널{LIQUID CRYSTAL DISPLAY PANEL}

도 1은 본 발명의 일 실시예에 따른 액정표시패널을 구체적으로 나타낸 단면도이다.

도 2는 도 1에 도시된 하부기판의 평면도이다.

도 3은 도 1에 도시된 상부기판의 평면도이다.

도 4는 도 1에 도시된 액정표시패널의 제조 과정에서 상부기판과 하부기판이 합착되기 전 상태를 나타낸 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 하부기판 120 : TFT

140 : 화소전극 200 : 상부기판

220 : 차광막 300 : 액정층

330 : 실런트 351 : 제1 스페이서

352 : 제2 스페이서 400 : 액정표시패널

본 발명은 액정표시패널에 관한 것으로, 더욱 상세하게는 결합력을 향상시키 면서 셀갭을 균일하게 유지할 수 있는 액정표시패널에 관한 것이다.

액정표시장치는 하부기판, 상부기판, 하부기판과 상부기판과의 사이에 개재되는 액정층, 실런트(sealant) 및 스페이서로 이루어진 액정표시패널을 구비하여 영상을 표시한다.

일반적으로 액정표시패널을 제조하는 과정은 다음과 같다.

먼저, 상부기판과 하부기판을 각각 제조한다. 이후, 완성된 하부기판의 실라인 영역에 실런트를 형성하고, 완성된 상부기판 상에 스페이서를 형성한다. 다음, 상부기판과 하부기판을 얼라인시키고, 얼라인된 상부기판과 하부기판에 압력을 가하여 합착시킨다.

합착 과정에서 실런트의 형태가 변형되는데, 실런트의 변형률에 따라서 상부기판과 하부기판의 결합력도 변화된다. 즉, 실런트의 변형률이 크면 결합력이 증가되는 반면, 변형률이 작으면 결합력이 감소된다.

이후, 실런트에 열을 가하거나 또는 UV를 조사하여 상부기판과 하부기판에 결합되어 있는 상태로 경화시킨다.

한편, 스페이서는 상부기판과 하부기판과의 사이에 개재되어 상부기판과 하부기판를 이격시킨다.

스페이서의 밀도가 높고 스페이서의 높이가 얼라인된 상부기판과 하부기판의 이격거리와 동일하다면, 합착 과정에서 상부기판과 하부기판에 압력이 가해지더라도 스페이서에 의해서 상부기판과 하부기판의 이격거리는 크게 변화되지 않는다. 그 결과, 실런트의 형태도 압력에 의해서 크게 변형되지 않음으로써 하부기판과 상 부기판의 결합력이 저하된다.

반면에, 스페이서의 밀도가 낮고 스페이서의 높이가 얼라인된 상부기판과 하부기판의 이격거리보다 작다면, 합착 과정에서 실런트의 형태가 압력에 의해서 크게 변형되어 하부기판과 상부기판의 결합력이 향상된다. 그러나, 액정표시패널의 셀갭을 조정하기가 어려워진다.

따라서, 본 발명은 셀갭을 균일하게 유지하면서 결합력을 향상시키기 위한 액정표시패널을 제공한다.

본 발명의 일 특징에 따른 액정표시패널은 상부기판, 하부기판, 액정층, 결합부재 및 셀갭유지부재를 포함한다.

상기 상부기판은 제1 박막을 구비하고, 상기 하부기판은 제1 영역에서 제1 높이를 갖고 제2 영역에서 상기 제1 영역보다 낮은 제2 높이를 갖는 제2 박막을 구비한다. 상기 액정층은 상기 상부기판과 상기 하부기판과의 사이에 개재되고, 상기 결합부재는 상기 상부기판과 하부기판과의 사이에 개재되어 상기 상부기판과 하부기판을 결합한다. 상기 셀갭유지부재는 상기 제1 및 제2 영역에 대응하여 상기 상부기판과 상기 하부기판과의 사이에 개재되어 상기 상부기판과 하부기판을 이격시킨다.

이러한 액정표시패널에 따르면, 상기 셀갭유지부재가 상기 제1 및 제2 영역에 걸쳐서 형성됨으로써 상기 상부기판과 하부기판의 합착 과정에서 상기 결합부재 에 충분한 압력을 가할 수 있어 결합력을 증대시킬 수 있고, 상기 액정표시패널의 셀갭을 균일하게 유지시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 액정표시패널을 나타낸 단면도이고, 도 2는 도 1에 도시된 하부기판의 평면도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정표시패널(400)은 하부기판(100), 상부기판(200) 및 상기 하부기판(100)과 상부기판(200)과의 사이에 개재된 액정층(300)으로 이루어진다.

상기 하부기판(100)은 제1 기판(110) 상에 다수의 화소가 매트릭스 형태로 구비된 기판이다. 상기 화소들 각각은 제1 방향(D1)으로 연장된 게이트 라인(GL), 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 데이터 라인(DL), 상기 게이트 라인(GL), 데이터 라인(DL)에는 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(120) 및 화소전극(140)을 구비한다.

상기 제1 기판(110) 상에는 상기 게이트 라인(GL) 및 상기 게이트 라인(GL)으로부터 분기된 게이트 전극(GE)이 형성된다. 상기 게이트 전극(GE) 및 게이트 라인(GL)이 형성된 상기 제1 기판(110) 상에는 게이트 절연막(122)이 적층된다. 이후, 상기 게이트 전극(GE)에 대응하여 상기 게이트 절연막(122) 상에는 액티브층(123) 및 오믹 콘택층(124)이 순차적으로 형성된다.

상기 게이트 절연막(122) 상에는 상기 데이터 라인(DL)이 형성된다. 이와 동 시에 상기 오믹 콘택층(124) 상에는 상기 데이터 라인(DL)으로부터 분기된 소오스 전극(SE) 및 상기 오믹 콘택층(124) 상에서 상기 소오스 전극(SE)과 소정의 간격으로 이격된 드레인 전극(DE)이 형성된다. 이로써, 상기 제1 기판(110) 상에는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 전기적으로 연결된 상기 TFT(120)가 완성된다.

상기 TFT(120) 상에는 상기 드레인 전극(DE)을 노출시키는 콘택홀(131)이 형성된 절연막(130)이 적층되고, 이후 상기 화소전극(140)은 상기 절연막(130) 상에 균일한 두께로 형성된다. 이때, 상기 화소전극(140)은 상기 콘택홀(131)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소전극(140)은 투명성 도전 물질인 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)로 이루어진다.

여기서, 상기 하부기판(100)은 영상을 표시하는 유효 디스플레이 영역, 상기 유효 디스플레이 영역에 인접하는 비유효 디스플레이 영역 및 실라인 영역(SLA)으로 이루어진다.

다시, 상기 비유효 디스플레이 영역은 상기 TFT(120)가 형성된 제1 영역(A1), 상기 게이트 라인(GL)이 형성된 제2 영역(A2) 및 데이터 라인(DL)이 형성된 제3 영역(A3)으로 구분된다.

상기 제1 영역(A1)의 상기 제1 기판(110) 상에는 상기 게이트 전극(GE), 게이트 절연막(122), 액티브층(123), 오믹 콘택층(124), 소오스 전극(SE), 드레인 전극(DE), 유기 절연막(130) 및 화소전극(140)이 순차적으로 형성된다. 한편, 상기 제2 영역(A2)의 상기 제1 기판(110) 상에는 상기 게이트 전극(GE), 게이트 절연막(122), 유기 절연막(130) 및 화소전극(140)이 형성된다. 또한, 상기 제3 영역(A3)에는 상기 게이트 절연막(122), 데이터 라인(DL), 유기 절연막(130) 및 화소전극(140)이 형성된다.

도 1에 도시된 바와 같이, 상기 제1 영역(A1)에는 상기 제3 영역(A3)에서보다 3개의 층 즉, 게이트 전극(GE), 액티브층(123) 및 오믹 콘택층(124)이 더 구비됨으로써, 상기 하부기판(100)은 상기 제3 영역(A3)보다 상기 제1 영역(A1)에서 두껍게 형성된다.

상기 하부기판(100)의 상기 실라인 영역(SLA)에는 상기 하부기판(100)과 상기 상부기판(200)을 결합하기 위한 결합부재(이하, 실런트)(330)가 형성된다.

한편, 상기 상부기판(200)은 제2 기판(210) 상에 차광막(220), 컬러필터층(230) 및 공통전극(240)이 형성된 기판이다.

상기 차광막(220)은 유기 BM(Black Matrix)로 이루어져 상기 제1 영역(A1), 상기 제2 영역(A2), 제3 영역(A3) 및 실라인 영역(SLA)에 대응하여 상기 제2 기판(210) 상에 형성된다. 따라서, 상기 제1 내지 제3 영역(A1 ~ A3)을 커버하는 상기 차광막(220)은 상기 TFT(120), 게이트 및 데이터 라인(GL, DL)이 상기 액정표시패널(400)의 화면 상에 투영되는 것을 방지한다.

또한, 상기 실라인 영역(SLA)을 커버하는 상기 차광막(220)은 상기 실런트(330)가 상기 액정표시패널(400)의 화면 상에 투영되는 것을 방지한다. 뿐만 아니라, 상기 하부기판(100)의 후면에 구비된 광 공급 장치(미도시)에서 발생된 광 이 상기 실라인 영역(SLA)에서 외부로 새어 나가는 현상을 방지한다.

상기 컬러필터층(230)은 R(Red), G(Green), B(Blue) 색화소로 이루어져 상기 차광막(220)이 형성된 상기 제2 기판(210) 상에 형성된다. 상기 컬러필터층(230) 상에는 상기 ITO 또는 IZO로 이루어진 상기 공통전극(240)이 균일한 두께로 형성된다.

도 3은 도 1에 도시된 상부기판을 나타낸 평면도이다.

도 1 및 도 3을 참조하면, 제1 영역(A1)에 대응하여 공통전극(240) 상에는 제1 스페이서(351)가 구비되고, 제3 영역에(A3) 대응하여 상기 공통전극(240) 상에는 제2 스페이서(352)가 구비된다. 상기 제2 스페이서(352)는 상기 데이터 라인(DL, 도 2에 도시됨)이 연장된 제2 방향(D2)으로 동일하게 연장되어 스트라이프 형상을 가진다.

상기 제1 영역(A1)에서의 상부기판(200)과 하부기판(100)과의 제1 이격거리(이하, 제1 셀갭)(d1)는 상기 제3 영역(A3)에서의 상기 상부기판(200)과 하부기판(100)과의 제2 이격거리(이하, 제2 셀갭)(d2)보다 작다. 따라서, 상기 제1 스페이서(351)는 상기 제2 스페이서(352)보다 작은 높이를 갖는다.

상기 제1 및 제2 스페이서(351, 352)는 유기 절연물질로 이루어지고, 상기 제1 및 제2 스페이서(351, 352)는 일체로 형성될 수 있다. 도면에 도시하지는 않았지만, 상기 제1 및 제2 스페이서(351, 352)는 서로 분리될 수도 있다.

또한, 도 3에서는 상기 제2 스페이서(352)가 상기 데이터 라인(DL)이 형성된 제3 영역(A3)에 구비된 구조를 도시하였다. 그러나, 상기 제2 스페이서(352)는 상기 게이트 라인(GL)이 형성된 제2 영역(A2)에 구비될 수 있다.

도 4를 참조하면, 하부기판(100)과 상부기판(200)이 각각 완성되면, 상기 하부기판(100)과 상부기판(200)을 얼라인시킨다. 이때, 상기 상부기판(200)에 형성된 제1 스페이서(351)는 TFT(120)가 형성된 상기 하부기판(100)의 제1 영역(A1, 도 1에 도시됨)에 대응하고, 상기 제2 스페이서(352)는 데이터 라인(DL)이 형성된 상기 하부기판(10))의 제3 영역(A3, 도 1에 도시됨)에 대응한다.

이때, 상기 하부기판(100)은 상기 제3 영역(A3)보다 상기 제1 영역(A1)에서 더 두껍게 형성되고, 상기 제1 및 제2 스페이서(351, 352)는 서로 동일하게 높이를 가진다. 또한, 상기 제1 영역(A1)에서 상기 하부기판(100)과 상부기판(200)의 이격거리는 상기 제1 스페이서(351)의 높이와 동일하지만, 상기 제3 영역(A3)에서 상기 하부기판(100)과 상부기판(200)의 이격거리는 상기 제2 스페이서(352)의 높이보다 크다.

따라서, 상기 상부기판(200)과 하부기판(100)의 얼라인 시 상기 제1 스페이서(351)는 상기 하부기판(100)과 접촉되지만, 상기 제2 스페이서(352)는 상기 하부기판(100)으로부터 소정의 간격만큼 이격된다.

한편, 실라인 영역(SLA, 도 1에 도시됨)에는 실러트(330)가 형성된다. 이후, 상기 상부기판(200)과 하부기판(100)에 소정의 압력을 가하여 상기 상부기판(200)과 하부기판(100)을 합착시킨다.

도 1에 도시된 바와 같이, 상기 압력에 의해서 상기 실런트(330)의 높이는 줄어들지만, 그에 비례하여 상기 실런트(330)의 폭은 늘어난다. 다음, 상기 실런트(330)에 열을 가하거나 또는 UV를 조사하면, 상기 실런트(330)는 경화되면서 상기 상부기판(200)과 하부기판(100)을 합착된 상태로 유지시킨다.

반면, 상기 합착 공정에서 상기 압력에 의해서 상기 제1 스페이서(351)의 높이는 줄어드는 반면, 상기 제2 스페이서(352)의 높이는 그대로 유지된다. 여기서는 상기 제2 스페이서(352)의 높이가 그대로 유지되는 상태를 도시하였다.

상기 압력에 의해서 상기 제2 스페이서(352)의 높이가 줄어들더라도, 상기 제2 스페이서(352)는 상기 제1 스페이서(351)보다 높은 높이를 가진다. 도면에 도시하지는 않았지만, 상기 압력이 가해지더라도 상기 제2 스페이서(352)는 상기 하부기판(100)과 소정의 간격으로 이격된 상태를 유지할 수 있다.

상기 제1 스페이서(351)는 상기 하부기판(100)과 상기 상부기판(200)에 항상 접촉된 상태를 유지한다. 따라서, 완성된 액정표시패널(400)의 특정 부분에 외력이 가해지더라도 상기 하부기판(100)과 상부기판(200)과의 이격 거리가 쉽게 변화되지 않도록 지지함으로써 상기 액정표시패널(400)의 셀갭을 일정하게 유지시키는 역할을 수행한다.

반면에, 상기 제2 스페이서(352)는 상기 합착 공정에서 상기 하부기판(100) 및 상부기판(200)으로 가해지는 상기 압력이 상기 실런트(330)로 충분히 제공될 수 있도록 가이드하는 역할을 수행한다.

합착 공정이 수행되기 이전에, 상기 제2 스페이서(352)는 상기 하부기판(100)과 소정의 거리만큼 이격된다. 합착 공정에서 상기 상부기판(200)과 하부기판(100)의 이격 거리는 상기 압력에 의해서 좁아지게 되고, 그에 따라서 상기 실런트(330)의 높이도 줄어든다.

여기서, 상기 제2 스페이서(352)와 하부기판(100)의 이격 거리만큼 상기 실런트(330)의 높이가 감소되어 상기 실런트(330)의 형태가 충분히 변형된다. 따라서, 상기 제2 스페이서(352)는 상기 압력에 의한 상기 실런트(330)의 변형을 가이드함으로써, 상기 상부기판(200)과 하부기판(200)의 결합력을 향상시킬 수 있다.

이와 같은 액정표시장치에 따르면, 셀갭유지부재는 TFT가 형성된 영역 및 게이트 또는 데이터 라인이 형성된 영역에 각각 대응하여 상부기판과 하부기판과의 사이에 개재되어 상부기판과 하부기판을 소정의 거리로 이격시킨다.

따라서, 상부기판과 하부기판의 합착 과정에서 결합부재에 충분한 압력을 가할 수 있고, 그 결과 상부기판과 하부기판의 결합력을 증대시킬 수 있다. 또한, 액정표시패널의 셀갭을 균일하게 유지시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

공통전극을 구비하는 상부기판;

게이트 라인, 데이터 라인, 상기 게이트 라인과 상기 데이터 라인에 연결된 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 화소전극을 구비하고, 제1 영역에서 제1 높이를 갖고 제3 영역에서 상기 제1 영역보다 낮은 제2 높이를 갖는 하부기판;

상기 상부기판과 상기 하부기판과의 사이에 개재된 액정층;

상기 상부기판과 하부기판과의 사이에 개재되어 상기 상부기판과 하부기판을 결합하기 위한 결합부재; 및

상기 제1 및 제3 영역에 대응하여 상기 상부기판과 상기 하부기판과의 사이에 개재되어 상기 상부기판과 하부기판을 이격시키기 위한 셀갭유지부재를 포함하고,

상기 데이터 라인은 상기 제3 영역에 구비된 것을 특징으로 하는 액정표시패널.
제1항에 있어서, 상기 셀갭유지부재는 상기 제1 영역에서 제3 높이를 갖고 상기 제3 영역에서 상기 제3 높이보다 높은 제4 높이를 갖는 것을 특징으로 하는 액정표시패널.
제1항에 있어서, 상기 박막 트랜지스터는 상기 제1 영역에 구비된 것을 특징으로 하는 액정표시패널.
삭제