CN1945813A - 薄膜晶体管阵列面板的制造方法 - Google Patents

薄膜晶体管阵列面板的制造方法 Download PDF

Info

Publication number
CN1945813A
CN1945813A CNA2006101524391A CN200610152439A CN1945813A CN 1945813 A CN1945813 A CN 1945813A CN A2006101524391 A CNA2006101524391 A CN A2006101524391A CN 200610152439 A CN200610152439 A CN 200610152439A CN 1945813 A CN1945813 A CN 1945813A
Authority
CN
China
Prior art keywords
photoresist
drain electrode
gate line
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101524391A
Other languages
English (en)
Inventor
裴良浩
郑敞午
李制勋
赵范锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1945813A publication Critical patent/CN1945813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种薄膜晶体管阵列面板的制造方法。该方法包括：在基板上形成包括栅电极的栅极线；在栅极线上形成第一绝缘层；在第一绝缘层上形成半导体层；在半导体层上形成欧姆接触件；在欧姆接触件上形成包括源电极和漏电极的数据线；沉积第二绝缘层；在第二绝缘层上形成第一光刻胶；利用第一光刻胶作为蚀刻掩膜对第二绝缘层和第一绝缘层进行蚀刻，以露出漏电极的一部分和基板的一部分；利用选择性沉积，形成连接至漏电极的已露出部分的像素电极；以及去除第一光刻胶。

Description

薄膜晶体管阵列面板的制造方法
相关申请参考
本申请要求2005年10月7日向韩国知识产权局提交的韩国专利申请第10-2005-0094423号的优先权和权益，其内容结合于此作为参考。
技术领域
本发明涉及薄膜晶体管阵列面板的制造方法。
背景技术
诸如液晶显示器(LCD)和有机发光显示器(OLED)的有源矩阵显示装置包括布置在矩阵中的多个像素。像素包含开关元件，例如，具有栅电极、源电极和漏电极的薄膜晶体管。通常，重复使用光刻和蚀刻步骤，可以对多个薄膜层进行图案化，以形成TFT阵列面板。光刻步骤增加了制造费用和时间。因此，减少光刻步骤的数量是有利的。
发明内容
本发明的方法包括：在基板上形成包括栅电极的栅极线；在栅极线上形成第一绝缘层；在第一绝缘层上形成半导体层；在半导体层上形成欧姆接触件；在欧姆接触件上形成包括源电极和漏电极的数据线；沉积第二绝缘层；在第二绝缘层上形成第一光刻胶；利用第一光刻胶作为蚀刻掩膜对第二绝缘层和第一绝缘层进行蚀刻，以露出漏电极的一部分和基板的一部分；利用选择性沉积，有利地是MOCVD(有机金属化学气相沉积)，形成连接至漏电极的已露出部分的像素电极；以及去除第一光刻胶。
MOCVD可以在大约130℃或更低温度下进行。
第一光刻胶可以是疏水性的，并且可以包含至少一种碳氢化合物。
第一光刻胶可以是十八烷基三氯硅烷(OTS)。
第一光刻胶可以是亲水性的，并且该方法还可以包括处理第一光刻胶的表面，以使第一光刻胶表面成为疏水性的，而第一光刻胶的表面可以通过十八烷基三氯硅烷来处理。
漏电极和基板的暴露可以包括露出数据线的一部分和栅极线的一部分。
可以通过包括阻光区和透光区的光掩膜形成第一光刻胶。
可以通过包括阻光区、透光区、和半透明区的光掩膜形成第一光刻胶，并且该方法还包括通过改变第一光刻胶而形成第二光刻胶。
漏电极可以包括扩展部，并且半透明区可以面向扩展部的边缘附近。
半导体层的形成以及数据线和漏电极的形成可以包括：在栅极线上顺序沉积栅极绝缘层、本征非晶硅层、非本征非晶硅层、以及数据导电层；在数据导电层上形成具有位置依赖型厚度的第二光刻胶；以及利用第二光刻胶作为掩膜，选择性地蚀刻数据导电层、非本征非晶硅层、和本征非晶硅层，以形成数据线、漏电极、和欧姆接触件。
可以通过包括阻光区、半透明区、和透光区的光掩膜形成第二光刻胶。
附图说明
通过随后结合附图的描述，本发明可以更加显而易见，附图中：
图1是根据本发明实施例的TFT阵列下面板的布局图；
图2A和2B是图1所示TFT阵列面板的分别沿线IIA-IIA和IIB-IIB截取的截面视图；
图3、6、和10是根据本发明实施例的在其制造方法的中间步骤中的图1-2B所示TFT阵列面板的布局图；
图4A和4B是图3所示TFT阵列面板的分别沿线IVA-IVA和IVB-IVB截取的截面视图；
图5A和5B示出了在图4A和4B所示步骤之后的步骤；
图7A和7B是图6所示TFT阵列面板的分别沿线VIIA-VIIA和VIIB-VIIB截取的截面视图；
图8A和8B示出了在图7A和7B所示步骤之后的步骤；
图9A和9B示出了在图8A和8B所示步骤之后的步骤；
图11A和11B是图10所示TFT阵列面板的分别沿线XIA-XIA和XIB-XIB截取的截面视图；
图12A和12B示出了在图11A和11B所示步骤之后的步骤。
具体实施方式
附图中，为了清楚起见，夸大了各层的厚度及区域。相同的标号始终表示相同的元件。可以理解的是，当指出诸如层、区域、或基板等元件在另一元件“之上”时，其可以直接位于另一元件之上，或者也可存在介入其间的元件。相反，当指出一个元件“直接”在另一元件之上时，意味着不存在介于其间的元件。
参照图1、2A和2B详细描述根据本发明实施例的TFT阵列面板。图1是根据本发明实施例的TFT阵列下面板的布局图，图2A是图1所示TFT阵列面板的沿线IIA-IIA截取的截面视图，而图2B是图1所示TFT阵列面板的沿线IIB-IIB截取的截面视图。
参照图1至图2B，多条栅极线121形成在由诸如透明玻璃或塑料等材料制成的绝缘基板110上。栅极线121传输栅极信号，且基本上沿横向方向延伸。每条栅极线121均包括向上突出的多个栅电极124和用于与其它层或外部驱动电路相接触的具有大面积的端部129。用于产生栅极信号的栅极驱动电路(未示出)可以安装在柔性印制电路(FPC)膜(未示出)上，该FPC膜可以连接在、直接安装在、或集成在基板110上。栅极线121可以延伸，以连接至也可以集成在基板110上的驱动电路。
优选地，栅极线121由诸如Al和Al合金的含Al金属、诸如Ag和Ag合金的含Ag金属、诸如Cu和Cu合金的含Cu金属、诸如Mo和Mo合金的含Mo金属、Cr、Ta、和Ti制成。然而，栅极线可以具有多层结构，该多层结构包含不同物理特性的两层导电膜(未示出)。两层膜之一优选地由诸如含Al金属、含Ag金属、以及含Cu金属等低电阻率金属制成，用于减少信号延迟或电压降。另一层膜优选地由诸如含Mo金属、Cr、Ta、或Ti等材料制成，这些材料与诸如氧化锡铟(ITO)和氧化锌铟(IZO)等其它材料具有良好的物理、化学、和电接触特性。两层膜组合的较好实例为下部Cr膜和上部Al(合金)膜以及下部Al(合金)膜和上部Mo(合金)膜。然而，栅极线121可以由各种金属或导体制成。
栅极线121的横向侧面相对于基板110的表面倾斜，而且其倾斜角度在大约30度至80度范围内。
优选地由氮化硅(SiNx)或氧化硅(SiOx)制成的栅极绝缘层140形成在栅极线121上。
优选地由氢化非晶硅(缩写为“a-Si”)或多晶硅制成的多个半导体带151形成在栅极绝缘层140上。半导体带151基本上沿纵向方向延伸。每个半导体带151均包括向栅电极124扩展的多个突起154。
多个欧姆接触带和岛161和165形成在半导体带151上。优选地，欧姆接触带和岛161和165由重掺诸如磷等n型杂质的n+氢化a-Si制成，或者它们可以由硅化物制成。每个欧姆接触带161均包括多个突起163。突起163和欧姆接触岛165成对地位于半导体带151的突起154上。半导体带151和欧姆接触件161、165的横向侧面相对于基板110的表面倾斜，而且其倾斜角度优选地在大约30度至80度范围内。
多条数据线171和多个漏电极175形成在欧姆接触件161和165以及栅极绝缘层140上。
数据线171传输数据信号，且基本上沿纵向方向延伸，以与栅极线121交叉。每条数据线171均包括：多个源电极173，其向栅电极突出；以及端部179，其具有较大的面积，用于与其它层或外部驱动电路相接触。用于产生数据信号的数据驱动电路(未示出)可以安装在FPC膜(未示出)上，该膜可以连接至基板110、直接安装在基板110上、或集成在基板110上。数据线171可以延伸，以连接至可以集成在基板110上的驱动电路。
漏电极175与数据线171分离，且相对于栅电极124设置成与源电极173相对。每个漏电极175均包括宽端部(即，延伸部177)和窄端部。窄端部被源电极173部分地包围。
栅电极124、源电极173、和漏电极175与半导体带151的突起154一起形成具有通道的TFT，其中，通道形成在设置于源电极173与漏电极175之间的突起154中。
优选地，数据线171和源电极175由诸如Cr、Mo、Ta、Ti、或其合金等难熔金属制成。然而，它们可以具有包含难熔金属膜(未示出)和低电阻率膜(未示出)的多层结构。多层结构的较好实例是：包括下部Cr/Mo(合金)膜和上部Al(合金)膜的两层结构、以及下部Mo(合金)膜、中间Al(合金)膜、和上部Mo(合金)膜的三层结构。然而，数据线171和漏电极175可以由各种金属或导体制成。
数据线171和漏电极175具有倾斜的边缘轮廓，并且其倾斜角大约在30度至80度范围内。
欧姆接触件161和165仅插入到下面的半导体带151与位于其上的上面的导体171和175之间，它们减少了其间的接触电阻。
半导体带151具有几乎与数据线171和漏电极175以及下面的欧姆接触件161和165相同的平面形状。然而，半导体带151包括一些露出的部分，该部分没有数据线171和源电极175所覆盖，例如，位于源电极173与漏电极175之间的部分。
钝化层180形成在栅极线121、数据线171、漏电极175、和半导体带151的露出部分154上。
钝化层180由诸如氮化硅和氧化硅的无机绝缘体制成。然而，钝化层180也可以由具有感光性且介电常数低于4.0的有机绝缘体制成。钝化层180可以具有包括下部无机膜和上部有机膜的双层结构，以具有有机膜的优良绝缘特性并保护所露出的半导体154。
可替换地，钝化层180可以形成在漏电极175的扩展部的边缘附近。
钝化层180具有多个接触孔182，这些接触孔露出数据线171的端部179。钝化层180还具有多个开口187，这些开口露出被栅极线121和数据线171所包围的区域的漏电极175的部分，并露出基板110以及栅极绝缘层140。钝化层180和栅极绝缘层140具有多个接触孔181，这些接触孔露出栅极线121的端部129。
多个像素电极191以及多个接触辅助件81和82形成在漏电极175的露出部分、基板110的露出部分、以及栅极线121和数据线171的露出的端部129和179上。像素电极和接触辅助件优选地由诸如ITO或IZO的透明导体或诸如银、铝、铬、或其合金的反射导体制成。
像素电极191以及接触辅助件81和82是通过诸如MOCVD(有机金属化学气相沉积)的选择性沉积方式或通过ELP(非电解镀层)形成的。
像素电极191通过开口187物理地且电地连接至漏电极175，从而像素电极191接收来自漏电极175的数据电压。提供数据电压的像素电极191产生电场，该电场与提供共用电压的相对的显示面板的共用电极(未示出)相匹配，该电场确定设置在两面板之间的液晶层(未示出)的液晶分子(未示出)的取向。因此，穿过液晶层的光的偏振通过液晶分子的取向来改变。
就LCD而言，像素电极191和共用电极形成被称作“液晶电容器”的电容器，该电容器在TFT切断之后存储所施加的电压。称作“存储电容器”的附加电容器，其平行地连接至液晶电容器，用于提高电压存储容量。存储电容器是通过将像素电极191和与其邻近的前一栅极线121或单独的信号线交叠而实现的。存储电容器的电容，即，存储电容，可以通过设置在栅极线121上的用于增大交叠面积的突起(未示出)或通过设置存储电容器导体(未示出)来增加，该存储电容器导体连接至像素电极191，并与栅极线121的突起交叠，位于像素电极191下方，用于减小端子之间的距离。
接触辅助件81和82分别通过接触孔181和182连接至栅极线121的端部129和数据线171的端部179。接触辅助件81和82保护端部129和179，并增强端部129和179与外部设备之间的附着力。
现在，将参照图3-12B以及图1-2B，详细描述制造图1-2B所示的TFT阵列面板的方法。
图3、6、和9是根据本发明实施例的在其制造方法的中间步骤中如图1-2B所示的TFT阵列面板的布局图。图4A和4B是图3所示TFT阵列面板的分别沿线IVA-IVA和IVB-IVB截取的截面视图，而图5A和5B示出了在图4A和4B所示步骤之后的步骤。图7A和7B是图6所示TFT阵列面板的分别沿线VIIA-VIIA和VIIB-VIIB截取的截面视图，图8A和8B示出了在图7A和7B所示步骤之后的步骤，图9A和9B示出了在图8A和8B所示步骤之后的步骤，图11A和11B是图10所示TFT阵列面板的分别沿线XIA-XIA和XIB-XIB截取的截面视图，而图12A和12B示出了在图11A和11B所示步骤之后的步骤。
参照图3、4A、和4B，在优选地由透明玻璃制成的绝缘基板110上，通过实施溅射过程等，沉积优选地由金属制成的导电层。导电层可以具有大约1500-5000的厚度。然后对导电层进行光刻和蚀刻，以形成包括栅电极124和端部129的多条栅极线121。
参照图5A和5B，通过CVD，顺序沉积栅极绝缘层140、本征a-Si层150、和非本征a-Si层160。然后，通过实施溅射过程等，沉积优选地由金属制成的导电层170，并在导电层170上涂布厚度大约为1-2微米的光刻胶40。
通过光掩膜(未示出)对光刻胶40进行曝光，并对该光刻胶显影，以使其具有位置依赖型(position-dependent)厚度。图5A和5B所示的光刻胶40包括按照厚度递减顺序排列的多个第一至第三部分。位于布线区域A的第一部分和位于通道区域B的第二部分别用参考标号42和44来表示。没有标记参考标号的为位于剩余区域C的第三部分，由于第三部分的厚度基本上为零，所以下面的导电层170的部分被露出。第二部分44与第一部分42的厚度比根据后续处理步骤中的条件进行调整。优选地，第二部分44的厚度等于或小于第一部分42厚度的一半，具体而言，等于或小于4000。
光刻胶的位置依赖型厚度可以通过几种技术获得，包括例如在曝光掩膜上设置半透明区，以及在曝光掩膜上设置透光区和阻光的不透明区。半透明区可以具有狭缝图案、晶格图案，或者具有设有中间透光度或厚度的薄膜。当使用狭缝图案时，优选地，狭缝的宽度或狭缝之间的距离小于用于光刻法的曝光器的分辨率。作为另一实例，可以使用可回流的光刻胶。例如，当使用仅具有透明区和不透明区的普通曝光掩膜来形成由可回流材料制成的光刻胶图案时，进行回流过程，由此，可回流材料流到不包括光刻胶的区域上，从而形成光刻胶的薄的部分。
光刻胶部分42和44的不同厚度使得在进行某些过程时，能够对下面的层进行选择性蚀刻。因此，如图6、7A、和7B所示，通过进行一系列的蚀刻步骤，可以获得包括源电极173和端部179的多条数据线171、多个漏电极175和宽端部177，以及包括突起163的多个欧姆接触带161、多个欧姆接触岛165、和包括突起154的多个半导体带151。
为了方便说明，在布线区域A(图5A和5C中)上的导电层170、非本征a-Si层160、和本征a-Si层150的部分称为第一部分，在通道区域B(图5A中)上的导电层170、非本征a-Si层160、和本征a-Si层150的部分称为第二部分，而在剩余区域C(图5A和5B中)上的导电层170、非本征a-Si层160、和本征a-Si层150的部分称为第三部分。
形成图6中的TFT阵列面板的例示性顺序如下：
去除布线区域A上的导电层170、非本征a-Si层160、和本征a-Si层150的第三部分；
去除光刻胶的第二部分44；
去除通道区域B上的导电层170和非本征a-Si层160的第二部分；以及
去除光刻胶的第一部分42。
形成图6的TFT阵列面板的另一个例示性顺序如下：
去除导电层170的第三部分；
去除光刻胶的第二部分44；
去除非本征a-Si层160和本征a-Si层150的第三部分；
去除导电层170的第二部分；
去除光刻胶的第一部分42；以及
去除非本征a-Si层160的第二部分。
光刻胶的第二部分44的去除步骤可同时或独立于非本征a-Si层160和本征a-Si层150的第三部分的去除步骤而进行。类似地，光刻胶的第一部42的去除步骤可同时或独立于非本征a-Si层160的第二部分的去除步骤而进行。
可以通过灰化工艺等去除余留在导电层170表面上的光刻胶残留物。
参照图8A和8B，沉积钝化层180，并涂布正性光刻胶50。其后，将光掩膜60与基板110对准。此时，光刻胶50的表面包含诸如甲基(CH3)的至少一种碳氢化合物，因此其是疏水性的。光刻胶膜50的一个实例可以是十八烷基三氯硅烷(OTS)。
光掩膜60包括透明基板61和不透明的遮光膜62，且其被分成透光区TA和阻光区BA。遮光膜62不设置在透光区TA上，而设置在阻光区BA上。
透光区TA面向栅极线121的端部129、数据线171的端部179、以及基本上被栅极线121和数据线171包围的区域，而阻光区BA面向光刻胶50的剩余部分52和54。光刻胶50通过光掩膜60被曝光且被显影，从而面向阻光区BA的光刻胶50部分仍保留，如图9A和9B所示。在图8A和8B中，阴影线部分表示显影之后被去除的光刻胶50部分。
参照图10、11A和11B，利用光刻胶50的剩余部分52作为蚀刻掩膜对钝化层180进行蚀刻，以形成多个接触孔182(其露出数据线171端部179)、多个开口187的上侧壁(其露出基本上被栅极线121和数据线171所包围区域的漏电极175的扩展部177部分的栅极绝缘层140)、以及接触孔181的上侧壁(其露出栅极线121端部的栅极绝缘层140)。此时，优选地，在不去除剩余部分52的情况下进行蚀刻，并且在剩余部分52的下方对钝化层180进行底切(undercut)。而且，可以不完全去除钝化层180，从而可以保留钝化层180的某些部分。相反，可以与钝化层180一起对栅极绝缘层140部分进行蚀刻，从而栅极绝缘层140具有减薄的厚度。接着，利用光刻胶50的剩余部分52作为蚀刻掩模对已露出的栅极绝缘层140进行蚀刻，以完成多个接触孔181和开口187。
参照图12A和12B，利用选择性沉积，在光刻胶部分52被去除的部分上沉积IZO、ITO、或非晶体的ITO，以形成多个像素电极191以及多个接触辅助件81和82。当使用IZO时，IDIXO(氧化铟X，X-金属)(由日本的Idemitsu公司制造)可以用作靶(target)材料。IZO优选地可以包括In2O2和ZnO，Zn在铟和Zn总量中的含量优选地为大约15％至20％的原子量百分比(atomic％)。溅射的温度优选地为大约250℃或更低，以使对其它导电层的接触电阻最小。
此时，通过MOCVD形成像素电极191以及接触辅助件81和82，MOCVD即在包含甲基(CH3)的部分上不沉积IZO、ITO、或a-ITO，并且，优选地，MOCVD在预定温度或更低温度下进行，在该温度下，有机材料的光刻胶部分52的特性通过氧化反应发生改变，或者加工条件由于氧化反应中产生的外来元素而被改变。例如，预定温度为大约130℃。此外，优选地，MOCVD在大约0.5mTorr或更低压力下进行。
可替换地，可以通过ELP形成像素电极191以及接触辅助件81和82。在形成像素电极191以及接触辅助件81和82的过程中，当光刻胶部分52的表面是亲水性的时，光刻胶部分52的表面经过OTS等处理，从而使光刻胶部分52的表面变成疏水性的。因此，不在光刻胶部分52上沉积像素电极191以及接触辅助件81和82。
然后将基板110浸入显影剂中，从而使显影剂通过光刻胶部分52的已露出侧面渗入光刻胶部分52中，以去除光刻胶部分52(见图1、2A、和2B)。
可替换地，漏电极175的扩展部177边缘附近的钝化层180部分可以通过使用包括半透明区以及透光区和阻光区的蚀刻掩膜而保留。半透明区可以为裂缝型，其中，遮光膜的宽度或间距小于预定值。此时，半透明区面向漏电极175的扩展部177边缘附近的部分。
类似地如图8A和8B所示，即，在数据线171和漏电极175上沉积钝化层180之后，涂布光刻胶，然后将包括透光区、半透明区、和阻光区的光掩膜排列在光刻胶上。透光区面向栅极线121的端部129、数据线171的端部179、和基本上被栅极线121和数据线171包围的区域，半透明区面向漏电极175的扩展部177的边缘附近，而阻光区面向剩余部分。
光刻胶通过光掩膜被曝光，且被显影，从而保留第一光刻胶部分和比第一光刻胶部分薄的第二光刻胶部分。即，第一光刻胶部分对应于阻光区，而第二光刻胶分部对应于半透明区。
然后，利用第一和第二光刻胶部分作为掩膜，顺序蚀刻已露出的钝化层180和下面的栅极绝缘层140，进而，通过灰化工序等去除第二光刻胶部分，从而，钝化层180余留在漏电极175的扩展部177边缘附近。此时，第一光刻胶部分的厚度减薄。
然后，类似地如图12A和12B所示，通过利用选择性沉积或ELP，在第二光刻胶部分被去除的部分上沉积IZO、ITO、或非晶体的ITO，以形成多个像素电极191以及多个接触辅助件81和82。然后，去除余留的第一光刻胶部分。
因此，扩展部177边缘附近的部分被钝化层180覆盖，不会出现漏电极175下方的底切，并且避免了像素电极191与漏电极175之间的断开。
如上所述，利用选择性沉积，在去除光刻胶部分52的部分上形成像素电极191以及接触辅助件81和82。因此，用于形成像素电极的单独的光掩膜不是必需的，这就减少了制造过程和制造费用。
根据本发明，同时形成像素电极以及用于连接漏电极和像素电极的开口，并且省去了单独的光刻步骤，以减少制造步骤总数和制造费用。
而且，避免了在漏电极下方由于栅极绝缘层的过多蚀刻而使像素电极和漏电极断开，提高了可靠性。
此外，通过选择性沉积，形成像素电极和接触辅助件，以减少制造费用和制造步骤数，从而提高了生产率。
尽管结合目前所考虑到的例示性实施例，已经描述了本发明，可以理解的是，本发明并不限于公开的实施例，而是与此相反，本发明覆盖包含在所附权利要求精神和范围内的各种修改和等同替换。

Claims (17)

1.一种制造薄膜晶体管阵列面板的方法，包括：
在基板上形成包括栅电极的栅极线；
在所述栅极线上形成第一绝缘层；
在所述第一绝缘层上形成半导体层；
在所述半导体层上形成欧姆接触件；
在所述欧姆接触件上形成包括源电极和漏电极的数据线；
沉积第二绝缘层；
在所述第二绝缘层上形成第一光刻胶；
利用所述第一光刻胶作为蚀刻掩膜对所述第二绝缘层和所述第一绝缘层进行蚀刻，以露出所述漏电极的一部分和所述基板的一部分；
利用选择性沉积，形成连接至所述漏电极的已露出部分的像素电极；以及
去除所述第一光刻胶。
2.根据权利要求1所述的方法，其中，所述选择性沉积为MOCVD(有机金属化学气相沉积)。
3.根据权利要求2所述的方法，其中，所述MOCVD是在大约130℃或更低温度下进行的。
4.根据权利要求1所述的方法，其中，所述第一光刻胶为疏水性的。
5.根据权利要求4所述的方法，其中，所述第一光刻胶包含至少一种碳氢化合物。
6.根据权利要求5所述的方法，其中，所述第一光刻胶为十八烷基三氯硅烷(OTS)。
7.根据权利要求1所述的方法，其中，所述第一光刻胶为亲水性的。
8.根据权利要求7所述的方法，还包括处理所述第一光刻胶的表面，以使所述第一光刻胶的表面成为疏水性的。
9.根据权利要求8所述的方法，其中，所述第一光刻胶的表面通过十八烷基三氯硅烷(OTS)进行处理。
10.根据权利要求1所述的方法，其中，所述漏电极的部分和所述基板的部分包含在被所述栅极线和所述数据线包围的区域内。
11.根据权利要求1所述的方法，其中，所述漏电极和所述基板的暴露包括露出所述数据线的一部分和所述栅极线的一部分。
12.根据权利要求1所述的方法，其中，所述第一光刻胶是通过包括阻光区和透光区的光掩膜形成的。
13.根据权利要求1所述的方法，其中，所述第一光刻胶是通过包括阻光区、透光区、和半透明区的光掩膜形成的。
14.根据权利要求13所述的方法，还包括通过改变所述第一光刻胶而形成第二光刻胶。
15.根据权利要求13所述的方法，其中，所述漏电极包括扩展部，并且所述半透明区面向所述扩展部的边缘附近。
16.根据权利要求1所述的方法，其中，所述半导体层的形成以及所述数据线和所述漏电极的形成包括：
在所述栅极线上顺序沉积栅极绝缘层、本征非晶硅层、非本征非晶硅层、以及数据导电层；
在所述数据导电层上形成具有位置依赖型厚度的第二光刻胶；以及
利用所述第二光刻胶作为掩膜，选择性地蚀刻所述数据导电层、非本征非晶硅层、和本征非晶硅层，以形成所述数据线、所述漏电极、和所述欧姆接触件。
17.根据权利要求16所述的方法，其中，所述第二光刻胶是通过包括阻光区、半透明区、和透光区的光掩膜形成的。
CNA2006101524391A 2005-10-07 2006-09-29 薄膜晶体管阵列面板的制造方法 Pending CN1945813A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050094423 2005-10-07
KR1020050094423A KR20070039274A (ko) 2005-10-07 2005-10-07 박막 트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
CN1945813A true CN1945813A (zh) 2007-04-11

Family

ID=37911465

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101524391A Pending CN1945813A (zh) 2005-10-07 2006-09-29 薄膜晶体管阵列面板的制造方法

Country Status (5)

Country Link
US (1) US20070082434A1 (zh)
JP (1) JP2007108746A (zh)
KR (1) KR20070039274A (zh)
CN (1) CN1945813A (zh)
TW (1) TW200721384A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543861A (zh) * 2010-12-17 2012-07-04 奇美电子股份有限公司 阵列基板的形成方法
CN107403805A (zh) * 2016-03-11 2017-11-28 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN107546233A (zh) * 2017-08-15 2018-01-05 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制造方法
US10497906B2 (en) 2017-08-15 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of thin film transistor array substrate

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627728B1 (ko) 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101566428B1 (ko) 2009-03-13 2015-11-06 삼성디스플레이 주식회사 배선의 접촉부 및 그 제조 방법
TW201037436A (en) * 2009-04-10 2010-10-16 Au Optronics Corp Pixel unit and fabricating method thereof
JP2010262055A (ja) * 2009-04-30 2010-11-18 Sony Corp 表示素子および表示装置
CN104167429B (zh) * 2014-08-01 2017-05-31 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
JP4749664B2 (ja) * 2003-01-29 2011-08-17 東京応化工業株式会社 電子材料用粗樹脂の精製方法、化学増幅型ホトレジスト組成物及びその製造方法
US7023016B2 (en) * 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543861A (zh) * 2010-12-17 2012-07-04 奇美电子股份有限公司 阵列基板的形成方法
CN107403805A (zh) * 2016-03-11 2017-11-28 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN107546233A (zh) * 2017-08-15 2018-01-05 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制造方法
WO2019033595A1 (zh) * 2017-08-15 2019-02-21 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制造方法
CN107546233B (zh) * 2017-08-15 2019-05-03 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制造方法
US10497906B2 (en) 2017-08-15 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of thin film transistor array substrate

Also Published As

Publication number Publication date
JP2007108746A (ja) 2007-04-26
US20070082434A1 (en) 2007-04-12
TW200721384A (en) 2007-06-01
KR20070039274A (ko) 2007-04-11

Similar Documents

Publication Publication Date Title
CN100416754C (zh) 薄膜晶体管阵列面板及其制造方法
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
CN1945813A (zh) 薄膜晶体管阵列面板的制造方法
CN1311056C (zh) 用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
CN1790160A (zh) 掩模和半导体装置的制造方法以及薄膜晶体管阵列面板
CN1913146A (zh) 薄膜导体及其制造方法
CN1577025A (zh) 薄膜晶体管阵列面板及其制造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
CN1825571A (zh) 薄膜晶体管阵列面板及其制造方法
CN1591144A (zh) 薄膜晶体管阵列面板及其制造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20100006844A1 (en) Thin-film transistor array panel and method of fabricating the same
CN1822352A (zh) 薄膜晶体管阵列面板及其制造方法
CN1584720A (zh) 薄膜晶体管阵列面板及其制造方法
US20170104017A1 (en) Thin film transistor array substrate and method of manufacturing the same
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
US20080003728A1 (en) Thin film transistor array panel and method of manufacturing the same
CN1976044A (zh) 薄膜晶体管面板及其制造方法
US7846784B2 (en) Thin film transistor array panel and manufacturing method thereof
CN1808266A (zh) 光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法
KR20060026201A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060058967A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060111753A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070411