CN1808266A - 光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法 - Google Patents
光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法 Download PDFInfo
- Publication number
- CN1808266A CN1808266A CNA2005101320046A CN200510132004A CN1808266A CN 1808266 A CN1808266 A CN 1808266A CN A2005101320046 A CNA2005101320046 A CN A2005101320046A CN 200510132004 A CN200510132004 A CN 200510132004A CN 1808266 A CN1808266 A CN 1808266A
- Authority
- CN
- China
- Prior art keywords
- light
- photomask
- insulation course
- photoresist
- blocking part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010409 thin film Substances 0.000 title claims description 9
- 230000003287 optical effect Effects 0.000 title 2
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 91
- 239000010408 film Substances 0.000 claims description 76
- 239000003990 capacitor Substances 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 56
- 238000003860 storage Methods 0.000 claims description 50
- 238000009413 insulation Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 description 23
- 238000002161 passivation Methods 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000012212 insulator Substances 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 238000002834 transmittance Methods 0.000 description 8
- 238000001459 lithography Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
Abstract
本发明公开了一种光掩模。该掩模包括：透光区域和半透明区域，其中，半透明区域包括多个阻挡光的阻光部分，其中，阻光部分具有阻挡不同量的光的多个区域。通过使用这种类型的光掩模，光阻剂膜的基本上平坦的层能平坦地沉积在不平坦表面的顶部上。平坦的光阻剂膜降低了工艺成本并且提高了面板制造过程的可靠性。
Description
技术领域
本发明涉及一种光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法。
背景技术
有源型显示装置例如液晶显示器(LCD)和有机发光显示器(OLED)包括布置为矩阵的多个像素、场发生电极以及开关元件。开关元件包括薄膜晶体管(TFT)，所述薄膜晶体管具有三个接线端，即，栅极、源极和漏极。每个像素的TFT响应栅极信号来选择性地向场发生电极传输数据信号。
显示装置还包括用于向开关元件传输信号的多条信号线，所述多条信号线包括传输栅极信号的栅极线和传输数据信号的数据线。
LCD和OLED包括配有TFT、场发生电极和信号线的面板，所述面板被称作TFT阵列面板。
TFT阵列面板具有包括一些导电层和绝缘层的成层结构。栅极线、数据线和场发生电极由不同的导电层形成并且通过绝缘层分离。
通过一些光刻步骤和随后的蚀刻步骤来制造具有成层结构的TFT阵列面板。由于光刻需要成本和时间，因此期望减少光刻步骤的数量。
发明内容
本发明提供了一种光掩模，其包括透光区域和半透明区域，其中，半透明区域包括阻挡光的多个阻光部分，其中，阻光部分具有阻挡不同量的光的多个区域。
阻光部分可基本上平行布置并且具有条形形状。
阻光部分的各个区域可具有不同的宽度。
光掩模可通过调节相邻阻光部分之间的间隔来改变阻挡的光的量。
光掩模还可包括完全阻挡光的区域。
本发明提供了一种制造薄膜晶体管阵列面板的方法，所述方法包括：在基板上形成栅极线；在栅极线上形成第一绝缘层；在第一绝缘层上形成半导体层；在半导体层上形成数据线、漏极电极和存储电容器导体；在数据线、漏极电极和存储电容器导体上沉积第二绝缘层；通过光掩模将光阻剂曝光并显影，在第二绝缘层上形成包括第一部分和比第一部分薄的第二部分的光阻剂；使用光阻剂作为掩模来蚀刻第二绝缘层和第一绝缘层，以暴露漏极电极和存储电容器导体的部分，并保留在光阻剂的第二部分下面的第二绝缘层的第一部分；去除光阻剂的第二部分；沉积导电膜；去除光阻剂的第二部分，以形成与漏极电极和存储电容器导体连接的像素电极，其中，光掩模包括阻光区域、透光区域和半透明区域，其中，半透明区域包括具有多个区域的多个阻光部分，其中，在所述多个区域处，阻挡光的量彼此不同。
各个阻光部分可具有条形形状。
阻光部分的各个阻光区域可具有不同的垂直宽度。
各个阻光部分可包括：第一区域，与邻近不形成存储电容器导体的接近边缘的部分对应；第二区域，与靠近存储电容器导体的边缘的区域对应；第三区域，与存储电容器导体的一部分对应；第四区域，与靠近栅极线的扩展部分的边缘的区域对应；第五区域，与栅极线的扩展部分的一部分对应。
第一区域可具有最窄的垂直宽度。
光阻剂膜的第二部分可位于存储电容器导体的边缘附近。
光掩模可通过调节相邻阻光部分之间的间隔来改变阻挡光的量。
第二绝缘层和第一绝缘层的蚀刻可暴露数据线的部分。
第二绝缘层和第一绝缘层的蚀刻可暴露栅极线的部分。
本发明提供了一种光掩模，包括：透光区域和半透明区域，其中，半透明区域具有多个阻光部分，其中，多个阻光部分具有预定尺寸并布置成矩阵。
阻光部分可具有彼此不同的尺寸。
阻光部分可具有相同尺寸并且根据形成位置而具有不同的形成密度。
各个阻光部分可具有多边形形状。
各个阻光部分可具有矩形形状。
各个阻光部分可具有三角形形状。
各个阻光部分可具有菱形形状。
各个阻光部分可具有圆形形状。
各个阻光部分可具有椭圆形形状。
光掩模还可包括阻光区域。
本发明提供了一种制造薄膜晶体管阵列面板的方法，所述方法包括：在基板上形成栅极线；在栅极线上形成第一绝缘层；在第一绝缘层上形成半导体层；在半导体层上形成数据线、漏极电极和存储电容器导体；在数据线、漏极电极和存储电容器导体上沉积第二绝缘层；通过光掩模将光阻剂曝光并显影，在第二绝缘层上形成包括第一部分和比第一部分薄的第二部分的光阻剂；使用光阻剂作为掩模来蚀刻第二绝缘层和第一绝缘层，以暴露漏极电极和存储电容器导体的部分，并保留光阻剂的第二部分下面的第二绝缘层的第一部分；去除光阻剂的第二部分；沉积导电膜；去除光阻剂的第二部分，以形成与漏极电极和存储电容器导体连接的像素电极，其中，光掩模包括阻光区域、透光区域和半透明区域，其中，半透明区域具有多个阻光部分，其中，多个阻光部分具有预定尺寸并布置成矩阵。
阻光部分可具有彼此不同的尺寸。
阻光部分可具有相同的尺寸并且根据形成位置不同而具有不同的形成密度。
各个阻光部分可具有多边形形状。
各个阻光部分可具有矩形形状。
各个阻光部分可具有圆形形状。
光阻剂的第二部分可位于存储电容器导体的边缘附近。
第二绝缘层和第一绝缘层的蚀刻可暴露数据线和漏极电极的部分。
第二绝缘层和第一绝缘层的蚀刻可暴露栅极线的一部分。
附图说明
通过参照附图进行的对本发明实施例的详细描述，本发明将变得更加清楚，其中：
图1是根据本发明实施例的TFT阵列下面板的布局图；
图2A是沿着线IIa-IIa′截取的图1中示出的TFT阵列面板的剖视图；
图2B是沿着线IIb-IIb′截取的图1中示出的TFT阵列面板的剖视图；
图3和图6是在根据本发明实施例的制造方法的中间步骤中的图1至图2B中示出的TFT阵列面板的布局图；
图4A是沿着线IVa-IVa′截取的图3中示出的TFT阵列面板的剖视图；
图4B是沿着线IVb-IVb′截取的图3中示出的TFT阵列面板的剖视图；
图5A和图5B示出了在图4A和图4B中示出的步骤之后的步骤，其中，图5A是沿着线IVa-IVa′截取的图3中示出的TFT阵列面板的剖视图，图5B是沿着线IVb-IVb′截取的图3中示出的TFT阵列面板的剖视图；
图7A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图；
图7B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图；
图8A和图8B示出了图7A和图7B中示出的步骤之后的步骤，其中，图8A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图8B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图；
图9A和图9B示出了在图8A和图8B中示出的步骤之后的步骤，其中，图9A沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图9B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图；
图10A和图10B示出在图9A和图9B中示出的步骤之后的步骤，其中，图10A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图10B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图；
图11A和图11B示出在图10A和图10B中示出的步骤之后的步骤，其中，图11A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图11B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图；
图12A和图12B示出在图11A和图11B中示出的步骤之后的步骤，其中，图12A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图12B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图；
图13是根据本发明实施例的布置在图8A中示出的“L”区域上的光掩模的半透明区域的一部分的平面图；
图14是根据本发明另一个实施例的光掩模的半透明区域的一部分的平面图。
具体实施方式
现在，将参照附图来更充分地描述本发明，其中，附图示出了本发明的优选实施例。然而，本发明可以以许多不同的形式实施，而不应该解释为限于这里提到的实施例。相同的标号始终表示相同的元件。
在图中，为了清晰，夸大了层和区域的厚度。应该理解，当元件例如层、区域或者基板被表示为在另一个元件“上”时，这个元件可直接在所述另一个元件上，或者也可存在中间元件。相反，当元件被表示为“直接在另一个元件上”时，不存在中间元件。
现在，将参照附图来描述根据本发明实施例的TFT及其制造方法。
将参照图1、图2A和图2B来详细描述根据本发明实施例的TFT阵列面板。
图1是根据本发明实施例的TFT阵列下面板的布局图，图2A是沿着线IIa-IIa′截取的图1中示出的TFT阵列面板的剖视图，图2B是沿着线IIb-IIb′截取的图1中示出的TFT阵列面板的剖视图。
多条栅极线121形成在绝缘基板110例如透明玻璃上。
栅极线121基本上在横向方向上延伸并用于传输栅极信号。每条栅极线121包括多个向下突出的栅极电极124和向上突出的扩展部分127。每条栅极线121还包括端部129，该端部129具有用于与其它层或者驱动电路接触的放大区域。栅极线121可延伸为与可集成到TFT阵列面板上的驱动电路连接。
优选地，栅极线121由含Al金属如Al和Al合金、含Ag金属如Ag和Ag合金、含Cu金属如Cu和Cu合金、含Mo金属如Mo和Mo合金、Cr、Ti或者Ta制成。栅极线121可具有包括两个物理性能不同的膜的多层结构。优选地，两个膜中的一个由包括含Al金属、含Ag金属和含Cu金属的低电阻率金属制成，以降低栅极线121的信号延迟或减小栅极线121的电压降。优选地，另一个膜由材料例如含Mo金属、Cr、Ta或者Ti制成，上述材料具有良好的物理、化学性能，并具有与其它材料例如氧化铟锡(ITO)或氧化铟锌(IZO)的良好的电接触性能。两个膜结合的典型例子为下Cr膜和上Al(合金)膜以及下Al(合金)膜和上Mo(合金)膜。然而，它们可由不同金属或者导体制成。
栅极线121的侧面相对于基板的表面倾斜，其倾斜角在大约30度至80度的范围内。
优选地由氮化硅(SiNx)制成的栅极绝缘层140形成在栅极线121上。
优选地由加氢非晶硅(缩写为“a-Si”)或者多晶硅制成的多个半导体条151和半导体岛157形成在栅极绝缘层140上。每个半导体条151基本上在纵向方向上延伸并且具有向着栅极电极124形成分支的多个突出部分154。每个半导体岛157与半导体条151分离并且具有近似为矩形的形状。
优选地由硅化物或者用n型杂质如磷重掺杂的n+氢化a-Si制成的多个欧姆接触条和欧姆接触岛161、165和167形成在半导体条151上。每个欧姆接触条161具有多个突出部分163，突出部分163和欧姆接触岛165成对地位于半导体条151的突出部分154上。每个欧姆接触岛167位于半导体岛157附近。
半导体条151和半导体岛157以及欧姆接触161、165、167的侧面相对于基板的表面倾斜，优选地，其倾斜角在大约30度至80度的范围内。
多条数据线171、与数据线171分离的多个漏极电极175、多个存储电容器导体177形成在欧姆接触161和165上。
数据线171基本上在纵向方向上延伸，传输数据电压并与栅极线121交叉。每条数据线171包括端部179和多个源极电极173，该端部179具有用于接触其它层或者外部装置的放大区域，多个源极电极173向栅极电极124突出。
每个漏极电极175具有宽的端部和线性的端部。宽的端部具有与其它层接触的放大区域，线性端部被弯曲的源极电极173部分地包围。
栅极电极124、源极电极173和漏极电极175与半导体条151的突出部分154一起形成TFT，该TFT具有在位于源极电极173和漏极电极175之间的突出部分154中形成的沟道。
每个存储电容器导体177与栅极线121的扩展部分127叠置。
优选地，数据线171、漏极电极175和存储电容器导体177由难熔金属例如Cr、Mo、Ti、Ta或其合金制成。然而，它们可具有包括难熔金属膜(未示出)和低电阻率膜(未示出)的多层结构。多层结构的典型例子为包括下Cr/Mo(合金)膜和上Al(合金)膜的双层结构以及下Mo(合金)膜、中间Al(合金)膜、上Mo(合金)膜的三层结构。
与栅极线121类似，数据线171、漏极电极175和存储电容器导体177具有倾斜的边缘外形，其倾斜角在大约30度至80度的范围内。
欧姆接触161、165和167仅位于下面的半导体条151、半导体岛157与欧姆接触161、165和167之上的上覆半导体171、175和存储电容器导体177之间，从而减小这些元件之间的接触电阻。半导体条151具有与数据线171和漏极电极175以及下面的欧姆接触161和165几乎相同的平面形状。然而，半导体条151的突出部分154包括一些暴露的部分，例如，位于源极电极173和漏极电极175之间的部分，这些暴露部分没有用数据线171和漏极电极175覆盖。半导体岛157具有与存储电容器导体177和下面的欧姆接触167几乎相同的平面形状。
钝化层180形成在数据线171、漏极电极175、存储电容器导体177、半导体条151的暴露部分上。优选地，钝化层180由无机绝缘体例如氮化硅或氧化硅制成、由具有优良的平面性能的感光有机材料制成、或者由介电常数低于4.0的低介电绝缘材料例如由等离子体增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F制成。钝化层180可具有包括下无机膜和上有机膜的双层结构，从而钝化层180既可具有有机膜的优点也能够保护半导体条151的暴露部分。
钝化层180具有暴露数据线171的端部179的部分的多个接触孔182。钝化层180和栅极绝缘层140分别具有暴露栅极线121的端部129的部分和几乎被栅极线121和数据线包围的区域的多个接触孔181和开口187。每个开口187暴露一部分基板110。覆盖存储电容器导体177的一个边缘附近的钝化层180的部分M可比钝化层180的其它部分薄。
多个像素电极190形成在开口187和钝化层180的部分M上，多个接触辅助物81和82形成在接触孔181和182中。优选地，像素电极190和接触辅助物81、82由透明导体例如ITO或IZO制成，或者由反射导体例如Ag或Al制成。
除了在存储电容器导体177的一个边缘附近形成的钝化层180的部分M以外，像素电极190和接触辅助物81、82的边界基本上等于钝化层180的边界。
像素电极190与漏极电极175物理连接且电连接，从而像素电极190从漏极电极175接收数据电压。被供给数据电压的像素电极190与被供给公共电压的公共电极(未示出)一起产生电场，这样确定了位于两个电极之间的液晶分子(未示出)的取向或者在发光层(未示出)中产生用于发光的电流。
关于LCD，像素电极190和公共电极形成被称作液晶电容器的电容器，该电容器存储在TFT截止后施加的电压。设置被称作存储电容器的附加电容器，其与液晶电容器并联连接，用来提高电压存储能力。存储电容器通过将像素电极190和与像素电极190相邻的栅极线121(称作前栅极线)叠置来实现。通过在栅极线121上提供扩展部分127来增加叠置面积并在像素电极190下提供存储电容器导体177来减小接线端之间的距离，存储电容器的电容增加，其中，存储电容器导体177与像素电极190连接并与扩展部分127叠置。
接触辅助物81和82具有与接触孔181和182的边缘基本上相同的边缘，接触辅助物81和82通过接触孔181和182分别与栅极线121的端部129的暴露部分和数据线171的端部179的暴露部分连接并且分别覆盖栅极线121的端部129的暴露部分和数据线171的端部179的暴露部分。接触辅助物81和82保护端部129和179，并且使端部129、179与外部装置的粘附完备。
现在，将参照图3至图12B以及图1至图2B来详细描述根据本发明实施例的图1至图2B中示出的TFT阵列面板的制造方法。
图3和图6是在根据本发明实施例的制造方法的中间步骤中的图1至图2B中示出的TFT阵列面板的布局图。图4A是沿着线IVa-IVa′截取的图3中示出的TFT阵列面板的剖视图，图4B是沿着线IVb-IVb′截取的图3中示出的TFT阵列面板的剖视图。图5A和图5B示出了在图4A和图4B中示出的步骤之后的步骤，其中，图5A是沿着线IVa-IVa′截取的图3中示出的TFT阵列面板的剖视图，图5B是沿着线IVb-IVb′截取的图3中示出的TFT阵列面板的剖视图。图7A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图7B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图。图8A和图8B示出了图7A和图7B中示出的步骤之后的步骤，其中，图8A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图8B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图。图9A和图9B示出了在图8A和图8B中示出的步骤之后的步骤，其中，图9A沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图9B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图。图10A和图10B示出在图9A和图9B中示出的步骤之后的步骤，其中，图10A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图10B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图。图11A和图11B示出在图10A和图10B中示出的步骤之后的步骤，其中，图11A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图11B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图。图12A和图12B示出在图11A和图11B中示出的步骤之后的步骤，其中，图12A是沿着线VIIa-VIIa′截取的图6中示出的TFT阵列面板的剖视图，图12B是沿着线VIIb-VIIb′截取的图6中示出的TFT阵列面板的剖视图。
参照图3、图4A和图4B，优选地由金属制成的导电层沉积在绝缘基板110上，该绝缘基板110优选地通过溅射等方法由透明玻璃制成。导电层的厚度可为大约1500至5000。随后，导电层经过光刻和蚀刻形成包括栅极电极124和端部129的多条栅极线121。
参照图5A和图5B，通过CVD来顺序沉积栅极绝缘层140、第一a-Si层150和第二a-Si层160。优选地，栅极绝缘层140由氮化硅制成并且厚度为大约2000至5000。优选地，栅极绝缘层140的沉积温度在大约250℃至450℃的范围内。
随后，优选地由金属制成的导电层170通过溅射等方法沉积，在导电层170上涂覆厚度为大约1微米至2微米的光阻膜40。
光阻膜40通过光掩模(未示出)被曝光并显影，从而显影的光阻膜具有由位置决定的厚度。为了减小厚度，图5A和图5B中示出的光阻剂包括多个第一部分至第三部分。位于导线区域A上的第一部分和位于沟道区域B上的第二部分分别由标号42和44表示。由于在用区域C表示的剩余区域中沉积的光阻剂的厚度基本上为零并且暴露下面的部分导电层170，所以没有标号表示位于区域C上的第三部分。根据在后续工艺步骤中的工艺条件来调节第二部分44和第一部分42的厚度比。优选地，第二部分44的厚度等于或者小于第一部分42厚度的一半，具体地讲，等于或者小于4000。
通过几种技术例如通过在暴露的掩模上提供半透明区域同时提供透光区域和阻光不透明区域来实现光阻剂的由位置决定的厚度。半透明区域可具有槽形图案或者格子图案，或者可为具有中间透光率或中间厚度的薄膜。当采用槽形图案时，优选地，槽的宽度或者槽之间的距离小于用于光刻的曝光机的分辨率。另一个例子为采用可回流的光阻剂。详细地讲，一旦通过采用仅具有透明区域和不透明区域的普通曝光掩模来形成由可回流材料制成的光阻剂图案，光阻剂经过回流工艺流到没有光阻剂的区域上，从而形成薄部分。
当采用适宜的工艺条件时，光阻剂42和44的厚度不同使得能选择性地蚀刻下面的层。因此，通过一系列的蚀刻步骤获得图6、图7A和图7B中示出的包括源极电极173和端部179的多条数据线171、多个漏极电极175、多个存储电容器导体177，也包括含有突出部分163的多个欧姆接触条161、多个欧姆接触岛165和167、包括突出部分154的多个半导体条151、多个半导体岛157。
导电层170、第二a-Si层160和第一a-Si层150在导线区域(区域A)上的部分称作第一部分；导电层170、第二a-Si层160和第一a-Si层150在沟道区域(区域B)上的部分称作第二部分；导电层170、第二a-Si层160和第一a-Si层150在剩余区域(区域C)上的部分称作第三部分。
用于形成这种结构的示例性顺序如下：
(1)去除导线区域C上的导电层170、第二a-Si层160和第一a-Si层150的第三部分；
(2)去除光阻剂的第二部分44；
(3)去除沟道区域B上的导电层170和第二a-Si层160的第二部分；
(4)去除光阻剂的第一部分42。
另一个示例性顺序如下：
(1)去除导电层170的第三部分；
(2)去除光阻剂的第二部分44；
(3)去除区域C中第二a-Si层160和第一a-Si层150的第三部分；
(4)去除导电层170的第二部分；
(5)去除光阻剂的第一部分42；
(6)去除第二a-Si层160的第二部分。
在去除第二a-Si层160和第一a-Si层150的第三部分的同时去除光阻剂的第二部分44或者单独地去除光阻剂的第二部分44。相似地，在去除第二a-Si层160的第二部分的同时去除光阻剂的第一部分42或者单独地去除光阻剂的第一部分42。例如，气体混合物SF6和HCl或者SF6和O2可以以基本相等的蚀刻比来蚀刻光阻剂和a-Si层150、160。
在导电层170的表面上剩余的光阻剂残余物可通过灰化等方法去除。
参照图8A和图8B，沉积钝化层180，并在钝化层180上涂覆活性光阻剂膜50。之后，光掩模60对准基板110。不管下面的钝化层180的高度如何，光阻剂膜50的表面基本上平坦，这表明光阻剂膜50的沉积厚度根据下面的层的高度而改变。
光掩模60包括透明基板61和不透明阻光膜62，光掩模60被分为透光区域TA、阻光区域BA和半透明区域SA。阻光膜62不位于透光区域TA上，而是位于阻光区域BA和半透明区域SA上。阻光膜62的宽度大于阻光区域BA的预定值，阻光膜62以宽度或距离小于预定值的多个部分存在，以形成槽。半透明区域SA包括存储电容器导体177的边缘的部分；透光区域TA包括栅极线121的端部129、数据线171的端部179以及被栅极线121和数据线171包围的区域；阻光区域BA面对剩余的部分。
接着，参照图13，将详细描述光掩模60的半透明区域SA。
图13是根据本发明实施例的布置在图8A中示出的“L”区域上的光掩模的半透明区域的一部分的平面图。
如图13中所示，光掩模60的半透明区域SA包括多个阻光膜62和多个透光部分64。阻光膜62形成在透明基板61上，在其间具有固定的间隔，并且以条形形状平行布置。各个透光部分64暴露透明基板61并具有槽形形状。每个阻光膜62的垂直宽度不固定，并且对应于位置而不同，从而穿过半透明区域SA的光的透过率根据宽度而改变。由于透光部分64具有对应于位置而不同的垂直宽度，因此，光掩模60的半透明区域SA具有不同的槽形构造。
如参照图8A和图8B所述，光阻剂膜50的厚度根据下面的层的高度而改变。例如，在其上未形成存储电容器导体177的部分A1上形成的光阻剂膜50的厚度、在其上形成有存储电容器导体177的部分A2上形成的光阻剂膜50的厚度以及在其上形成有栅极线的扩展部分127的部分A3上形成的光阻剂膜50的厚度不同。部分A1上的光阻剂膜50的厚度最厚，部分A3上的光阻剂膜50的厚度最薄。
因此，如图13所示，阻光膜62被图案化，半透明区域F1、F2和F3分别与区域A1、A2和A3大致对应。在半透明区域F1、F2和F3中，图案产生不同的透光率等级。
详细地讲，与区域A1大致对应的半透明区域F1的阻光膜62的宽度形成为最窄，与区域A3大致对应的半透明区域F3的阻光膜62的宽度形成为最宽，与区域A2大致对应的半透明区域F2的阻光膜62的宽度形成为在前述两个宽度之间。穿过区域F1至F5的每个的光的量取决于各个区域中的阻光膜62的宽度。因此，穿过半透明区域F1的光的量大于穿过半透明区域F2的光的量，穿过半透明区域F2的光的量大于穿过半透明区域F3的光的量，从而逐渐地减少光阻剂膜50曝光的量。另外，在靠近存储电容器导体177的边缘的部分和靠近栅极线的扩展部分127的边缘的部分，由于光阻剂膜50的过度曝光，下面的层会被曝光。因此，为了避免下面的层的曝光，减少曝光的量。为了得到这种效果，与存储电容器导体177和栅极线的扩展部分127的边缘对应的半透明区域F4和F5的阻光膜62的宽度分别形成为比剩余半透明区域F1、F2和F3的阻光膜62的宽度宽，以减少穿过区域F4和F5的光的量。
透光率与相邻阻光膜62之间的间隔有关，也与阻光膜62的宽度有关。因此，通过改变相邻阻光膜62之间的间隔来调节透光率。即，当相邻阻光膜62之间的间隔变宽时，透光率增加。相反，当相邻阻光膜62之间间隔变窄时，透光率减小。
另外，穿过透光区域TA的光影响相邻区域例如阻光区域BA或者半透明区域SA。
穿过透光区域TA的光在阻光区域BA或者半透明区域SA被接收，从而影响与区域BA和SA对应的光阻剂膜50的曝光的量。因此，由于相邻的透光区域TA导致阻光区域BA的宽度取决于光阻剂膜50的曝光的量。例如，由于透光区域TA与半透明区域F1的左侧相邻，所以，随着半透明区域F1的阻光区域BA的宽度减小，进入相邻的透光区域TA的光的强度增加。结果，光阻剂膜50的曝光的量增加。
通过光掩模60，光阻剂50被曝光和显影，从而去除接收预定量的光的光阻剂50的部分。参照图9A和图9B，去除面对透光区域TA的光阻剂50的部分，面向半透明区域SA的光阻剂50的部分54的厚度减小，留下了面向阻光区域BA的光阻剂50的部分52。如上所述，通过改变取决于光阻剂膜50的厚度的光阻剂膜50的曝光的量，使得不管下面的钝化层180的高度如何剩余光阻剂膜52的厚度基本上为常数。
参照图10A和图10B，利用光阻剂50的剩余部分52和54作为蚀刻掩模来蚀刻钝化层180和栅极绝缘层140，以形成分别暴露栅极线121的端部129、数据线171的端部179、存储电容器导体177的部分以及被栅极线121和数据线171包围的部分的多个接触孔181、182、189和开口187。优选地，进行蚀刻，而不蚀刻光阻剂50的剩余的部分52和54，以在钝化层180和光阻剂膜52、54的边缘处产生斜面。
参照图11A和11B，通过灰化等方法去除光阻剂50的薄部分54(见图10A)，减小厚部分52的厚度。此时，靠近存储电容器导体177的一个边缘形成的钝化层180的部分M的厚度减小，从而具有预定的厚度。
参照图12A和图12B，通过溅射等方法沉积优选地由IZO、ITO或非晶ITO制成的导电膜90。
导电膜90包括位于光阻剂52上的第一部分91和包括剩余部分的第二部分92。导电膜90的第一部分91和第二部分92至少部分地彼此分离，以在其间形成间隙，并且至少部分地暴露光阻剂52的侧面。
然后，将基板110浸入显影剂中，从而显影剂通过光阻剂52的暴露的侧面渗入光阻剂52中，从而去除光阻剂52。当这个过程完成时，在被称作“剥离(lift-off)”的过程中，去除光阻剂52和位于光阻剂52上的导电膜90的第一部分91。结果，仅留下了导电膜90的第二部分92，以形成如图1、图2A和图2B中所示的多个像素电极190和多个接触辅助物81和82。
此时，由于存储电容器导体177的边缘至少被钝化层180部分地覆盖，所以在存储电容器导体177的边缘下面不会发生底切(undercut)，以防止像素电极190和存储电容器导体177之间的断开。同时，与图9A至图11B不同，可通过选择适合的蚀刻条件来同时蚀刻曝光的钝化层180、光阻剂膜54以及曝光的钝化层180下面的栅极绝缘层140。在这种情况下，通过适当地选择光阻剂54的厚度进行蚀刻，直到所有的栅极绝缘层140被蚀刻完为止，优选地，保留光阻剂膜54下面的某些钝化层180。
为了防止由于底切导致的像素电极190和存储电容器导体177之间的断开，槽形掩模用在存储电容器导体177的边缘附近，但是槽形掩模也可用在漏极175的边缘附近，以防止漏极电极175和像素电极190之间的断开。在这种情况下，由于槽形掩模的透光率根据形成的光阻剂膜50的厚度而改变，所以在独立于下面的层曝光之后，剩余光阻剂膜50的厚度基本上为常数。
接着，参照图14，将描述根据本发明另一个实施例的光掩模60的半透明区域SA。
图14是根据本发明另一个实施例的在“L”区域上布置的光掩模的半透明区域的一部分的平面图。
如图14中所示，根据本发明另一个实施例的半透明区域SA包括形成在透明基板61上并具有矩形形状的多个阻光部分62′。可改变每个阻光部分62′的尺寸例如平行宽度和垂直宽度、间隔、布置形状和密度，半透明区域SA的透光率取决于以上的因素。因此，根据将被去除的光阻剂膜50的厚度来形成阻光部分62′。如上所述，阻光部分62′的形状为矩形，但是可为圆形、椭圆形、三角形或者菱形。可选地，阻光部分62′可为透光部分。通过光掩模60，光阻剂膜50被曝光和显影，从而根据阻光部分的尺寸、间隔、布置形状和密度来精细调节可利用光的量，从而光阻剂膜50具有与下面的层的外形基本上相同的外形。
如上所述，利用一个光刻步骤来形成像素电极和连接漏极电极、像素电极的接触孔。因此，省略了形成像素电极的光刻步骤，以简化制造方法，从而降低了制造时间和成本。
光掩模具有取决于将在半透明区域中形成的光阻剂膜的期望厚度的不同形状。不同厚度的光阻剂膜允许不同量的光穿过半透明区域。由于在曝光后保留的光阻剂膜的厚度为常数，所以增加了后续工艺的工艺极限(processmargin)。另外，提高了TFT阵列面板的制造过程的可靠性。
尽管上面已经描述了本发明的优选实施例，但是应该清楚地理解，对本领域的技术人员来说清楚的是这里教导的本发明基本构思的许多变形和/或修改仍将落入由权利要求所限定的本发明的精神和范围内。
Claims (33)
1、一种光掩模，包括：
透光区域；
半透明区域，
其中，所述半透明区域包括阻挡光的多个阻光部分，
其中，所述阻光部分具有阻挡不同量的光的多个区域。
2、如权利要求1所述的光掩模，其中，所述阻光部分基本上平行布置并且具有条形形状。
3、如权利要求1所述的光掩模，其中，所述阻光部分的各个区域具有不同的宽度。
4、如权利要求2所述的光掩模，其中，所述光掩模通过调节相邻阻光部分之间的间隔来改变阻挡的光的量。
5、如权利要求1所述的光掩模，其中，所述光掩模还包括完全阻挡光的区域。
6、一种制造薄膜晶体管阵列面板的方法，所述方法包括：
在基板上形成栅极线；
在所述栅极线上形成第一绝缘层；
在所述第一绝缘层上形成半导体层；
在所述半导体层上形成数据线、漏极电极和存储电容器导体；
在所述数据线、所述漏极电极和所述存储电容器导体上沉积第二绝缘层；
通过光掩模将光阻剂曝光并显影，在所述第二绝缘层上形成包括第一部分和比所述第一部分薄的第二部分的光阻剂；
使用所述光阻剂作为掩模来蚀刻所述第二绝缘层和所述第一绝缘层，以暴露所述漏极电极和所述存储电容器导体的部分，并保留所述光阻剂的所述第二部分下面的所述第二绝缘层的第一部分；
去除所述光阻剂的所述第二部分；
沉积导电膜；
去除所述光阻剂的所述第二部分，以形成与所述漏极电极和所述存储电容器导体连接的像素电极，
其中，所述光掩模包括阻光区域、透光区域和半透明区域，
其中，所述半透明区域包括具有多个区域的多个阻光部分，其中，在所述多个区域处，阻挡光的量彼此不同。
7、如权利要求6所述的方法，其中，所述各个阻光部分具有条形形状。
8、如权利要求7所述的方法，其中，所述阻光部分的所述各个区域具有不同的垂直宽度。
9、如权利要求8所述的方法，其中，所述各个阻光部分包括：
第一区域，与邻近不形成所述存储电容器导体的接近边缘的部分对应；
第二区域，与靠近所述存储电容器导体的边缘的区域对应；
第三区域，与所述存储电容器导体的一部分对应；
第四区域，与靠近所述栅极线的扩展部分的边缘的区域对应；
第五区域，与所述栅极线的所述扩展部分的一部分对应。
10、如权利要求9所述的方法，其中，所述第一区域具有最窄的垂直宽度。
11、如权利要求9所述的方法，其中，所述光阻剂膜的所述第二部分位于所述存储电容器导体的边缘附近。
12、如权利要求6所述的方法，其中，所述光掩模通过调节相邻阻光部分之间的间隔来改变阻光的量。
13、如权利要求6所述的方法，其中，所述第二绝缘层和所述第一绝缘层的蚀刻暴露所述数据线的部分。
14、如权利要求6所述的方法，其中，所述第二绝缘层和所述第一绝缘层的蚀刻暴露所述栅极线的部分。
15、一种光掩模，包括：
透光区域；
半透明区域，
其中，所述半透明区域具有多个阻光部分，其中，所述多个阻光部分具有预定尺寸并布置成矩阵。
16、如权利要求15所述的光掩模，其中，所述阻光部分具有彼此不同的尺寸。
17、如权利要求15所述的光掩模，其中，所述阻光部分具有相同尺寸并且根据形成位置而具有不同的形成密度。
18、如权利要求15所述的光掩模，其中，所述各个阻光部分具有多边形形状。
19、如权利要求18所述的光掩模，其中，所述各个阻光部分具有矩形形状。
20、如权利要求18所述的光掩模，其中，所述各个阻光部分具有三角形形状。
21、如权利要求18所述的光掩模，其中，所述各个阻光部分具有菱形形状。
22、如权利要求16所述的光掩模，其中，所述各个阻光部分具有圆形形状。
23、如权利要求16所述的光掩模，其中，所述各个阻光部分具有椭圆形形状。
24、如权利要求15所述的光掩模，还包括阻光区域。
25、一种制造薄膜晶体管阵列面板的方法，所述方法包括：
在基板上形成栅极线；
在所述栅极线上形成第一绝缘层；
在所述第一绝缘层上形成半导体层；
在所述半导体层上形成数据线、漏极电极和存储电容器导体；
在所述数据线、所述漏极电极和所述存储电容器导体上沉积第二绝缘层；
通过光掩模将光阻剂曝光并显影，在所述第二绝缘层上形成包括第一部分和比所述第一部分薄的第二部分的光阻剂；
使用所述光阻剂作为掩模来蚀刻所述第二绝缘层和所述第一绝缘层，以暴露所述漏极电极和所述存储电容器导体的部分，并保留所述光阻剂的所述第二部分下面的所述第二绝缘层的第一部分；
去除所述光阻剂的所述第二部分；
沉积导电膜；
去除所述光阻剂的所述第二部分，以形成与所述漏极电极和所述存储电容器导体连接的像素电极，
其中，所述光掩模包括阻光区域、透光区域和半透明区域，
其中，所述半透明区域具有多个阻光部分，所述多个阻光部分具有预定尺寸并布置成矩阵。
26、如权利要求25所述的光掩模，其中，所述阻光部分具有彼此不同的尺寸。
27、如权利要求25所述的光掩模，其中，所述阻光部分具有相同的尺寸并且根据形成位置不同而具有不同的形成密度。
28、如权利要求25所述的光掩模，其中，所述各个阻光部分具有多边形形状。
29、如权利要求28所述的光掩模，其中，所述各个阻光部分具有矩形形状。
30、如权利要求26所述的光掩模，其中，所述各个阻光部分具有圆形形状。
31、如权利要求25所述的方法，其中，所述光阻剂的所述第二部分位于所述存储电容器导体的边缘附近。
32、如权利要求25所述的方法，其中，所述第二绝缘层和所述第一绝缘层的蚀刻暴露所述数据线和所述漏极电极的部分。
33、如权利要求25所述的方法，其中，所述第二绝缘层和所述第一绝缘层的蚀刻暴露所述栅极线的一部分。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050004273A KR101112550B1 (ko) | 2005-01-17 | 2005-01-17 | 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 |
| KR1020050004272 | 2005-01-17 | ||
| KR10-2005-0004273 | 2005-01-17 | ||
| KR1020050004273 | 2005-01-17 | ||
| KR10-2005-0004272 | 2005-01-17 | ||
| KR1020050004272A KR101090256B1 (ko) | 2005-01-17 | 2005-01-17 | 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1808266A true CN1808266A (zh) | 2006-07-26 |
| CN1808266B CN1808266B (zh) | 2010-10-06 |
Family
ID=36840229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005101320046A Expired - Fee Related CN1808266B (zh) | 2005-01-17 | 2005-12-16 | 光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101090256B1 (zh) |
| CN (1) | CN1808266B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110830B2 (en) | 2006-12-29 | 2012-02-07 | Lg Display Co., Ltd. | Thin film transistor array substrate and method of manufacturing the same |
| CN108761858A (zh) * | 2018-05-21 | 2018-11-06 | 南京中电熊猫液晶显示科技有限公司 | 一种掩膜版及液晶面板不良品再利用的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104062843A (zh) * | 2014-07-18 | 2014-09-24 | 深圳市华星光电技术有限公司 | 一种掩膜板、阵列基板制作方法及阵列基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335151B1 (en) * | 1999-06-18 | 2002-01-01 | International Business Machines Corporation | Micro-surface fabrication process |
| JP2003173015A (ja) * | 2001-09-28 | 2003-06-20 | Hoya Corp | グレートーンマスクの製造方法 |
| TW552467B (en) * | 2002-03-22 | 2003-09-11 | Ind Tech Res Inst | Manufacturing method of a diffusive direct reflector using gray-tone exposure |
-
2005
- 2005-01-17 KR KR1020050004272A patent/KR101090256B1/ko active IP Right Grant
- 2005-12-16 CN CN2005101320046A patent/CN1808266B/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110830B2 (en) | 2006-12-29 | 2012-02-07 | Lg Display Co., Ltd. | Thin film transistor array substrate and method of manufacturing the same |
| CN108761858A (zh) * | 2018-05-21 | 2018-11-06 | 南京中电熊猫液晶显示科技有限公司 | 一种掩膜版及液晶面板不良品再利用的方法 |
| CN108761858B (zh) * | 2018-05-21 | 2020-11-27 | 南京中电熊猫液晶显示科技有限公司 | 一种掩膜版及液晶面板不良品再利用的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101090256B1 (ko) | 2011-12-06 |
| CN1808266B (zh) | 2010-10-06 |
| KR20060084020A (ko) | 2006-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100346218C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1670909A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1275075C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1728363A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN101079429A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1761050A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1495477A (zh) | 显示器基板、液晶显示器和制造该液晶显示器的方法 | |
| CN1309034C (zh) | 底栅控制型多晶硅薄膜晶体管的制造方法 | |
| CN1727976A (zh) | 液晶显示器的阵列基板及其制造方法 | |
| CN1628389A (zh) | 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法 | |
| CN1702531A (zh) | 液晶显示器件及其制造方法 | |
| CN1801479A (zh) | 制造包括塑料基板的柔性薄膜晶体管阵列板的方法 | |
| CN1819217A (zh) | 有源矩阵衬底及其制造方法 | |
| CN1773356A (zh) | 液晶显示装置及其制造方法 | |
| CN1570744A (zh) | 液晶显示器及其薄膜晶体管板 | |
| CN1495478A (zh) | 触点结构及制造方法，薄膜晶体管阵列面板及制造方法 | |
| CN1790160A (zh) | 掩模和半导体装置的制造方法以及薄膜晶体管阵列面板 | |
| CN1489217A (zh) | 薄膜晶体管阵列面板 | |
| CN1517771A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1885549A (zh) | 电光显示装置及其制造方法 | |
| CN1808709A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1655056A (zh) | 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 | |
| CN1573445A (zh) | 液晶显示器件及其制造方法 | |
| CN1825571A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1822352A (zh) | 薄膜晶体管阵列面板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD. Effective date: 20121219 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121219 Address after: South Korea Gyeonggi Do Yongin Patentee after: Samsung Display Co.,Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Electronics Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101006 Termination date: 20201216 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |