WO2005031681A1 - 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法 - Google Patents

配線付き基体形成用積層体、配線付き基体およびそれらの製造方法 Download PDF

Info

Publication number
WO2005031681A1
WO2005031681A1 PCT/JP2004/014193 JP2004014193W WO2005031681A1 WO 2005031681 A1 WO2005031681 A1 WO 2005031681A1 JP 2004014193 W JP2004014193 W JP 2004014193W WO 2005031681 A1 WO2005031681 A1 WO 2005031681A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
wiring
layer
forming
silver
Prior art date
Application number
PCT/JP2004/014193
Other languages
English (en)
French (fr)
Inventor
Kenichi Nagayama
Kunihiko Shirahata
Takayuki Kitajima
Masaki Komada
Yusuke Nakajima
Takehiko Hiruma
Hitoshi Saiki
Original Assignee
Asahi Glass Company, Limited
Pioneer Corporation
Tohoku Pioneer Corporation
Asahi Glass Fine Techno Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Company, Limited, Pioneer Corporation, Tohoku Pioneer Corporation, Asahi Glass Fine Techno Co., Ltd. filed Critical Asahi Glass Company, Limited
Priority to EP04788260A priority Critical patent/EP1669964A4/en
Priority to JP2005514238A priority patent/JPWO2005031681A1/ja
Publication of WO2005031681A1 publication Critical patent/WO2005031681A1/ja
Priority to US11/392,731 priority patent/US20060172127A1/en
Priority to US12/392,118 priority patent/US20090218215A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　銀系材料を導電層に用い、それを導電保護層により被覆して保護した配線付き基体形成用積層体であって、導電保護層とそれに積層される陰極との間の接触抵抗が極めて低い配線付き基体形成用積層体の提供。 　基体と、前記基体上に形成された銀または銀合金を含む導体層と、前記導体層上に該導体層を被覆するように形成された、インジウム亜鉛酸化物を含む導電保護層とを有する、配線付き基体形成用積層体であって、前記導電保護層が、スパッタガス中の酸化性ガスの含有量が１．５体積％以下の雰囲気でのスパッタリングにより形成された導電保護層である、配線付き基体形成用積層体。

Description

明 細 書
配線付き基体形成用積層体、配線付き基体およびそれらの製造方法 技術分野
[0001] 本発明は、有機エレクトロルミネセンス (有機 EL)素子ディスプレイ等のフラットパネ ルディスプレイ用電極配線として用いられる配線付き基体およびその製造方法なら びにそれに用いられる配線付き基体形成用積層体およびその製造方法に関する。 なお、配線付き基体形成用積層体とは、配線付き基体を形成するための積層体を意 味する。
背景技術
[0002] フラットパネルディスプレイは、近年の高度情報化に伴って、ますます需要が高まつ てきている。近年、特に、自己発光型で低電圧駆動が可能な有機 EL素子ディスプレ ィが次世代のディスプレイとして注目されている。有機 EL素子は、基本的には、スズ ドープ酸化インジウム (ITO)の透明電極（陽極)と金属電極 (陰極)との間に、陽極側 から正孔輸送層、発光層、電子輸送層等の有機質層が形成された構造をしている。
[0003] この有機 EL素子に関連する技術として、特定の IZO (Inおよび Znの酸ィ匕物)スパッ タターゲットを用い、 Arガスまたは (Ar+ 1%0 )混合ガス雰囲気中で IZO膜を形成
2
させる方法が記載されている（特許文献 1参照。；)。
また、基体と、 Ag系材料でなる Ag系膜との間に、前記 Ag系材料の酸ィ匕膜が介在 されていることを特徴とする Ag系膜を有する積層体が記載されており、 Ag系膜の成 膜を基板を加熱して Arガスと Oガスとの混合ガス中でのスパッタリングにより行うこと
2
が記載されている (特許文献 2参照。；)。
[0004] また、特定の Ag合金薄膜の表面に、更に金属酸ィ匕物や導電性の良い金属、ぬれ 性改善コーティングの密着層を設けたことを特徴とする Ag合金薄膜電極が記載され ている (特許文献 3参照。）。
また、特許文献 4には、透明電極の一方の主表面上に透明導電膜が被覆された透 明導電膜付き基板において、前記透明導電膜は、基板側から第 1の反射防止層、金 属層、第 2の反射防止層を順次積層してなり、前記金属層がパラジウムを重量％で 0 . 2以上 3. 0未満含有する銀が主成分の層である表示素子用透明導電膜付き基板 が記載されている。ノラジウム含有量が 0. 2重量％より少ないと銀層の耐水性の向 上作用が著しく弱くなり、 3. 0重量％以上になると、銀層の比抵抗が 10 Q cmを大 きく越えてしまうことが記載されている（特許文献 4参照。；)。
[0005] ところで、近年の有機 EL素子のカラー化や高精細化には、 ITO層のさらなる低抵 抗化が必要であるが、 ITO層の低抵抗ィ匕は既に限界に近づいている。そこで、アルミ ユウム、アルミニウム合金等の低抵抗金属を配線し、 ITO層力もなる電極と組み合わ せることにより、実質的に素子回路の低抵抗ィ匕を実現していることが多い。
しかし、アルミニウム、アルミニウム合金等のアルミニウム系材料を用いた場合、比 抵抗を約 4 Ω 'cm程度より低くすることは困難であった。また、 ITOと電気化学反応 を起こしやす ヽと ヽぅ問題もあった。
[0006] 上記問題を解決すベぐアルミニウム系材料よりも更に低抵抗である銀系材料を用 いることが提案されている (特許文献 5参照。 )0具体的には、特許文献 5には、銀若 しくは銀合金導電層と前記銀若しくは銀合金導電層を被覆しかつ積層された導電性 を有する導電保護層からなることを特徴とする銀若しくは銀合金配線が記載されて ヽ る。
有機 EL素子の製造工程においては、紫外線-オゾン (UVZO )洗浄や酸素 (Ο )
3 2 プラズマ処理が素子の発光効率を向上させるために行われるが、従来、銀系材料は 耐酸ィ匕性が低いため、 uvZo洗浄や
3 οプラズマ処理により酸化され、比抵抗が著
2
しく上昇するため、用いることができな力つた。
これに対し、特許文献 5に記載されている銀若しくは銀合金配線は、銀系材料を導 電層に用い、それを導電保護層により被覆して保護することにより、実用化が困難で あった銀系材料の実用化を達成したものである。
[0007] 特許文献 1：国際公開第 00Ζ68456号パンフレット
特許文献 2 :特開 2003— 170524号公報
特許文献 3 :特開 2003— 55721号公報
特許文献 4：特開平 9- 283866号公報
特許文献 5：特開 2003— 36037号公報 発明の開示
発明が解決しょうとする課題
[0008] 本発明者は、特許文献 5に記載されている銀若しくは銀合金配線には、導電保護 層とそれに積層される陰極との間の接触抵抗を低下させる余地があることに着目した 。特定の導電保護層を用いることによりフラットパネルディスプレイの駆動に必要な電 圧を低下させることができ、ひ 、てはフラットパネルディスプレイの昇温および劣化を 防止することができると考えた。
[0009] カゝくして、本発明は、銀系材料を導電層に用い、それを導電保護層により被覆して 保護した配線付き基体形成用積層体であって、導電保護層とそれに積層される陰極 との間の接触抵抗が極めて低!ヽ配線付き基体形成用積層体を提供することを目的と する。
課題を解決するための手段
[0010] 本発明者は、特許文献 5に記載されて 、る技術にっ 、て鋭意研究した結果、特定 の導電保護層を用いることにより、導電保護層とそれに積層される陰極との間の接触 抵抗を低下させることができることを見出し、本発明を完成させた。
[0011] 即ち、本発明は、以下の（1)一（6)を提供する。
(1)基体と、前記基体上に形成された銀または銀合金を含む導体層と、前記導体層 上に該導体層を被覆するように形成された、インジウム亜鉛酸化物を含む導電保護 層とを有する、配線付き基体形成用積層体であって、
前記導電保護層が、スパッタガス中の酸ィ匕性ガスの含有量が 1. 5体積％以下の雰 囲気でのスパッタリングにより形成された導電保護層である、配線付き基体形成用積 層体。
[0012] (2)前記導体層が銀パラジウム合金を含む上記（1)に記載の配線付き基体形成用 積層体。
[0013] (3)前記基体と前記導体層との間に、インジウム亜鉛酸ィ匕物、銀酸化物、銀合金酸 化物、モリブデン合金、モリブデン合金酸化物、銅合金酸化物およびニッケル合金 酸ィ匕物からなる群力も選ばれる少なくとも 1種を含む密着層を有する、上記（1)また は（2)に記載の配線付き基体形成用積層体。 [0014] (4)上記（1)一 (3)の 、ずれかに記載の配線付き基体形成用積層体に平面状のパ ターニングが施された配線付き基体。
[0015] (5)基体上に、スパッタリングにより銀または銀合金を含む導体層を形成させる工程と 前記導体層上に、該導体層を被覆するように、酸化性ガスの含有量が 1. 5体積％ 以下の雰囲気でのスパッタリングによりインジウム亜鉛酸ィ匕物を含む導電保護層を形 成させて、配線付き基体形成用積層体を得る工程と
を具備する、配線付き基体形成用積層体の製造方法。
[0016] (6)上記（5)に記載の配線付き基体形成用積層体の製造方法により得られる配線 付き基体形成用積層体に、フォトリソグラフ法により平面状にパターユングを施して、 配線付き基体を得る、配線付き基体の製造方法。
発明の効果
[0017] 本発明によれば、銀系材料を含む導体層およびそれを被覆する導電保護層を用 いた場合において、導電保護層と陰極との間の接触抵抗が低くなる。これにより、フ ラットパネルディスプレイの駆動に必要な電圧を低下させることができ、ひ ヽてはフラ ットパネルディスプレイの昇温および劣化を防止することができる。
図面の簡単な説明
[0018] [図 1]本発明の積層体を平面状にパターユングして得られる本発明の配線付き基板 の例を示す平面図である。
[図 2]図 1中の Π-Π線に沿った断面図である。
[図 3]図 1中の ΠΙ-ΙΠ線に沿った断面図である。
[図 4]実施例における接触抵抗の測定サンプルの平面図である。
符号の説明
[0019] 1 ガラス基板
2 配線 (補助電極）
2a 導体層
2b 導電保護層
3 ITO陽極 4 有機質層
5 A1陰極
6 封止缶
10 測定サンプル
12、 12' 、 16、 16' 拡大部
14、 18 短冊状パターン
20 交差部分
発明を実施するための最良の形態
[0020] 以下に、本発明を詳細に説明する。
本発明の配線付き基体形成用積層体 (以下、単に「本発明の積層体」という。）は、 基体と、前記基体上に形成された銀または銀合金を含む導体層と、前記導体層上に 該導体層を被覆するように形成された、インジウム亜鉛酸化物を含む導電保護層とを 有する。
基体としては、透明または不透明のガラス基板、セラミック基板、プラスチック基板、 金属基板等が挙げられる。基体の形状は、通常、平板状であるが、曲面を有する板 状であってもよぐ異型状であってもよい。
基体側力 発光させる構造の有機 EL素子に用いる場合には、基体は透明である のが好ましぐ特に、ガラス基板が強度および耐熱性の点から好ましい。ガラス基板と しては、例えば、無色透明なソーダライムガラス基板、石英ガラス基板、ホウケィ酸ガ ラス基板、無アルカリガラス基板が挙げられる。有機 EL素子に用いる場合、ガラス基 板の厚さは、 0. 2- 1. 5mmであるの力 強度および透過率の点力も好ましい。
[0021] 上記基板上に形成される導体層は、銀または銀合金を含む。銀合金は、銀と他の 任意の物質の 1種以上との合金である。銀合金に用いられる他の物質としては、例え ば、パラジウム、銅、ルテニウム、金、マグネシウム、亜鉛、インジウム、酸化スズが挙 げられる。これらの混入率は、特に限定されないが、一般に、混入率が大きくなると導 体層の比抵抗が高くなるため、銀合金の全量に対して 10質量％以下であるのが好ま しい。
[0022] 中でも、導体層の材料として、ノラジウムを含有する銀合金を用いるのが好ま 、。 ノ ラジウムは、導体層の耐食性を向上させる効果や、導体層と隣接する基板等との 密着性を向上させる効果を奏する。ノ ラジウムを含有する銀合金としては、例えば、 銀パラジウム合金、銀パラジウム銅合金が挙げられる。中でも、銀パラジウム合金が、 銀パラジウム銅合金よりも、若干比抵抗に優れる点で好ましい。パラジウムを含有す る銀合金におけるパラジウムの含有率は、好ましくは 0. 5— 2原子％である。上記範 囲であると、耐食性および密着性が優れたものになり、かつ、比抵抗も低くなるため 好ましい。パラジウムの含有率は、 0. 7-1. 5原子％が特に好ましい。
具体的には、例えば、 99Ag-lPd (パラジウム 1原子％を含有する銀合金）、 98. 1 Ag-O. 9Pd-lCu (パラジウム 0. 9原子％および銅 1原子％を含有する銀合金）が 好適に挙げられる。
[0023] 導体層の厚さは、 250— 500nmであるのが好ましぐ該範囲であると、導電性が高 くなる。導体層の厚さは 250— 400nmであるのがより好ましい。また、後述する導電 保護層の厚さが 25nm以上である場合には、フォトリソグラフ法におけるエッチング処 理によってオーバーハングが生じな 、と!/、う利点もある。
[0024] 導体層は、その形成方法を特に限定されな 、。例えば、スパッタ法、蒸着法、 CVD 法を用いることができる。中でも、スパッタ法が好ましい。
スパッタ法を用いる場合、具体的には、以下のように行うのが好ましい。即ち、 Ag合 金ターゲットを直流マグネトロンスパッタ装置の力ソードに取り付け、更に、基体を基 体ホルダーに取り付ける。ついで、成膜室内を真空に排気した後、スパッタガスとして Arガスを導入する。スパッタ圧力は 0. 1— 2Paであるのが好ましい。また、背圧は 1 X 10— 6— 1 X 10— 2Paであるのが好ましい。基体温度は、 150— 250°Cであるのが好ま しい。成膜時に基体を加熱することにより、密着性が高くなり、かつ、比抵抗が小さく なる。
[0025] 上記導体層上に形成される導電保護層は、インジウム亜鉛酸化物 (IZO)を含む。
導電保護層は、導体層を被覆するように形成されるが、 IZOは耐酸化性に優れるた め、導電保護層により導体層が保護され、酸化されにくくなるので、 UV/O洗浄や
3 oプラズマ処理を行っても比抵抗が増大しなくなる。
2
また、 IZOは、導電性を有する。したがって、導体層だけでなぐ導電保護層も、補 助電極として機能する。
[0026] 導電保護層において、 IZO中の ZnOの含有量は、 In Oおよび ZnOの合計に対し
2 3
て、 5— 15質量％であるのが好ましい。
[0027] 本発明においては、導電保護層は、スパッタガス中の酸ィ匕性ガスの含有量が 1. 5 体積％以下の雰囲気でのスパッタリングにより形成される。
従来、スパッタ法により酸ィ匕物ターゲットを用いて酸ィ匕物膜を成膜する場合におい て、得られる酸ィ匕物膜の比抵抗を小さくするためには、酸素ガス等の酸化性ガスを含 有する雰囲気でスパッタリングを行うことが有効であるということが、当業者の技術常 識として知られている。したがって、得られる酸ィ匕物膜の比抵抗を小さくして透過率を 上昇させるため、酸ィ匕性ガスを含有する雰囲気でのスパッタリングにより酸ィ匕物膜の 形成を行うのが常識であった。
これに対し、本発明者は、比抵抗ではなく導電保護層と陰極との間の接触抵抗に 着目した。そして、本発明者は、驚くべきことに、上記技術常識に反して、スパッタリン グの雰囲気 (スパッタガス）における酸化性ガスの含有量を所定範囲以下とすると、得 られる IZOの比抵抗は酸ィ匕性ガスを含有する雰囲気を用いるのに比べて大きくなる ものの、導電保護層と陰極との間の接触抵抗が小さくなること、更に、全体として抵抗 力 、さくなることを見出し、これが極めて有用であることを見出して、本発明を完成さ せたのである。
[0028] 特許文献 1には、特定の IZOスパッタターゲットを用い、 Arガスまたは (Ar+ 1%0
2
)混合ガス雰囲気中で IZO膜を形成させる方法が記載されている。
し力しながら、特許文献 1に記載されているのは、 IZOに添加する金属として Snが 良好であり、 Snを添加しても成膜に影響がないことを示すために、 Arガスまたは Ar + 1%0混合ガス雰囲気中で成膜したにすぎず、なぜ Arガスまたは (Ar+ 1%0 )
2 2 混合ガス雰囲気を選択したかということについては、全く記載されていない。また、 Sn を添加することによるパターユング速度の点でも問題が生じる可能性がある。
[0029] 導電保護層を形成させる際のスパッタリングの雰囲気は、酸化性ガスの含有量が 1 . 5体積％以下であれば特に限定されない。酸化性ガスの含有量は、 1. 0体積％以 下であるのが好ましぐ 0. 5体積％以下であるのがより好ましぐ実質的にゼロである のが更に好ましい。
酸ィ匕性ガスとしては、例えば、酸素ガス、オゾンガス、炭酸ガス、これらの混合ガス（ 例えば、酸素とオゾンとの混合ガス）が挙げられる。
上記スパッタリングの雰囲気に含まれる酸ィ匕性ガス以外のガスとしては、不活性ガ スが挙げられる。不活性ガスとしては、例えば、ヘリウム、ネオン、アルゴン、クリプトン 、キセノンが挙げられる。中でも、経済性および放電のしゃすさの点から、アルゴンが 好ましい。これらは、単独でまたは 2種以上を混合して用いられる。
[0030] 導電保護層を形成させる際のスパッタリングのその他の条件は、特に限定されない iS izoのターゲットを用いて、導体層と同様のスパッタ圧力、背圧および基体温度 で成膜するのが好ましい。
[0031] 導電保護層の厚さは、 25nm以上であるのが好ましぐまた、 70nm以下であるのが 好ましぐ 50nm以下であるのがより好ましい。導電保護層の厚さが薄すぎると、 IZO はアルカリ溶解性がある程度高いため、パターユングに失敗した際のリワーク時等に 溶解して、保護機能を失うことがある。一方、導電保護層の厚さが厚すぎると、パター ユング性が低下する。また、 IZOのエッチング速度は遅いため（例えば、導体層に銀 ノラジウム合金を用いた場合、 IZOのエッチング速度はその約 1Z10)、製造効率が 低下する。
[0032] 本発明においては、上述した基体と導体層との間に、 IZO、銀酸化物、銀合金酸化 物、モリブデン合金、モリブデン合金酸化物、銅合金酸化物およびニッケル合金酸 化物からなる群力 選ばれる少なくとも 1種を含む密着層を有するのが好ましい態様 の一つである。密着層は、ニッケルとモリブデンの合金酸ィ匕物を含む層であることが 密着性の点で特に好まし 、。
本発明の積層体がこのような密着層を有すると、基体と導体層との間の密着性が向 上する。
[0033] 密着層の厚さは、 5— 40nmであるのが好ましい。密着層の厚さが薄すぎると、十分 な密着性が得られない。また、密着層の厚さが厚すぎると、製造効率が低下する。
[0034] 密着層は、酸化性ガスを含有する雰囲気でのスパッタリングにより形成されるのが 好ましい。酸ィ匕性ガスは、上述したものを用いることができる。 密着層を形成させる際のスパッタリングのその他の条件は、導体層と同様のスパッ タガス、スパッタ圧力、背圧および基体温度で成膜するのが好ましい。
[0035] 本発明の積層体は、上述した基体と導体層 (密着層がある場合は、密着層）との間 に、シリカ層を有していてもよい。シリカ層は、通常、シリカターゲットを用いて、スパッ タリングにより形成される。シリカ層は、基体がガラス基板の場合に、ガラス基板中の アルカリ成分が導体層に移動して導体層が劣化するのを防止する。膜厚は 5— 30η mであるのが好ましい。
[0036] 本発明の積層体は、上述した基体 (シリカ層がある場合は、シリカ層）と導体層 (密 着層がある場合は、密着層）との間に、 ITO層を有していてもよい。 ITO層は、透明 電極として用いることができる。
ITO層は、例えば、基体上に、エレクトロンビーム法、スパッタ法、イオンプレーティ ング法等を用いて成膜することにより形成される。中でも、 In Oと SnOとの総量に対
2 3 2
して、 SnO力 ¾
2 一 15質量％含有される ITOターゲットを用いて、スパッタリングにより 形成されるのが好ましい。スパッタリングの雰囲気は、 Oと Arとの混合ガスが好ましく
2
、この場合、 Oガス濃度は 0. 2— 2体積％であるのが好ましい。
2
ITO層は、膜厚が 50 300nmであるのが好ましぐまた、形成された膜の SnO含
2 有量が ITOターゲットの SnO含有量と同程度であるのが好ましい。
2
[0037] 本発明の積層体は、銀系材料を導電層に用い、それを導電保護層により被覆して 保護しており、かつ、導電保護層とそれに積層される陰極との間の接触抵抗が極め て低 、ので、フラットパネルディスプレイの駆動に必要な電圧を低下させることができ 、ひ 、てはフラットパネルディスプレイの昇温および劣化の防止を期待することができ る。
[0038] このようにして得られた本発明の積層体は、平面状にパターユングを施すことにより 、本発明の配線付き基体とされる。本発明の配線付き基体の製造方法は特に限定さ れないが、好ましくはフォトリソグラフ法でエッチング処理する方法が好ましい。以下、 具体的に説明する。
[0039] 本発明の積層体に対して、その最表面である導電保護層の上にフォトレジストを塗 布し、平面上に配線パターンを焼き付け、フォトレジストのパターンに従って、導体層 および導電保護層の不要部分をエッチング液で除去して配線付き基体が形成される 。エッチング液は、酸性水溶液であるのが好ましい。酸性水溶液としては、例えば、リ ン酸、硝酸、酢酸、硫酸、塩酸またはこれらの混合物、硝酸セリウムアンモ-ゥム、過 塩素酸またはこれらの混合物を用いることができる。中でも、リン酸、硝酸、酢酸、硫 酸および水の混合溶液またはリン酸、硝酸、酢酸および水の混合溶液が好ましい。
[0040] 本発明の積層体が、 ITO層を有する場合には、導体層および導電保護層と ITO層 とを一緒にエッチング液により除去してもよいが、導体層および導電保護層を先に除 去して、別に ITO層を除去してもよいし、また ITO層を先にパターユングしておいて、 導体層および導電保護層をスパッタリングしてから、配線部分以外の導体層および 導電保護層を除去してもよい。
[0041] つぎに、本発明の積層体を用いて、本発明の配線付き基体を形成して、有機 EL素 子ディスプレイを作製する好適例について、図を用いて説明する。ただし、本発明は これに限定されない。
[0042] 図 1は、本発明の積層体を平面状にパターユングして得られる本発明の配線付き 基板の例を示す平面図であり、図 2は、図 1中の II II線に沿った断面図であり、図 3 は、図 1中の III III線に沿った断面図である。
[0043] まず、ガラス基板 1上に ITO層を形成させる。 ITO層は、ガラス基板 1の全面に形成 させても、一部に形成させてもよい。その後、 ITO層をエッチングしてストライブ状の パターンとして ITO陽極 3を形成させる。つぎに、導体層となる銀パラジウム層をスパ ッタリングにより形成させる。更に、導電保護層となる IZO層を、銀パラジウム層の上 に、銀パラジウム層を被覆するように、酸化性ガスの含有量が 1. 5体積％以下の雰 囲気でのスパッタリングにより形成させ、本発明の積層体を得る。
[0044] 本発明の積層体の上に、更に、フォトレジストを塗布し、フォトレジストのパターンに 従って、銀パラジウム層および IZO層の不要部分をエッチングし、レジストをはく離さ せて、導体層 2aと導電保護層 2bとからなる配線 2を形成させる。その後、紫外線照射 洗浄を行い、積層体全体を、 UV/O洗浄または Oプラズマ処理する。紫外線照射
3 2
洗浄は、通常、紫外線ランプにより紫外線を照射し、有機物を除去する。
[0045] つぎに、正孔輸送層、発光層および電子輸送層を有する有機質層 4を、 ITO陽極 3 の上に形成する。力ソードセパレータ (隔壁)を設ける場合は、有機質層 4の真空蒸 着を行う前に、隔壁をフォトリソグラフにより形成させる。その後、力ソード背面電極で ある A1陰極 5を ITO陽極 3と直交するように、スパッタリングにより形成させる。更に、 図中、破線で囲まれた部分を榭脂で封止して封止缶 6として、有機 EL素子ディスプ レイを得る。
[0046] 本発明の配線付き基体は、本発明の積層体を用いて!/、るので、有機 EL素子ディス プレイ等のフラットパネルディスプレイの駆動に必要な電圧を低下させることができ、 ひいてはフラットパネルディスプレイの昇温および劣化の防止を期待することができる
実施例
[0047] 以下に、実施例を示して本発明を具体的に説明する。ただし、本発明はこれらに限 られるものではない。
1-1.配線付き基体形成用積層体等の作成
(例 1)
厚さ 0. 7mmのソーダライムガラス基板を洗浄した後、スパッタ装置に取り付け、前 記基板上に、シリカターゲットを用いて、高周波マグネトロンスパッタ法により、厚さ 20 nmのシリカ層を形成させ、シリカ層付き基板を得た。
つぎに、前記シリカ層付き基板上に、 ITOターゲット (In Oおよび SnOの合計に
2 3 2 対して SnOを 10質量％含有する。）を用いて、直流マグネトロンスパッタ法により、厚
2
さ約 160nmの ITO層を形成させ、 ITO層付き基板を得た。 ITO層の組成は、 ITOタ 一ゲットとほぼ同じであった。
更に、前記 ITO層付き基板上に、銀パラジウム合金ターゲット（99Ag-lPd (原子 %) )を用いて、直流マグネトロンスパッタ法により、 Arガス雰囲気で、厚さ約 300nm の 99Ag— lPd (原子％)合金層を導体層として形成させ、導体層付き基板を得た。ス ノ ッタリングの条件は、背圧 5 X 10— 4Pa、スパッタ圧力 0. 5Pa、成膜温度 (基板温度 ) 200°Cであった。
[0048] (例 2— 5)
例 1で得られた導体層付き基板上に、 IZOターゲット (In Oおよび ZnOの合計に
2 3 対して ZnOを 10. 7質量％含有する。）を用いて、直流マグネトロンスパッタ法により、 Arガス雰囲気で、第 1表に示される厚さの IZO層を導電保護層として形成させ、配線 付き基体形成用積層体を得た。スパッタリングの条件は、スパッタ圧力 0. 6Pa、成膜 温度 (基板温度） 200°Cであった。 IZO層の糸且成は、 IZOターゲットとほぼ同じであつ た。
[0049] 1-2.配線付き基体形成用積層体等の耐 UVZO性の評価
3
例 1で得られた導体層付き基板および例 2— 5で得られた配線付き基体形成用積 層体に対し、フォトリソグラフ法によりパターユングを行い、 50 m幅の配線を形成さ せ、配線付き基板を得た。フォトリソグラフ法におけるエッチング時間を第 1表に示す その後、耐 UVZO性を以下のようにして評価した。
3
耐 uvZo性は、配線付き基板を、滝沢産業社製の
3 υνΖο洗浄装置で 10分間
3
uv/o処理し、処理後の配線を顕微鏡で観察して評価した。具体的には、配線に
3
腐食が認められなかったものを〇、配線に腐食が認められたものを Xと評価した。ま た、配線付き基板を 3質量％水酸ィ匕ナトリウム水溶液に 10分間浸せきさせてアルカリ 処理した後、上記と同様の方法により耐 uvZo性を評価した。未処理およびアル力
3
リ処理後の耐 uvZo性を第 1表に示す。
3
[0050] [表 1]
Figure imgf000015_0001
第 1表から、導電保護層を有する場合 (例 2— 5)、耐 UVZO性に優れることが分
3
かる。特に、導電保護層の厚さが 30— 50nmである場合 (例 3— 5)は、アルカリ処理 後の耐 UVZO性にも優れていた。これは、導電保護層の厚さが 20nmである場合（
3 例 2)は、導電保護層に用いられた IZOが耐アルカリ性が高くないため、アルカリ処理 により導電保護層が溶解し導体層が一部露出したのに対し、導電保護層の厚さが 3 0— 50nmである場合 (例 3— 5)は、導体層の露出を防止するのに十分な厚さであつ た力もであると考えられる。
[0052] 2-1.配線付き基体形成用積層体の作成
(例 6— 8)
例 1で得られたシリカ層付き基板上に、銀パラジウム合金ターゲット（99Ag-lPd( 原子％) )を用いて、直流マグネトロンスパッタ法により、 Arガス雰囲気で、厚さ約 380 nmの 99Ag— lPd (原子％)合金層を導体層として形成させ、導体層付き基板を得た 。スパッタリングの条件は、背圧 5 X 10— 4Pa、スパッタ圧力 0. 5Pa、成膜温度 (基板 温度） 200°Cであった。
前記導体層付き基板上に、 IZOターゲット (In Oおよび ZnOの合計に対して ZnO
2 3
を 10. 7質量％含有する。）を用いて、直流マグネトロンスパッタ法により、厚さ約 30η mの IZO層を導電保護層として形成させ、配線付き基体形成用積層体を得た。スパ ッタリングの条件は、スパッタ圧力 0. 6Pa、成膜温度 (基板温度） 200°Cであった。ま た、スパッタガスとしては、 Arガス（例 6)、 Oガスを 1. 0体積0 /0含有する Arガス（例 7
2
)および Oガスを 2. 0体積％含有する Arガス（例 8)を用いた。 IZO層の組成は、 IZ
2
oターゲットとほぼ同じであった。
[0053] 2-2.配線付き基体形成用積層体の陰極との間の接触抵抗の評価
図 4に示される測定サンプル 10を作成した。まず、例 6— 8で得られた配線付き基 体形成用積層体に対し、両端に 2mmの拡大部 12および 12' を有する 100 μ m幅 の短冊状パターン 14を形成するように、ウエットエッチングを行って不要部分の導体 層および導電保護層を溶解させた。つぎに、上記短冊状パターンに直交する、両端 に 2mmの拡大部 16および 16' を有する 100 μ m幅の短冊状パターン 18力もなる A 1層を形成するように、フォトリソグラフ法により形成させたレジストをマスクとするリフト オフ法を用いて、真空蒸着法により形成させた。ここで、二つの短冊状パターン 14お よび 18が交差した交差部分 20には、シリカ層付き基板上に、導体層、導電保護層お よび A1層が積層されて ヽた。 [0054] 上記で得られた測定サンプルにおいて、拡大部 12および 16に電極を接続して電 流を流す一方で、拡大部 12^ および 16' に電極を接続してその間の電圧を測定す ることにより、測定サンプルの交差部分 20における導電保護層と A1層との間の 100 μ m四方あたりの接触抵抗を測定した。
また、ウエットエッチングの後に 300°Cで 60分間熱処理を施した以外は上記と同様 の方法により得られた測定サンプルについても、上記と同様の方法により、導電保護 層と A1層との間の接触抵抗を測定した。
結果を第 2表に示す。
[0055] [表 2]
Figure imgf000017_0001
[0056] 第 2表から、導電保護層を形成させたスパッタリングに用いたスパッタガスにおける 酸化性ガスの含有量が 0. 0体積％および 1. 0体積％の場合 (例 6および 7)には、未 処理時および熱処理後のいずれにおいても、接触抵抗が小さいことが分かる。これ に対し、スパッタガスにおける酸ィ匕性ガスの含有量が 2. 0体積％の場合 (例 8)は、未 処理時および熱処理後のいずれにおいても、接触抵抗が大きかった。なお、熱処理 前後での接触抵抗の上昇が 20 Ω Z口以下、特に 10 Ω Z口以下であるのが実用上 好ましい。また、接触抵抗は、熱処理後は 30 ΩΖ口以下、特に 20 ΩΖ口以下である のが実用上好ましい。
[0057] 3.配線付き基体形成用積層体の密着性の評価
例 3で得られた配線付き基体形成用積層体について、荷重変動型引つ搔き試験機 (トライギア HHS2000、新東科学社製、針曲率 0. 2 m)を用いて、荷重を増加させ つつ引つ搔き試験を行い、導体層および導電保護層がはく離した荷重を測定した。 測定は 5回行い、平均値を算出した。
結果を第 3表に示す。なお、導体層の密着性は、上記引つ搔き試験においてはく 離した荷重が 50gf以上であるときに、実用上問題な！/、レベルであると言える。
[0058] [表 3] 第 3 表
Figure imgf000018_0001
[0059] 第 3表から、本発明の積層体は、実用上問題ないレベルの密着性を有することが分 か 。

Claims

請求の範囲
[1] 基体と、前記基体上に形成された銀または銀合金を含む導体層と、前記導体層上 に該導体層を被覆するように形成された、インジウム亜鉛酸化物を含む導電保護層 とを有する、配線付き基体形成用積層体であって、
前記導電保護層が、スパッタガス中の酸ィ匕性ガスの含有量が 1. 5体積％以下の雰 囲気でのスパッタリングにより形成された導電保護層である、配線付き基体形成用積 層体。
[2] 前記導体層が銀パラジウム合金を含む請求項 1に記載の配線付き基体形成用積 層体。
[3] 前記基体と前記導体層との間に、インジウム亜鉛酸化物、銀酸化物、銀合金酸ィ匕 物、モリブデン酸化物、モリブデン合金酸化物、銅合金酸化物およびニッケル合金 酸化物からなる群から選ばれる少なくとも 1種を含む密着層を有する、請求項 1また は 2に記載の配線付き基体形成用積層体。
[4] 請求項 1一 3のいずれかに記載の配線付き基体形成用積層体に平面状のパター ニングが施された配線付き基体。
[5] 請求項 4に記載の配線付き基体を用いた有機 EL素子ディスプレイ。
[6] 基体上に、スパッタリングにより銀または銀合金を含む導体層を形成させる工程と、 前記導体層上に、該導体層を被覆するように、酸化性ガスの含有量が 1. 5体積％ 以下の雰囲気でのスパッタリングによりインジウム亜鉛酸ィ匕物を含む導電保護層を形 成させて、配線付き基体形成用積層体を得る工程と
を具備する、配線付き基体形成用積層体の製造方法。
[7] 請求項 6に記載の配線付き基体形成用積層体の製造方法により得られる配線付き 基体形成用積層体に、フォトリソグラフ法により平面状にパターユングを施して、配線 付き基体を得る、配線付き基体の製造方法。
PCT/JP2004/014193 2003-09-30 2004-09-28 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法 WO2005031681A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP04788260A EP1669964A4 (en) 2003-09-30 2004-09-28 MULTILAYER BODY FOR FORMING A BASE WITH WIRING, BASE WITH WIRING AND METHOD OF MANUFACTURING THEREOF
JP2005514238A JPWO2005031681A1 (ja) 2003-09-30 2004-09-28 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法
US11/392,731 US20060172127A1 (en) 2003-09-30 2006-03-30 Laminate for forming a substrate with wires, substrate with wires and methods for producing them
US12/392,118 US20090218215A1 (en) 2003-09-30 2009-02-25 Laminate for forming a substrate with wires, substrate with wires and methods for producing them

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-340283 2003-09-30
JP2003340283 2003-09-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/392,731 Continuation US20060172127A1 (en) 2003-09-30 2006-03-30 Laminate for forming a substrate with wires, substrate with wires and methods for producing them

Publications (1)

Publication Number Publication Date
WO2005031681A1 true WO2005031681A1 (ja) 2005-04-07

Family

ID=34386198

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/014193 WO2005031681A1 (ja) 2003-09-30 2004-09-28 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法

Country Status (7)

Country Link
US (2) US20060172127A1 (ja)
EP (1) EP1669964A4 (ja)
JP (1) JPWO2005031681A1 (ja)
KR (1) KR20060108609A (ja)
CN (1) CN100452112C (ja)
TW (1) TW200520058A (ja)
WO (1) WO2005031681A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP2015164030A (ja) * 2014-01-31 2015-09-10 住友金属鉱山株式会社 導電性基板、積層導電性基板、導電性基板の製造方法、及び積層導電性基板の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283866A (ja) * 1996-04-10 1997-10-31 Nippon Sheet Glass Co Ltd 透明導電膜付き基板
JPH09304787A (ja) * 1996-05-14 1997-11-28 Toppan Printing Co Ltd 表示装置用電極基板
JPH1167459A (ja) * 1997-08-12 1999-03-09 Tdk Corp 有機ｅｌ素子およびその製造方法
WO2000068456A1 (fr) * 1999-05-10 2000-11-16 Japan Energy Corporation Cible de pulverisation cathodique et procede de production de celle-ci
JP2002328629A (ja) * 2001-04-13 2002-11-15 Samsung Electronics Co Ltd 配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法
JP2003036037A (ja) * 2001-07-23 2003-02-07 Pioneer Electronic Corp 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板
JP2003055721A (ja) * 2001-08-09 2003-02-26 Ulvac Japan Ltd Ａｇ合金薄膜電極、有機ＥＬ素子及びスパッタリング用ターゲット
JP2003170524A (ja) * 2001-12-10 2003-06-17 Ulvac Japan Ltd Ａｇ系膜を有する積層体及びＡｇ系膜の成膜方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366017B1 (en) * 1999-07-14 2002-04-02 Agilent Technologies, Inc/ Organic light emitting diodes with distributed bragg reflector
KR100443277B1 (ko) * 2000-02-07 2004-08-04 티디케이가부시기가이샤 복합기판, 이를 사용한 박막발광소자 및 그 제조방법
US7465424B2 (en) * 2001-03-16 2008-12-16 Ishifuku Metal Industry Co., Ltd. Sputtering target material
JP2002343562A (ja) * 2001-05-11 2002-11-29 Pioneer Electronic Corp 発光ディスプレイ装置及びその製造方法
JP2002343580A (ja) * 2001-05-11 2002-11-29 Pioneer Electronic Corp 発光ディスプレイ装置及びその製造方法
KR20030064604A (ko) * 2002-01-16 2003-08-02 미쓰이 가가쿠 가부시키가이샤 투명 도전성 필름과 그 제조방법 및 그것을 사용한일렉트로루미네센스 발광소자
KR100961418B1 (ko) * 2002-10-17 2010-06-09 아사히 가라스 가부시키가이샤 적층체, 배선이 부착되어 있는 기체, 유기 ｅｌ 표시소자, 유기 ｅｌ 표시 소자의 접속 단자 및 이들의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283866A (ja) * 1996-04-10 1997-10-31 Nippon Sheet Glass Co Ltd 透明導電膜付き基板
JPH09304787A (ja) * 1996-05-14 1997-11-28 Toppan Printing Co Ltd 表示装置用電極基板
JPH1167459A (ja) * 1997-08-12 1999-03-09 Tdk Corp 有機ｅｌ素子およびその製造方法
WO2000068456A1 (fr) * 1999-05-10 2000-11-16 Japan Energy Corporation Cible de pulverisation cathodique et procede de production de celle-ci
JP2002328629A (ja) * 2001-04-13 2002-11-15 Samsung Electronics Co Ltd 配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法
JP2003036037A (ja) * 2001-07-23 2003-02-07 Pioneer Electronic Corp 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板
JP2003055721A (ja) * 2001-08-09 2003-02-26 Ulvac Japan Ltd Ａｇ合金薄膜電極、有機ＥＬ素子及びスパッタリング用ターゲット
JP2003170524A (ja) * 2001-12-10 2003-06-17 Ulvac Japan Ltd Ａｇ系膜を有する積層体及びＡｇ系膜の成膜方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1669964A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP2015164030A (ja) * 2014-01-31 2015-09-10 住友金属鉱山株式会社 導電性基板、積層導電性基板、導電性基板の製造方法、及び積層導電性基板の製造方法
US10168842B2 (en) 2014-01-31 2019-01-01 Sumitomo Metal Mining Co., Ltd. Conductive substrate, conductive substrate laminate, method for producing conductive substrate, and method for producing conductive substrate laminate

Also Published As

Publication number Publication date
EP1669964A1 (en) 2006-06-14
EP1669964A4 (en) 2007-09-26
KR20060108609A (ko) 2006-10-18
CN100452112C (zh) 2009-01-14
US20090218215A1 (en) 2009-09-03
CN1860510A (zh) 2006-11-08
TW200520058A (en) 2005-06-16
US20060172127A1 (en) 2006-08-03
JPWO2005031681A1 (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
US7169461B2 (en) Laminate, a substrate with wires, an organic EL display element, a connection terminal for the organic EL display element and a method for producing each
JPH1170610A (ja) 透明導電膜、および透明電極の形成方法
JP3649238B2 (ja) 積層体、配線付き基体、有機ｅｌ表示素子、有機ｅｌ表示素子の接続端子及びそれらの製造方法
KR101005454B1 (ko) 보조 배선이 형성된 전극 기체의 제조 방법
WO1998004406A1 (fr) Pellicule conductrice transparente et procede pour former une electrode transparente
WO2003086022A1 (fr) Element d'affichage electroluminescent organique, afficheur et procede de fabrication correspondant
WO2007029756A1 (ja) 補助配線付き基体およびその製造方法
WO2004070812A1 (ja) 半透過半反射型電極基板の製造方法、及び反射型電極基板並びにその製造方法、及びその反射型電極基板の製造方法に用いるエッチング組成物
JP2003297584A (ja) 配線付き基体形成用積層体、配線付き基体およびその形成方法
WO2005031681A1 (ja) 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法
KR100994093B1 (ko) 배선 부착 기판 형성용 적층체, 배선 부착 기판 및 그 형성방법
JP4551592B2 (ja) 配線付き基体
JP2004333882A (ja) 反射型電極基板及びその製造方法
JP2005289046A (ja) 配線付き基体形成用の積層体、配線付き基体およびその形成方法
JP2004294630A (ja) 反射型電極基板及びその製造方法、並びにその製造方法に用いるエッチング組成物
JP2005308773A (ja) 配線付き基体形成用の積層体、配線付き基体およびその形成方法
JP2006269224A (ja) 有機発光素子及びその製造方法
JP2005308774A (ja) 配線付き基板形成用の積層体、配線付き基板およびその形成方法
JP2006040589A (ja) 積層体、有機ｅｌ表示素子、及び、有機ｅｌ表示素子の製造方法
JP2005305714A (ja) 配線付き基体形成用積層体とその形成方法および配線付き基体
JP2004335391A (ja) 配線付き基体形成用積層体、配線付き基体およびその形成方法
JP2005310810A (ja) 配線付き基板形成用の積層体、配線付き基板およびその形成方法
WO2013047245A1 (ja) 電極付き基板
KR20050017342A (ko) 플라즈마 디스플레이 패널의 전극 형성방법
JP2009088050A (ja) 薄膜配線層及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480027970.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005514238

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004788260

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067006157

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11392731

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004788260

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11392731

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020067006157

Country of ref document: KR