JPWO2005031681A1 - 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法 - Google Patents

配線付き基体形成用積層体、配線付き基体およびそれらの製造方法 Download PDF

Info

Publication number
JPWO2005031681A1
JPWO2005031681A1 JP2005514238A JP2005514238A JPWO2005031681A1 JP WO2005031681 A1 JPWO2005031681 A1 JP WO2005031681A1 JP 2005514238 A JP2005514238 A JP 2005514238A JP 2005514238 A JP2005514238 A JP 2005514238A JP WO2005031681 A1 JPWO2005031681 A1 JP WO2005031681A1
Authority
JP
Japan
Prior art keywords
substrate
wiring
layer
laminate
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005514238A
Other languages
English (en)
Inventor
永山 健一
健一 永山
邦彦 白幡
邦彦 白幡
隆行 北島
隆行 北島
昌紀 駒田
昌紀 駒田
裕介 中島
裕介 中島
武彦 蛭間
武彦 蛭間
仁 齊木
仁 齊木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Pioneer Corp
Pioneer Corp
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Tohoku Pioneer Corp
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd, Tohoku Pioneer Corp, Pioneer Corp filed Critical Asahi Glass Co Ltd
Publication of JPWO2005031681A1 publication Critical patent/JPWO2005031681A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/179Interconnections, e.g. wiring lines or terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

銀系材料を導電層に用い、それを導電保護層により被覆して保護した配線付き基体形成用積層体であって、導電保護層とそれに積層される陰極との間の接触抵抗が極めて低い配線付き基体形成用積層体の提供。 基体と、前記基体上に形成された銀または銀合金を含む導体層と、前記導体層上に該導体層を被覆するように形成された、インジウム亜鉛酸化物を含む導電保護層とを有する、配線付き基体形成用積層体であって、前記導電保護層が、スパッタガス中の酸化性ガスの含有量が1.5体積%以下の雰囲気でのスパッタリングにより形成された導電保護層である、配線付き基体形成用積層体。

Description

本発明は、有機エレクトロルミネセンス(有機EL)素子ディスプレイ等のフラットパネルディスプレイ用電極配線として用いられる配線付き基体およびその製造方法ならびにそれに用いられる配線付き基体形成用積層体およびその製造方法に関する。なお、配線付き基体形成用積層体とは、配線付き基体を形成するための積層体を意味する。
フラットパネルディスプレイは、近年の高度情報化に伴って、ますます需要が高まってきている。近年、特に、自己発光型で低電圧駆動が可能な有機EL素子ディスプレイが次世代のディスプレイとして注目されている。有機EL素子は、基本的には、スズドープ酸化インジウム(ITO)の透明電極(陽極)と金属電極(陰極)との間に、陽極側から正孔輸送層、発光層、電子輸送層等の有機質層が形成された構造をしている。
この有機EL素子に関連する技術として、特定のIZO(InおよびZnの酸化物)スパッタターゲットを用い、Arガスまたは(Ar+1%O)混合ガス雰囲気中でIZO膜を形成させる方法が記載されている(特許文献1参照。)。
また、基体と、Ag系材料でなるAg系膜との間に、前記Ag系材料の酸化膜が介在されていることを特徴とするAg系膜を有する積層体が記載されており、Ag系膜の成膜を基板を加熱してArガスとOガスとの混合ガス中でのスパッタリングにより行うことが記載されている(特許文献2参照。)。
また、特定のAg合金薄膜の表面に、更に金属酸化物や導電性の良い金属、ぬれ性改善コーティングの密着層を設けたことを特徴とするAg合金薄膜電極が記載されている(特許文献3参照。)。
また、特許文献4には、透明電極の一方の主表面上に透明導電膜が被覆された透明導電膜付き基板において、前記透明導電膜は、基板側から第1の反射防止層、金属層、第2の反射防止層を順次積層してなり、前記金属層がパラジウムを重量%で0.2以上3.0未満含有する銀が主成分の層である表示素子用透明導電膜付き基板が記載されている。パラジウム含有量が0.2重量%より少ないと銀層の耐水性の向上作用が著しく弱くなり、3.0重量%以上になると、銀層の比抵抗が10μΩcmを大きく越えてしまうことが記載されている(特許文献4参照。)。
ところで、近年の有機EL素子のカラー化や高精細化には、ITO層のさらなる低抵抗化が必要であるが、ITO層の低抵抗化は既に限界に近づいている。そこで、アルミニウム、アルミニウム合金等の低抵抗金属を配線し、ITO層からなる電極と組み合わせることにより、実質的に素子回路の低抵抗化を実現していることが多い。
しかし、アルミニウム、アルミニウム合金等のアルミニウム系材料を用いた場合、比抵抗を約4μΩ・cm程度より低くすることは困難であった。また、ITOと電気化学反応を起こしやすいという問題もあった。
上記問題を解決すべく、アルミニウム系材料よりも更に低抵抗である銀系材料を用いることが提案されている(特許文献5参照。)。具体的には、特許文献5には、銀若しくは銀合金導電層と前記銀若しくは銀合金導電層を被覆しかつ積層された導電性を有する導電保護層からなることを特徴とする銀若しくは銀合金配線が記載されている。
有機EL素子の製造工程においては、紫外線−オゾン(UV/O)洗浄や酸素(O)プラズマ処理が素子の発光効率を向上させるために行われるが、従来、銀系材料は耐酸化性が低いため、UV/O洗浄やOプラズマ処理により酸化され、比抵抗が著しく上昇するため、用いることができなかった。
これに対し、特許文献5に記載されている銀若しくは銀合金配線は、銀系材料を導電層に用い、それを導電保護層により被覆して保護することにより、実用化が困難であった銀系材料の実用化を達成したものである。
国際公開第00/68456号パンフレット 特開2003−170524号公報 特開2003−55721号公報 特開平9−283866号公報 特開2003−36037号公報
本発明者は、特許文献5に記載されている銀若しくは銀合金配線には、導電保護層とそれに積層される陰極との間の接触抵抗を低下させる余地があることに着目した。特定の導電保護層を用いることによりフラットパネルディスプレイの駆動に必要な電圧を低下させることができ、ひいてはフラットパネルディスプレイの昇温および劣化を防止することができると考えた。
かくして、本発明は、銀系材料を導電層に用い、それを導電保護層により被覆して保護した配線付き基体形成用積層体であって、導電保護層とそれに積層される陰極との間の接触抵抗が極めて低い配線付き基体形成用積層体を提供することを目的とする。
本発明者は、特許文献5に記載されている技術について鋭意研究した結果、特定の導電保護層を用いることにより、導電保護層とそれに積層される陰極との間の接触抵抗を低下させることができることを見出し、本発明を完成させた。
即ち、本発明は、以下の(1)〜(6)を提供する。
(1)基体と、前記基体上に形成された銀または銀合金を含む導体層と、前記導体層上に該導体層を被覆するように形成された、インジウム亜鉛酸化物を含む導電保護層とを有する、配線付き基体形成用積層体であって、
前記導電保護層が、スパッタガス中の酸化性ガスの含有量が1.5体積%以下の雰囲気でのスパッタリングにより形成された導電保護層である、配線付き基体形成用積層体。
(2)前記導体層が銀パラジウム合金を含む上記(1)に記載の配線付き基体形成用積層体。
(3)前記基体と前記導体層との間に、インジウム亜鉛酸化物、銀酸化物、銀合金酸化物、モリブデン合金、モリブデン合金酸化物、銅合金酸化物およびニッケル合金酸化物からなる群から選ばれる少なくとも1種を含む密着層を有する、上記(1)または(2)に記載の配線付き基体形成用積層体。
(4)上記(1)〜(3)のいずれかに記載の配線付き基体形成用積層体に平面状のパターニングが施された配線付き基体。
(5)基体上に、スパッタリングにより銀または銀合金を含む導体層を形成させる工程と、
前記導体層上に、該導体層を被覆するように、酸化性ガスの含有量が1.5体積%以下の雰囲気でのスパッタリングによりインジウム亜鉛酸化物を含む導電保護層を形成させて、配線付き基体形成用積層体を得る工程と
を具備する、配線付き基体形成用積層体の製造方法。
(6)上記(5)に記載の配線付き基体形成用積層体の製造方法により得られる配線付き基体形成用積層体に、フォトリソグラフ法により平面状にパターニングを施して、配線付き基体を得る、配線付き基体の製造方法。
本発明によれば、銀系材料を含む導体層およびそれを被覆する導電保護層を用いた場合において、導電保護層と陰極との間の接触抵抗が低くなる。これにより、フラットパネルディスプレイの駆動に必要な電圧を低下させることができ、ひいてはフラットパネルディスプレイの昇温および劣化を防止することができる。
本発明の積層体を平面状にパターニングして得られる本発明の配線付き基板の例を示す平面図である。 図1中のII−II線に沿った断面図である。 図1中のIII−III線に沿った断面図である。 実施例における接触抵抗の測定サンプルの平面図である。
符号の説明
1 ガラス基板
2 配線(補助電極)
2a 導体層
2b 導電保護層
3 ITO陽極
4 有機質層
5 Al陰極
6 封止缶
10 測定サンプル
12、12′、16、16′ 拡大部
14、18 短冊状パターン
20 交差部分
以下に、本発明を詳細に説明する。
本発明の配線付き基体形成用積層体(以下、単に「本発明の積層体」という。)は、基体と、前記基体上に形成された銀または銀合金を含む導体層と、前記導体層上に該導体層を被覆するように形成された、インジウム亜鉛酸化物を含む導電保護層とを有する。
基体としては、透明または不透明のガラス基板、セラミック基板、プラスチック基板、金属基板等が挙げられる。基体の形状は、通常、平板状であるが、曲面を有する板状であってもよく、異型状であってもよい。
基体側から発光させる構造の有機EL素子に用いる場合には、基体は透明であるのが好ましく、特に、ガラス基板が強度および耐熱性の点から好ましい。ガラス基板としては、例えば、無色透明なソーダライムガラス基板、石英ガラス基板、ホウケイ酸ガラス基板、無アルカリガラス基板が挙げられる。有機EL素子に用いる場合、ガラス基板の厚さは、0.2〜1.5mmであるのが、強度および透過率の点から好ましい。
上記基板上に形成される導体層は、銀または銀合金を含む。銀合金は、銀と他の任意の物質の1種以上との合金である。銀合金に用いられる他の物質としては、例えば、パラジウム、銅、ルテニウム、金、マグネシウム、亜鉛、インジウム、酸化スズが挙げられる。これらの混入率は、特に限定されないが、一般に、混入率が大きくなると導体層の比抵抗が高くなるため、銀合金の全量に対して10質量%以下であるのが好ましい。
中でも、導体層の材料として、パラジウムを含有する銀合金を用いるのが好ましい。パラジウムは、導体層の耐食性を向上させる効果や、導体層と隣接する基板等との密着性を向上させる効果を奏する。パラジウムを含有する銀合金としては、例えば、銀パラジウム合金、銀パラジウム銅合金が挙げられる。中でも、銀パラジウム合金が、銀パラジウム銅合金よりも、若干比抵抗に優れる点で好ましい。パラジウムを含有する銀合金におけるパラジウムの含有率は、好ましくは0.5〜2原子%である。上記範囲であると、耐食性および密着性が優れたものになり、かつ、比抵抗も低くなるため好ましい。パラジウムの含有率は、0.7〜1.5原子%が特に好ましい。
具体的には、例えば、99Ag−1Pd(パラジウム1原子%を含有する銀合金)、98.1Ag−0.9Pd−1Cu(パラジウム0.9原子%および銅1原子%を含有する銀合金)が好適に挙げられる。
導体層の厚さは、250〜500nmであるのが好ましく、該範囲であると、導電性が高くなる。導体層の厚さは250〜400nmであるのがより好ましい。また、後述する導電保護層の厚さが25nm以上である場合には、フォトリソグラフ法におけるエッチング処理によってオーバーハングが生じないという利点もある。
導体層は、その形成方法を特に限定されない。例えば、スパッタ法、蒸着法、CVD法を用いることができる。中でも、スパッタ法が好ましい。
スパッタ法を用いる場合、具体的には、以下のように行うのが好ましい。即ち、Ag合金ターゲットを直流マグネトロンスパッタ装置のカソードに取り付け、更に、基体を基体ホルダーに取り付ける。ついで、成膜室内を真空に排気した後、スパッタガスとしてArガスを導入する。スパッタ圧力は0.1〜2Paであるのが好ましい。また、背圧は1×10−6〜1×10−2Paであるのが好ましい。基体温度は、150〜250℃であるのが好ましい。成膜時に基体を加熱することにより、密着性が高くなり、かつ、比抵抗が小さくなる。
上記導体層上に形成される導電保護層は、インジウム亜鉛酸化物(IZO)を含む。導電保護層は、導体層を被覆するように形成されるが、IZOは耐酸化性に優れるため、導電保護層により導体層が保護され、酸化されにくくなるので、UV/O洗浄やOプラズマ処理を行っても比抵抗が増大しなくなる。
また、IZOは、導電性を有する。したがって、導体層だけでなく、導電保護層も、補助電極として機能する。
導電保護層において、IZO中のZnOの含有量は、InおよびZnOの合計に対して、5〜15質量%であるのが好ましい。
本発明においては、導電保護層は、スパッタガス中の酸化性ガスの含有量が1.5体積%以下の雰囲気でのスパッタリングにより形成される。
従来、スパッタ法により酸化物ターゲットを用いて酸化物膜を成膜する場合において、得られる酸化物膜の比抵抗を小さくするためには、酸素ガス等の酸化性ガスを含有する雰囲気でスパッタリングを行うことが有効であるということが、当業者の技術常識として知られている。したがって、得られる酸化物膜の比抵抗を小さくして透過率を上昇させるため、酸化性ガスを含有する雰囲気でのスパッタリングにより酸化物膜の形成を行うのが常識であった。
これに対し、本発明者は、比抵抗ではなく導電保護層と陰極との間の接触抵抗に着目した。そして、本発明者は、驚くべきことに、上記技術常識に反して、スパッタリングの雰囲気(スパッタガス)における酸化性ガスの含有量を所定範囲以下とすると、得られるIZOの比抵抗は酸化性ガスを含有する雰囲気を用いるのに比べて大きくなるものの、導電保護層と陰極との間の接触抵抗が小さくなること、更に、全体として抵抗が小さくなることを見出し、これが極めて有用であることを見出して、本発明を完成させたのである。
特許文献1には、特定のIZOスパッタターゲットを用い、Arガスまたは(Ar+1%O)混合ガス雰囲気中でIZO膜を形成させる方法が記載されている。
しかしながら、特許文献1に記載されているのは、IZOに添加する金属としてSnが良好であり、Snを添加しても成膜に影響がないことを示すために、ArガスまたはAr+1%O混合ガス雰囲気中で成膜したにすぎず、なぜArガスまたは(Ar+1%O)混合ガス雰囲気を選択したかということについては、全く記載されていない。また、Snを添加することによるパターニング速度の点でも問題が生じる可能性がある。
導電保護層を形成させる際のスパッタリングの雰囲気は、酸化性ガスの含有量が1.5体積%以下であれば特に限定されない。酸化性ガスの含有量は、1.0体積%以下であるのが好ましく、0.5体積%以下であるのがより好ましく、実質的にゼロであるのが更に好ましい。
酸化性ガスとしては、例えば、酸素ガス、オゾンガス、炭酸ガス、これらの混合ガス(例えば、酸素とオゾンとの混合ガス)が挙げられる。
上記スパッタリングの雰囲気に含まれる酸化性ガス以外のガスとしては、不活性ガスが挙げられる。不活性ガスとしては、例えば、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。中でも、経済性および放電のしやすさの点から、アルゴンが好ましい。これらは、単独でまたは2種以上を混合して用いられる。
導電保護層を形成させる際のスパッタリングのその他の条件は、特に限定されないが、IZOのターゲットを用いて、導体層と同様のスパッタ圧力、背圧および基体温度で成膜するのが好ましい。
導電保護層の厚さは、25nm以上であるのが好ましく、また、70nm以下であるのが好ましく、50nm以下であるのがより好ましい。導電保護層の厚さが薄すぎると、IZOはアルカリ溶解性がある程度高いため、パターニングに失敗した際のリワーク時等に溶解して、保護機能を失うことがある。一方、導電保護層の厚さが厚すぎると、パターニング性が低下する。また、IZOのエッチング速度は遅いため(例えば、導体層に銀パラジウム合金を用いた場合、IZOのエッチング速度はその約1/10)、製造効率が低下する。
本発明においては、上述した基体と導体層との間に、IZO、銀酸化物、銀合金酸化物、モリブデン合金、モリブデン合金酸化物、銅合金酸化物およびニッケル合金酸化物からなる群から選ばれる少なくとも1種を含む密着層を有するのが好ましい態様の一つである。密着層は、ニッケルとモリブデンの合金酸化物を含む層であることが密着性の点で特に好ましい。
本発明の積層体がこのような密着層を有すると、基体と導体層との間の密着性が向上する。
密着層の厚さは、5〜40nmであるのが好ましい。密着層の厚さが薄すぎると、十分な密着性が得られない。また、密着層の厚さが厚すぎると、製造効率が低下する。
密着層は、酸化性ガスを含有する雰囲気でのスパッタリングにより形成されるのが好ましい。酸化性ガスは、上述したものを用いることができる。
密着層を形成させる際のスパッタリングのその他の条件は、導体層と同様のスパッタガス、スパッタ圧力、背圧および基体温度で成膜するのが好ましい。
本発明の積層体は、上述した基体と導体層(密着層がある場合は、密着層)との間に、シリカ層を有していてもよい。シリカ層は、通常、シリカターゲットを用いて、スパッタリングにより形成される。シリカ層は、基体がガラス基板の場合に、ガラス基板中のアルカリ成分が導体層に移動して導体層が劣化するのを防止する。膜厚は5〜30nmであるのが好ましい。
本発明の積層体は、上述した基体(シリカ層がある場合は、シリカ層)と導体層(密着層がある場合は、密着層)との間に、ITO層を有していてもよい。ITO層は、透明電極として用いることができる。
ITO層は、例えば、基体上に、エレクトロンビーム法、スパッタ法、イオンプレーティング法等を用いて成膜することにより形成される。中でも、InとSnOとの総量に対して、SnOが3〜15質量%含有されるITOターゲットを用いて、スパッタリングにより形成されるのが好ましい。スパッタリングの雰囲気は、OとArとの混合ガスが好ましく、この場合、Oガス濃度は0.2〜2体積%であるのが好ましい。
ITO層は、膜厚が50〜300nmであるのが好ましく、また、形成された膜のSnO含有量がITOターゲットのSnO含有量と同程度であるのが好ましい。
本発明の積層体は、銀系材料を導電層に用い、それを導電保護層により被覆して保護しており、かつ、導電保護層とそれに積層される陰極との間の接触抵抗が極めて低いので、フラットパネルディスプレイの駆動に必要な電圧を低下させることができ、ひいてはフラットパネルディスプレイの昇温および劣化の防止を期待することができる。
このようにして得られた本発明の積層体は、平面状にパターニングを施すことにより、本発明の配線付き基体とされる。本発明の配線付き基体の製造方法は特に限定されないが、好ましくはフォトリソグラフ法でエッチング処理する方法が好ましい。以下、具体的に説明する。
本発明の積層体に対して、その最表面である導電保護層の上にフォトレジストを塗布し、平面上に配線パターンを焼き付け、フォトレジストのパターンに従って、導体層および導電保護層の不要部分をエッチング液で除去して配線付き基体が形成される。エッチング液は、酸性水溶液であるのが好ましい。酸性水溶液としては、例えば、リン酸、硝酸、酢酸、硫酸、塩酸またはこれらの混合物、硝酸セリウムアンモニウム、過塩素酸またはこれらの混合物を用いることができる。中でも、リン酸、硝酸、酢酸、硫酸および水の混合溶液またはリン酸、硝酸、酢酸および水の混合溶液が好ましい。
本発明の積層体が、ITO層を有する場合には、導体層および導電保護層とITO層とを一緒にエッチング液により除去してもよいが、導体層および導電保護層を先に除去して、別にITO層を除去してもよいし、またITO層を先にパターニングしておいて、導体層および導電保護層をスパッタリングしてから、配線部分以外の導体層および導電保護層を除去してもよい。
つぎに、本発明の積層体を用いて、本発明の配線付き基体を形成して、有機EL素子ディスプレイを作製する好適例について、図を用いて説明する。ただし、本発明はこれに限定されない。
図1は、本発明の積層体を平面状にパターニングして得られる本発明の配線付き基板の例を示す平面図であり、図2は、図1中のII−II線に沿った断面図であり、図3は、図1中のIII−III線に沿った断面図である。
まず、ガラス基板1上にITO層を形成させる。ITO層は、ガラス基板1の全面に形成させても、一部に形成させてもよい。その後、ITO層をエッチングしてストライブ状のパターンとしてITO陽極3を形成させる。つぎに、導体層となる銀パラジウム層をスパッタリングにより形成させる。更に、導電保護層となるIZO層を、銀パラジウム層の上に、銀パラジウム層を被覆するように、酸化性ガスの含有量が1.5体積%以下の雰囲気でのスパッタリングにより形成させ、本発明の積層体を得る。
本発明の積層体の上に、更に、フォトレジストを塗布し、フォトレジストのパターンに従って、銀パラジウム層およびIZO層の不要部分をエッチングし、レジストをはく離させて、導体層2aと導電保護層2bとからなる配線2を形成させる。その後、紫外線照射洗浄を行い、積層体全体を、UV/O洗浄またはOプラズマ処理する。紫外線照射洗浄は、通常、紫外線ランプにより紫外線を照射し、有機物を除去する。
つぎに、正孔輸送層、発光層および電子輸送層を有する有機質層4を、ITO陽極3の上に形成する。カソードセパレータ(隔壁)を設ける場合は、有機質層4の真空蒸着を行う前に、隔壁をフォトリソグラフにより形成させる。その後、カソード背面電極であるAl陰極5をITO陽極3と直交するように、スパッタリングにより形成させる。更に、図中、破線で囲まれた部分を樹脂で封止して封止缶6として、有機EL素子ディスプレイを得る。
本発明の配線付き基体は、本発明の積層体を用いているので、有機EL素子ディスプレイ等のフラットパネルディスプレイの駆動に必要な電圧を低下させることができ、ひいてはフラットパネルディスプレイの昇温および劣化の防止を期待することができる。
以下に、実施例を示して本発明を具体的に説明する。ただし、本発明はこれらに限られるものではない。
1−1.配線付き基体形成用積層体等の作成
(例1)
厚さ0.7mmのソーダライムガラス基板を洗浄した後、スパッタ装置に取り付け、前記基板上に、シリカターゲットを用いて、高周波マグネトロンスパッタ法により、厚さ20nmのシリカ層を形成させ、シリカ層付き基板を得た。
つぎに、前記シリカ層付き基板上に、ITOターゲット(InおよびSnOの合計に対してSnOを10質量%含有する。)を用いて、直流マグネトロンスパッタ法により、厚さ約160nmのITO層を形成させ、ITO層付き基板を得た。ITO層の組成は、ITOターゲットとほぼ同じであった。
更に、前記ITO層付き基板上に、銀パラジウム合金ターゲット(99Ag−1Pd(原子%))を用いて、直流マグネトロンスパッタ法により、Arガス雰囲気で、厚さ約300nmの99Ag−1Pd(原子%)合金層を導体層として形成させ、導体層付き基板を得た。スパッタリングの条件は、背圧5×10−4Pa、スパッタ圧力0.5Pa、成膜温度(基板温度)200℃であった。
(例2〜5)
例1で得られた導体層付き基板上に、IZOターゲット(InおよびZnOの合計に対してZnOを10.7質量%含有する。)を用いて、直流マグネトロンスパッタ法により、Arガス雰囲気で、第1表に示される厚さのIZO層を導電保護層として形成させ、配線付き基体形成用積層体を得た。スパッタリングの条件は、スパッタ圧力0.6Pa、成膜温度(基板温度)200℃であった。IZO層の組成は、IZOターゲットとほぼ同じであった。
1−2.配線付き基体形成用積層体等の耐UV/O性の評価
例1で得られた導体層付き基板および例2〜5で得られた配線付き基体形成用積層体に対し、フォトリソグラフ法によりパターニングを行い、50μm幅の配線を形成させ、配線付き基板を得た。フォトリソグラフ法におけるエッチング時間を第1表に示す。
その後、耐UV/O性を以下のようにして評価した。
耐UV/O性は、配線付き基板を、滝沢産業社製のUV/O洗浄装置で10分間UV/O処理し、処理後の配線を顕微鏡で観察して評価した。具体的には、配線に腐食が認められなかったものを○、配線に腐食が認められたものを×と評価した。また、配線付き基板を3質量%水酸化ナトリウム水溶液に10分間浸せきさせてアルカリ処理した後、上記と同様の方法により耐UV/O性を評価した。未処理およびアルカリ処理後の耐UV/O性を第1表に示す。
Figure 2005031681
第1表から、導電保護層を有する場合(例2〜5)、耐UV/O性に優れることが分かる。特に、導電保護層の厚さが30〜50nmである場合(例3〜5)は、アルカリ処理後の耐UV/O性にも優れていた。これは、導電保護層の厚さが20nmである場合(例2)は、導電保護層に用いられたIZOが耐アルカリ性が高くないため、アルカリ処理により導電保護層が溶解し導体層が一部露出したのに対し、導電保護層の厚さが30〜50nmである場合(例3〜5)は、導体層の露出を防止するのに十分な厚さであったからであると考えられる。
2−1.配線付き基体形成用積層体の作成
(例6〜8)
例1で得られたシリカ層付き基板上に、銀パラジウム合金ターゲット(99Ag−1Pd(原子%))を用いて、直流マグネトロンスパッタ法により、Arガス雰囲気で、厚さ約380nmの99Ag−1Pd(原子%)合金層を導体層として形成させ、導体層付き基板を得た。スパッタリングの条件は、背圧5×10−4Pa、スパッタ圧力0.5Pa、成膜温度(基板温度)200℃であった。
前記導体層付き基板上に、IZOターゲット(InおよびZnOの合計に対してZnOを10.7質量%含有する。)を用いて、直流マグネトロンスパッタ法により、厚さ約30nmのIZO層を導電保護層として形成させ、配線付き基体形成用積層体を得た。スパッタリングの条件は、スパッタ圧力0.6Pa、成膜温度(基板温度)200℃であった。また、スパッタガスとしては、Arガス(例6)、Oガスを1.0体積%含有するArガス(例7)およびOガスを2.0体積%含有するArガス(例8)を用いた。IZO層の組成は、IZOターゲットとほぼ同じであった。
2−2.配線付き基体形成用積層体の陰極との間の接触抵抗の評価
図4に示される測定サンプル10を作成した。まず、例6〜8で得られた配線付き基体形成用積層体に対し、両端に2mmの拡大部12および12′を有する100μm幅の短冊状パターン14を形成するように、ウェットエッチングを行って不要部分の導体層および導電保護層を溶解させた。つぎに、上記短冊状パターンに直交する、両端に2mmの拡大部16および16′を有する100μm幅の短冊状パターン18からなるAl層を形成するように、フォトリソグラフ法により形成させたレジストをマスクとするリフトオフ法を用いて、真空蒸着法により形成させた。ここで、二つの短冊状パターン14および18が交差した交差部分20には、シリカ層付き基板上に、導体層、導電保護層およびAl層が積層されていた。
上記で得られた測定サンプルにおいて、拡大部12および16に電極を接続して電流を流す一方で、拡大部12′および16′に電極を接続してその間の電圧を測定することにより、測定サンプルの交差部分20における導電保護層とAl層との間の100μm四方あたりの接触抵抗を測定した。
また、ウェットエッチングの後に300℃で60分間熱処理を施した以外は上記と同様の方法により得られた測定サンプルについても、上記と同様の方法により、導電保護層とAl層との間の接触抵抗を測定した。
結果を第2表に示す。
Figure 2005031681
第2表から、導電保護層を形成させたスパッタリングに用いたスパッタガスにおける酸化性ガスの含有量が0.0体積%および1.0体積%の場合(例6および7)には、未処理時および熱処理後のいずれにおいても、接触抵抗が小さいことが分かる。これに対し、スパッタガスにおける酸化性ガスの含有量が2.0体積%の場合(例8)は、未処理時および熱処理後のいずれにおいても、接触抵抗が大きかった。なお、熱処理前後での接触抵抗の上昇が20Ω/□以下、特に10Ω/□以下であるのが実用上好ましい。また、接触抵抗は、熱処理後は30Ω/□以下、特に20Ω/□以下であるのが実用上好ましい。
3.配線付き基体形成用積層体の密着性の評価
例3で得られた配線付き基体形成用積層体について、荷重変動型引っ掻き試験機(トライギアHHS2000、新東科学社製、針曲率0.2μm)を用いて、荷重を増加させつつ引っ掻き試験を行い、導体層および導電保護層がはく離した荷重を測定した。測定は5回行い、平均値を算出した。
結果を第3表に示す。なお、導体層の密着性は、上記引っ掻き試験においてはく離した荷重が50gf以上であるときに、実用上問題ないレベルであると言える。
Figure 2005031681
第3表から、本発明の積層体は、実用上問題ないレベルの密着性を有することが分かる。

Claims (7)

  1. 基体と、前記基体上に形成された銀または銀合金を含む導体層と、前記導体層上に該導体層を被覆するように形成された、インジウム亜鉛酸化物を含む導電保護層とを有する、配線付き基体形成用積層体であって、
    前記導電保護層が、スパッタガス中の酸化性ガスの含有量が1.5体積%以下の雰囲気でのスパッタリングにより形成された導電保護層である、配線付き基体形成用積層体。
  2. 前記導体層が銀パラジウム合金を含む請求項1に記載の配線付き基体形成用積層体。
  3. 前記基体と前記導体層との間に、インジウム亜鉛酸化物、銀酸化物、銀合金酸化物、モリブデン酸化物、モリブデン合金酸化物、銅合金酸化物およびニッケル合金酸化物からなる群から選ばれる少なくとも1種を含む密着層を有する、請求項1または2に記載の配線付き基体形成用積層体。
  4. 請求項1〜3のいずれかに記載の配線付き基体形成用積層体に平面状のパターニングが施された配線付き基体。
  5. 請求項4に記載の配線付き基体を用いた有機EL素子ディスプレイ。
  6. 基体上に、スパッタリングにより銀または銀合金を含む導体層を形成させる工程と、
    前記導体層上に、該導体層を被覆するように、酸化性ガスの含有量が1.5体積%以下の雰囲気でのスパッタリングによりインジウム亜鉛酸化物を含む導電保護層を形成させて、配線付き基体形成用積層体を得る工程と
    を具備する、配線付き基体形成用積層体の製造方法。
  7. 請求項6に記載の配線付き基体形成用積層体の製造方法により得られる配線付き基体形成用積層体に、フォトリソグラフ法により平面状にパターニングを施して、配線付き基体を得る、配線付き基体の製造方法。
JP2005514238A 2003-09-30 2004-09-28 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法 Pending JPWO2005031681A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003340283 2003-09-30
JP2003340283 2003-09-30
PCT/JP2004/014193 WO2005031681A1 (ja) 2003-09-30 2004-09-28 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法

Publications (1)

Publication Number Publication Date
JPWO2005031681A1 true JPWO2005031681A1 (ja) 2007-11-15

Family

ID=34386198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005514238A Pending JPWO2005031681A1 (ja) 2003-09-30 2004-09-28 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法

Country Status (7)

Country Link
US (2) US20060172127A1 (ja)
EP (1) EP1669964A4 (ja)
JP (1) JPWO2005031681A1 (ja)
KR (1) KR20060108609A (ja)
CN (1) CN100452112C (ja)
TW (1) TW200520058A (ja)
WO (1) WO2005031681A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP2015164030A (ja) * 2014-01-31 2015-09-10 住友金属鉱山株式会社 導電性基板、積層導電性基板、導電性基板の製造方法、及び積層導電性基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283866A (ja) * 1996-04-10 1997-10-31 Nippon Sheet Glass Co Ltd 透明導電膜付き基板
JP2871592B2 (ja) * 1996-05-14 1999-03-17 凸版印刷株式会社 表示装置用電極基板
JPH1167459A (ja) * 1997-08-12 1999-03-09 Tdk Corp 有機el素子およびその製造方法
KR100603128B1 (ko) * 1999-05-10 2006-07-20 닛코킨조쿠 가부시키가이샤 스퍼터링 타겟트
US6366017B1 (en) * 1999-07-14 2002-04-02 Agilent Technologies, Inc/ Organic light emitting diodes with distributed bragg reflector
WO2001060124A1 (fr) * 2000-02-07 2001-08-16 Tdk Corporation Substrat composite et dispositif el comprenant ce dernier
DE60230728D1 (de) * 2001-03-16 2009-02-26 Ishifuku Metal Ind Optisches Plattenmedium, reflektierende STN-Flüssigkristallanzeige und organische EL-Anzeige
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP2002343562A (ja) * 2001-05-11 2002-11-29 Pioneer Electronic Corp 発光ディスプレイ装置及びその製造方法
JP2002343580A (ja) * 2001-05-11 2002-11-29 Pioneer Electronic Corp 発光ディスプレイ装置及びその製造方法
JP4620298B2 (ja) * 2001-07-23 2011-01-26 パイオニア株式会社 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板
JP4812980B2 (ja) * 2001-08-09 2011-11-09 株式会社アルバック Ag合金薄膜電極、有機EL素子及びスパッタリング用ターゲット
JP4176988B2 (ja) * 2001-12-10 2008-11-05 株式会社アルバック Ag系膜の成膜方法
KR20030064604A (ko) * 2002-01-16 2003-08-02 미쓰이 가가쿠 가부시키가이샤 투명 도전성 필름과 그 제조방법 및 그것을 사용한일렉트로루미네센스 발광소자
CN100517797C (zh) * 2002-10-17 2009-07-22 旭硝子株式会社 层压体、带配线的基体、有机el显示元件、有机el显示元件的连接端子及它们的制造方法

Also Published As

Publication number Publication date
US20060172127A1 (en) 2006-08-03
CN100452112C (zh) 2009-01-14
EP1669964A1 (en) 2006-06-14
WO2005031681A1 (ja) 2005-04-07
KR20060108609A (ko) 2006-10-18
CN1860510A (zh) 2006-11-08
US20090218215A1 (en) 2009-09-03
EP1669964A4 (en) 2007-09-26
TW200520058A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100961418B1 (ko) 적층체, 배선이 부착되어 있는 기체, 유기 el 표시소자, 유기 el 표시 소자의 접속 단자 및 이들의 제조방법
JPH1170610A (ja) 透明導電膜、および透明電極の形成方法
JP3649238B2 (ja) 積層体、配線付き基体、有機el表示素子、有機el表示素子の接続端子及びそれらの製造方法
KR101005454B1 (ko) 보조 배선이 형성된 전극 기체의 제조 방법
JPWO2007029756A1 (ja) 補助配線付き基体およびその製造方法
US6696699B2 (en) Luminescent display device and method of manufacturing same
EP1592050A1 (en) Method for manufacturing semi-transparent semi-reflective electrode substrate, reflective element substrate, method for manufacturing same, etching composition used for the method for manufacturing the reflective electrode substrate
JP2003297584A (ja) 配線付き基体形成用積層体、配線付き基体およびその形成方法
JPWO2005031681A1 (ja) 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法
US20050200274A1 (en) Laminate for forming substrate with wires, such substrate with wires, and method for forming it
JP4551592B2 (ja) 配線付き基体
JP2004333882A (ja) 反射型電極基板及びその製造方法
JP2005289046A (ja) 配線付き基体形成用の積層体、配線付き基体およびその形成方法
JP2004294630A (ja) 反射型電極基板及びその製造方法、並びにその製造方法に用いるエッチング組成物
JPH11262968A (ja) 透明導電膜
JPH08281857A (ja) 透明導電性積層体
JP2006040589A (ja) 積層体、有機el表示素子、及び、有機el表示素子の製造方法
JP2005308773A (ja) 配線付き基体形成用の積層体、配線付き基体およびその形成方法
JP2005308774A (ja) 配線付き基板形成用の積層体、配線付き基板およびその形成方法
JP2004335391A (ja) 配線付き基体形成用積層体、配線付き基体およびその形成方法
JP3361640B2 (ja) 透明導電性積層体
JP2005305714A (ja) 配線付き基体形成用積層体とその形成方法および配線付き基体
JP2005310810A (ja) 配線付き基板形成用の積層体、配線付き基板およびその形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105