CN103094200A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN103094200A
CN103094200A CN2011103422073A CN201110342207A CN103094200A CN 103094200 A CN103094200 A CN 103094200A CN 2011103422073 A CN2011103422073 A CN 2011103422073A CN 201110342207 A CN201110342207 A CN 201110342207A CN 103094200 A CN103094200 A CN 103094200A
Authority
CN
China
Prior art keywords
layer
aluminium lamination
semiconductor device
etching
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103422073A
Other languages
English (en)
Other versions
CN103094200B (zh
Inventor
鲍宇
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110342207.3A priority Critical patent/CN103094200B/zh
Publication of CN103094200A publication Critical patent/CN103094200A/zh
Application granted granted Critical
Publication of CN103094200B publication Critical patent/CN103094200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示了一种半导体器件的制造方法，通过在半导体器件的层间互连层上形成铝层，并利用阳极电解的方法将铝层的上部分区域形成具有垂向通孔的多孔氧化铝，利用多孔氧化铝作为硬掩膜，在所述层间互连层的介质层内形成气腔间隙(Air Gap)，从而减小介质层的介电常数，提高半导体器件的性能。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，尤其涉及一种能够改进具有气腔间隙的半导体器件的制造方法。
背景技术
随着集成电路技术的进步，半导体器件的集成度越来越高，限制半导体器件的速度的主要因素已不再是晶体管延迟，而是与导电材料(例如金属)互连相关联的电阻-电容(RC)延迟。认识到这一点之后，为了减小导电材料互连的电容从而减小RC延迟，业界技术人员已进行了大量工作用于研发新的材料和制造工艺。例如，将作为导电材料互连层中的电介质材料，选择采用具有低介电常数的电介质材料。
在所有材料中，介电常数最低的当属空气，因此，技术人员开始关注在导电材料之间做出气腔间隙(Air Gap)，以进一步减小介电常数，以减小导电材料之间的电容的方法。形成具有气腔间隙的半导体器件主要有以下两种方法：首先，可以利用化学气相沉积(CVD)的选择性沉积的特性，在层间互连层中的金属互连线之间形成气腔间隙，其次，在构造有一个或更多个金属互连线的层间互连层中，在特定工艺的操作期间去除预先形成的牺牲层，以形成气腔间隙。
对于上述第二种制造方法，随着特征尺寸不断缩小，金属互连线以及层间互连层之间的尺寸越来越小，因此，预先形成牺牲层的尺寸以及牺牲层之间的距离的控制成为影响气腔间隙性能的关键因素。
发明内容
本发明的目的是提供利用形成的阳极多孔氧化铝(Porous AnodicAluminum)作为硬掩膜，以在半导体器件的介质层中形成气体间隙(Air Gap)的制造方法。
为解决上述问题，本发明提供一种半导体器件的制造方法，包括以下步骤：提供一基底，在其上形成有层间互连层，包括介质层和位于介质层中的金属布线；在所述层间互连层上依次形成阻挡层和铝层；对所述铝层进行阳极氧化，使铝层的上部分区域形成多孔氧化铝层，所述多孔氧化铝层具有垂向通孔；以所述多孔氧化铝层为掩膜，刻蚀所述铝层和所述阻挡层；去除所述多孔氧化铝层和铝层；以所述阻挡层为掩膜，刻蚀所述介质层，以形成气腔间隙。
进一步的，在对所述铝层进行阳极氧化的步骤之前，形成的所述铝层的厚度为100～500埃。
进一步的，在对所述铝层进行阳极氧化的步骤中，将所述铝层浸泡于质量百分比为2～4％的草酸溶液、温度为5～7℃中，并与电解设备的阳极相连，通入20～70V的电压，形成的所述多孔氧化铝层的孔径为小于200埃。
进一步的，在对所述铝层进行阳极氧化的步骤中，形成的所述多孔氧化铝层的厚度为50～300埃。
进一步的，所述多孔氧化铝层和铝层利用质量百分比为1～2％的草酸溶液和质量百分比为3～8％的磷酸溶液，在50～70℃的溶液温度中，浸泡30～60分钟去除。
进一步的，在刻蚀所述铝层和所述阻挡层的步骤中，刻蚀气体包括BCl3、Cl2和N2。
进一步的，在刻蚀所述介质层的步骤中，采用干法刻蚀，刻蚀气体为SF6、CF4和CHF3，气体流量分别为10～50sccm、50～200sccm和10～100sccm，刻蚀偏压为0V～300V，刻蚀环境压力为40～150mtorr。
进一步的，所述阻挡层的材质为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合。
本发明还提供一种半导体器件的制造方法，包括以下步骤：提供一基底，在其上形成有层间互连层，包括介质层和位于介质层中的金属布线；在所述层间互连层上依次形成掩膜阻挡层、牺牲阻挡层和铝层；进行阳极氧化，将铝层连接于电解设备的阳极，使铝层的上部分区域形成多孔氧化铝层，所述多孔氧化铝层具有垂向通孔的；以所述多孔氧化铝层为掩膜，刻蚀所述铝层和所述牺牲阻挡层；去除所述多孔氧化铝层和所述铝层；以所述牺牲阻挡层为掩膜，刻蚀所述掩膜阻挡层；去除所述牺牲阻挡层；以所述掩膜阻挡层为掩膜，刻蚀所述介质层，以形成气腔间隙。
进一步的，在对所述铝层进行阳极氧化的步骤之前，形成的所述铝层的厚度为100～500埃。
进一步的，在对所述铝层进行阳极氧化的步骤中，将所述铝层浸泡于质量百分比为2～4％的草酸溶液、温度为5～7℃中，并与电解设备的阳极相连，通入20～70V的电压，形成的所述多孔氧化铝层的孔径为小于200埃。
进一步的，在对所述铝层进行阳极氧化的步骤中，形成的所述多孔氧化铝层的厚度为50～300埃。
进一步的，所述多孔氧化铝层和铝层利用质量百分比为1～2％的草酸溶液和质量百分比为3～8％的磷酸溶液，在50～70℃的溶液温度中，浸泡30～60分钟去除。
进一步的，在刻蚀所述铝层和所述阻挡层的步骤中，刻蚀气体包括BCl3、Cl2和N2。
进一步的，在刻蚀所述介质层的步骤中，采用干法刻蚀，刻蚀气体为SF6、CF4和CHF3，气体流量分别为10～50sccm、50～200sccm和10～100sccm，刻蚀偏压为0V～300V，刻蚀环境压力为40～150mtorr。
进一步的，所述掩膜阻挡层的材质为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，所述牺牲阻挡层的材质为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，所述掩膜阻挡层与所述牺牲阻挡层的材质不同。
综上所述，本发明所述半导体器件的制造方法通过在半导体器件的层间互连层上形成铝层，并利用阳极电解的方法将铝层的上部分区域形成具有垂向通孔的多孔氧化铝，利用多孔氧化铝作为硬掩膜，在所述层间互连层的介质层内形成气腔间隙(Air Gap)，从而降低介质层的介电常数，提高半导体器件的性能。
附图说明
图1为本发明实施例一中半导体器件的制造方法的流程示意图。
图2a～图2f为本发明实施例一中半导体器件制造方法的简要结构示意图。
图3为本发明实施例二中半导体器件的制造方法的流程示意图。
图4a～图4e为本发明实施例二中半导体器件制造方法的简要结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
本发明的核心思想在于：通过在半导体器件的层间互连层上形成铝层，并利用阳极电解的方法将铝层的上部分区域形成多孔氧化铝层，所述多孔氧化铝层形成有垂向通孔，接着，利用多孔氧化铝(Porous Anodic Aluminum)作为硬掩膜，在所述层间互连层的介质层内形成气腔间隙(Air Gap)，从而降低介质层的介电常数，提高半导体器件的性能。
实施例一：
本发明提供一种半导体器件的制造方法，如图1所示，包括以下步骤：
步骤S01：提供一基底，在其上形成有层间互连层，所述层间互连层包括介质层和位于介质层中的金属布线；
步骤S02：在所述层间互连层上依次形成阻挡层和铝层；
步骤S03：对所述铝层进行阳极氧化，使铝层的上部分区域形成多孔氧化铝层，所述多孔氧化铝层具有垂向通孔；
步骤S04：以所述多孔氧化铝层为掩膜，刻蚀所述铝层和所述阻挡层；
步骤S05：去除所述多孔氧化铝层和铝层；
步骤S06：以所述阻挡层为掩膜，刻蚀所述介质层，以在所述介质层中形成气腔间隙。
图2a～图2f为实施例一中半导体器件制作方法的简要结构示意图，结合图1及图2a～图2f，以下详细说明本实施例中的半导体器件的制造方法的制造过程。
如图2a所示，在步骤S01中，首先提供一基底100，所述基底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材料形成的半导体衬底，在该半导体衬底中可以已经形成有有源电路，包括有各种隔离元件以及各种掺杂区等用以形成半导体器件的必要结构；所述基底100亦可以为已经包括设置有有源电路的半导体衬底以及在其上已形成的前一层间互连层。上述结构根据实际半导体器件制作工艺过程的确定为本领域技术人员所熟知技术内容，在此不再赘述。
接着，在该基底100上形成层间互连层101，所述层间互连层101包括介质层102和位于介质层102中的金属布线103，在本实施例中，在所述介质层102与所述基底100之间还形成有层间阻挡层106，所述层间阻挡层106用于阻挡其层间互连层101与基底100中的有源电路或前一层间互连层之间的不必要连接，所述层间阻挡层106的材料可以为氧化硅或氮化硅，并可以采用化学气相沉积法或物理气相沉积法形成。所述介质层102可以为低介电常数材料，例如可以为SiLK材料、硅基高分子材料或多孔硅材料等，采用化学气相沉积(CVD)或物理气相沉积(PVD)形成，所述介质层102还可以采用氧化硅材料。
接着，通过光刻和刻蚀工艺在所述介质层中形成多个布线沟槽，并通过沉积和化学机械研磨工艺在所述布线沟槽中填充形成金属布线103。在所述金属布线103和所述介质层102之间形成有金属阻挡层104，所述金属阻挡层104的材质为钽、氮化钽、氮化钛、钛中的一种或其组合，所述金属阻挡层104用于防止金属布线103的金属材料扩散到介质层102中，维持介质层104的介电能力，提高半导体器件的性能。上述结构根据实际半导体器件制作工艺过程的确定为本领域技术人员所熟知技术内容，在此不再赘述。
继续如图2a所示，在步骤S02中，在所述层间互连层101上依次形成阻挡层105和铝层109；所述阻挡层105的材质为氮碳化硅或碳化硅的一种或其组合，可以采用化学气相沉积法形成，厚度范围为10～50nm，上述厚度范围能够有效阻挡所述铝层109的扩散，并在后续作为后续适中的掩膜层。所述铝层109可以采用电镀或溅射的方法形成，其中较佳的，采用溅射法形成的铝层的纯度以及界面平整度较高，反应过程中，接入15000～30000W的直流电压，并通入4000～8000sccm的氩气，形成较佳的所述铝层109的厚度为20～100nm。
在步骤S03中，对所述铝层109进行阳极氧化，使铝层109的上部分区域形成具有垂向通孔的多孔氧化铝层111。若干个所述垂向通孔贯穿所述多孔氧化铝层111。需要指出的是，在本发明中，所述“垂向”均为与基底100相垂直的方向，铝层109在电解氧化的过程中，铝与氧反应，起初形成小孔，接着氧进入小孔中与铝反应，从而形成如图2b所示的多孔氧化铝111；在较佳的实施例中，将所述铝层109浸泡于质量百分比为2～4％、温度为5～7℃的草酸溶液中，并与电解设备的阳极200相连，通入20～70V的电压，能够在所述铝层的上部分区域形成孔径小于200埃的多孔氧化铝，所述铝层109选择的厚度为100～500埃，则形成的所述多孔氧化铝层的厚度为50～300埃。
接着在步骤S04中，以所述多孔氧化铝层111为掩膜，刻蚀所述铝层109和所述阻挡层105；在刻蚀所述铝层109和所述阻挡层105a的步骤中，刻蚀气体包括BCl3、Cl2和N2。
在步骤S05，去除所述多孔氧化铝层111和铝层109；在较佳的实施例中，所述多孔氧化铝层111和铝层109利用质量百分比为1～2％的草酸溶液和质量百分比为3～8％的磷酸溶液，在50～70℃的溶液温度中，浸泡30～60分钟即可去除，形成如图2d所示的结构。
最后，在所述步骤S06中，以所述阻挡层105为掩膜，刻蚀所述介质层102，以形成如图2e或图2f所示的气腔间隙113。
具体的，可以采用干法刻蚀去除，刻蚀气体为SF6、CF4和CHF3，其中，SF6的流量为10SCCM至50SCCM，CF4的流量为50SCCM至200SCCM，CHF3的流量为10SCCM至100SCCM，刻蚀设备的偏压为0V至300V，刻蚀设备腔室的压力为40毫托至150毫托，最终形成如图2e所示结构。
当所述介质层102为氧化硅时，还可以采用湿法刻蚀，利用氢氟酸刻蚀所述介质层102，形成如图2f所示结构；根据需要形成的空腔间隙113的体积可以控制湿法刻蚀的刻蚀时间，在满足其他工艺条件下，达到降低介质层112介电常数的目的。
实施例二：
在实施例一的基础上，在层间介质层与铝层之间形成两层阻挡层，由下向上依次包括掩膜阻挡层和牺牲阻挡层，在形成多孔氧化铝层后，以所述多孔氧化铝层为掩膜所述铝层和所述牺牲阻挡层，接着去除所述多孔氧化铝层和剩余的铝层，再以所述牺牲阻挡层为掩膜刻蚀所述掩膜阻挡层，最后以掩膜阻挡层为掩膜在所述介质层中形成空气间隙。本实施例在采用多孔氧化铝层形成空气间隙的同时，利用掩膜阻挡层保护其下方的金属布线在去除所述多孔氧化铝层和剩余的铝层的过程中不被侵蚀，从而进一步提高半导体器件的性能。
图3所示的实施例二的流程示意图，结合图4a～图4e详细说明本实施例中的制造方法的具体步骤如下：
步骤S11、步骤S13的制作方法分别与实施例一中步骤S01、步骤S03的制作方法相同，此处不再赘述。
在步骤S12中，如图4a所示，在所述层间互连层101上依次形成掩膜阻挡层105a、牺牲阻挡层105b和铝层109。所述掩膜阻挡层105a的材质为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，所述牺牲阻挡层105b的材质为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，所述掩膜阻挡层105a与所述牺牲阻挡层105b的材质不同，较佳的选择刻蚀速率差距较大的不同材质，例如所述掩膜阻挡层105a的材质为氧化硅，所述牺牲阻挡层105b的材质为非晶态碳，以利于便于在后续刻蚀去除牺牲阻挡层105b，保留掩膜阻挡层105a。
在步骤S14中，如图4b所示，以所述多孔氧化铝层111为掩膜，刻蚀所述铝层109和所述牺牲阻挡层105b，形成如图4c所示的结构，所述掩膜阻挡层105a在此步骤中未被刻蚀穿通。
在步骤S15中，去除所述多孔氧化铝层111和所述铝层109，形成如图4d所示的结构；去除方法如实施例一中步骤S05所述，在此步骤中，所述掩膜阻挡层未刻蚀穿通，以保护金属布线103不被侵蚀，维持金属布线良好的电接触，从而进一步提高器件性能。
接着，在步骤S16中，以所述牺牲阻挡层105b为掩膜，刻蚀所述掩膜阻挡层105a；在步骤S17中，去除所述牺牲阻挡层105a，形成如4e所示结构；在此过程中，去除所述牺牲阻挡层105a，近保留掩膜阻挡层105b，减薄作为后续刻蚀掩膜的厚度，提高后续刻蚀形成空腔间隙的效率。
最后，步骤S18：以所述掩膜阻挡层105a为掩膜，刻蚀所述介质层102，以形成如图2e或图2f所示的气腔间隙，形成方法与实施例一中步骤S06所述相同。
综上所述，本发明所述半导体器件的制造方法通过在半导体器件的层间互连层上形成铝层，并利用阳极电解的方法将铝层的上部分区域形成垂向通孔的多孔氧化铝，利用多孔氧化铝作为硬掩膜，在所述层间互连层的介质层内形成气腔间隙(Air Gap)，从而减小介质层的介电常数，提高半导体器件的性能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (18)

1.一种半导体器件的制造方法，包括：
提供一基底，在其上形成有层间互连层，所述层间互连层包括介质层和位于介质层中的金属布线；
在所述层间互连层上依次形成阻挡层和铝层；
对所述铝层进行阳极氧化，使铝层的上部分区域形成多孔氧化铝层，所述多孔氧化铝层具有垂向通孔；
以所述多孔氧化铝层为掩膜，刻蚀所述铝层和所述阻挡层；
去除所述多孔氧化铝层和铝层；
以所述阻挡层为掩膜，刻蚀所述介质层，以在所述介质层中形成气腔间隙。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在对所述铝层进行阳极氧化的步骤之前，形成的所述铝层的厚度为100～500埃。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在对所述铝层进行阳极氧化的步骤中，将所述铝层浸泡于质量百分比为2～4％的草酸溶液、温度为5～7℃中，并与电解设备的阳极相连，通入20～70V的电压。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，形成的所述多孔氧化铝层的孔径为小于200埃。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在对所述铝层进行阳极氧化的步骤中，形成的所述多孔氧化铝层的厚度为50～300埃。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述多孔氧化铝层和铝层利用质量百分比为1～2％的草酸溶液和质量百分比为3～8％的磷酸溶液，在50～70℃的溶液温度中，浸泡30～60分钟去除。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在刻蚀所述铝层和所述阻挡层的步骤中，刻蚀气体包括BCl3、Cl2和N2。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在刻蚀所述介质层的步骤中，采用干法刻蚀，刻蚀气体为SF6、CF4和CHF3，气体流量分别为10～50sccm、50～200sccm和10～100sccm，刻蚀偏压为0V～300V，刻蚀环境压力为40～150mtorr。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述阻挡层的材质为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合。
10.一种半导体器件的制造方法，包括：
提供一基底，在其上形成有层间互连层，所述层间互连层包括介质层和位于介质层中的金属布线；
在所述层间互连层上依次形成掩膜阻挡层、牺牲阻挡层和铝层；
对所述铝层进行阳极氧化，使铝层的上部分区域形成多孔氧化铝层，所述多孔氧化铝层具有垂向通孔的；
以所述多孔氧化铝层为掩膜，刻蚀所述铝层和所述牺牲阻挡层；
去除所述多孔氧化铝层和所述铝层；
以所述牺牲阻挡层为掩膜，刻蚀所述掩膜阻挡层；
去除所述牺牲阻挡层；
以所述掩膜阻挡层为掩膜刻蚀介质层，以在所述介质层中形成气腔间隙。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，在对所述铝层进行阳极氧化的步骤之前，形成的所述铝层的厚度为100～500埃。
12.如权利要求10所述的半导体器件的制造方法，其特征在于，在对所述铝层进行阳极氧化的步骤中，将所述铝层浸泡于质量百分比为2～4％的草酸溶液、温度为5～7℃中，并与电解设备的阳极相连，通入20～70V的电压。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，形成的所述多孔氧化铝层的孔径为小于200埃。
14.如权利要求10所述的半导体器件的制造方法，其特征在于，在对所述铝层进行阳极氧化的步骤中，形成的所述多孔氧化铝层的厚度为50～300埃。
15.如权利要求10所述的半导体器件的制造方法，其特征在于，所述多孔氧化铝层和铝层利用质量百分比为1～2％的草酸溶液和质量百分比为3～8％的磷酸溶液，在50～70℃的溶液温度中，浸泡30～60分钟去除。
16.如权利要求10所述的半导体器件的制造方法，其特征在于，在刻蚀所述铝层和所述阻挡层的步骤中，刻蚀气体包括BCl3、Cl2和N2。
17.如权利要求10所述的半导体器件的制造方法，其特征在于，在刻蚀所述介质层的步骤中，采用干法刻蚀，刻蚀气体为SF6、CF4和CHF3，气体流量分别为10～50sccm、50～200sccm和10～100sccm，刻蚀偏压为0V～300V，刻蚀环境压力为40～150mtorr。
18.如权利要求10所述的半导体器件的制造方法，其特征在于，所述掩膜阻挡层的材质为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，所述牺牲阻挡层的材质为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，所述掩膜阻挡层与所述牺牲阻挡层的材质不同。
CN201110342207.3A 2011-11-02 2011-11-02 半导体器件的制造方法 Active CN103094200B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110342207.3A CN103094200B (zh) 2011-11-02 2011-11-02 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110342207.3A CN103094200B (zh) 2011-11-02 2011-11-02 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103094200A true CN103094200A (zh) 2013-05-08
CN103094200B CN103094200B (zh) 2016-06-01

Family

ID=48206613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110342207.3A Active CN103094200B (zh) 2011-11-02 2011-11-02 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103094200B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201148A (zh) * 2014-07-31 2014-12-10 上海华力微电子有限公司 一种在低k介电层中形成孔隙的方法
CN105869990A (zh) * 2015-01-22 2016-08-17 中国科学院苏州纳米技术与纳米仿生研究所 制备硅基纳米图形阵列结构的方法
CN106024593A (zh) * 2016-06-24 2016-10-12 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN112151536A (zh) * 2020-08-17 2020-12-29 复旦大学 一种纳米电容三维集成结构及其制备方法
CN112201655A (zh) * 2020-09-10 2021-01-08 复旦大学 一种纳米电容三维集成结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
US20090047788A1 (en) * 2007-08-13 2009-02-19 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN101660187B (zh) * 2009-09-15 2011-08-10 中山大学 基于预成型阳极氧化铝的亚微米图形衬底制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387818B1 (en) * 2000-07-21 2002-05-14 Advanced Micro Devices, Inc. Method of porous dielectric formation with anodic template
US20090047788A1 (en) * 2007-08-13 2009-02-19 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN101660187B (zh) * 2009-09-15 2011-08-10 中山大学 基于预成型阳极氧化铝的亚微米图形衬底制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201148A (zh) * 2014-07-31 2014-12-10 上海华力微电子有限公司 一种在低k介电层中形成孔隙的方法
CN105869990A (zh) * 2015-01-22 2016-08-17 中国科学院苏州纳米技术与纳米仿生研究所 制备硅基纳米图形阵列结构的方法
CN105869990B (zh) * 2015-01-22 2020-02-04 中国科学院苏州纳米技术与纳米仿生研究所 制备硅基纳米图形阵列结构的方法
CN106024593A (zh) * 2016-06-24 2016-10-12 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN112151536A (zh) * 2020-08-17 2020-12-29 复旦大学 一种纳米电容三维集成结构及其制备方法
CN112151536B (zh) * 2020-08-17 2022-04-12 复旦大学 一种纳米电容三维集成结构及其制备方法
CN112201655A (zh) * 2020-09-10 2021-01-08 复旦大学 一种纳米电容三维集成结构及其制作方法

Also Published As

Publication number Publication date
CN103094200B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
KR100307490B1 (ko) 반도체 장치의 기생 용량 감소 방법
KR20100122701A (ko) 반도체 소자의 제조방법
CN103094200B (zh) 半导体器件的制造方法
KR20190031806A (ko) 반도체 장치 및 그 제조 방법
US8835306B2 (en) Methods for fabricating integrated circuits having embedded electrical interconnects
KR20170073627A (ko) 배리어층 제거 방법 및 반도체 구조체 형성 방법
CN113363157B (zh) 半导体装置的制造方法
CN105304616A (zh) Mim电容及其形成方法
CN102222640B (zh) 通孔形成方法
JPH10116904A (ja) 半導体装置の製造方法
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100641916B1 (ko) 반도체소자의 저장전극 형성방법
JP2002141336A (ja) 半導体装置の製造方法
CN110073467A (zh) 用于提供低k间隔物的方法
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
CN1208819C (zh) 双重金属镶嵌结构的制造方法
JP4338748B2 (ja) 半導体装置の製造方法
KR100945877B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100300869B1 (ko) 반도체 소자의 층간절연막 형성방법
JPH10189543A (ja) コンタクトホールの形成方法
KR100265828B1 (ko) 반도체소자 제조방법
JP2005167124A (ja) 半導体装置及びその製造方法
KR19980038845A (ko) 반도체 장치의 금속 콘택방법
JP2001015599A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant