CN1187032A - 加工集成电路布线的方法 - Google Patents

Abstract

在衬底(11)上构成确定有源区(15)的沟道(13,14)。淀积一个可填充窄沟道(13)的第一隔离层(16),并通过采用一个掩膜和各向异性腐蚀方法使该隔离层在宽沟的侧翼形成隔离体(162)和在宽沟道范围内形成支撑点。通过生成一个具有基本平整上表面的第二隔离层(120),并通过采用化学机械研磨或传统的干腐蚀方法进行平面化处理过程,使有源区(15)的上表面露出。

Description

加工集成电路布线的方法

在半导体衬底上加工集成电路布线要制成用来隔离在半导体衬底上相邻有源区的隔离结构，在高度集成化电路中越来越多地采用所谓“浅沟道隔离”(Shallow-Trends-Isolation)方法。即由绝缘。绝缘物质，主要是氧化物填充的沟道。之后进行平面化处理将导电区的上表面露出，填充的氧化物上表面保持与有源区上表面同样的高度。在所谓“浅沟道隔离”方法中平面化处理主要是通过化学机械研磨。

由于在集成电路中，隔离结构的宽度在通常情况下是不一致的，所以采用“浅沟道隔离”方法中隔离沟道的宽度也不一致。此外，有源区和隔离沟道的密度也有很大的差别。这就造成平面化处理的难度。即使在平面化处理过程之后被加工的上表面仍有阶梯存在，被称为是图形阶梯。

有人建议，在采用化学机械研磨方法的平面化处理中为避免产生图形阶梯，再增加一个漆平面掩膜(见B.Davari etal.IEDM Tech Digest，P.61 1989)。即在沉积一个用于填充隔离沟道的隔离层之后，在宽沟道中制成由漆构成的支撑点。之后在整个平面再涂一层漆，通过漆的流动产生一个基本平整的上平表面，之后，在此基本平整的上表面上再采用化学机械研磨方法进行平面化处理，直至有源区的上表面露出。由漆构成的支撑点及其它漆层被却除掉。为了使由漆构成的支撑点不影响下次涂漆，必须对由漆构成的支撑点进行加温处理。加温处理约在180℃，由于漆在高温下的流动，使漆支撑点产生部分变形。这又对平面化造成损坏。

另有人对多层金属布线的平面化提出一种平面化的方法(Y.Matsubara et al.，IEDM Tech，Digest，P.665，1993)，在覆盖在金属层上的隔离层上由光漆制成条形支撑结构。再通过对只有少量导线的区域曝光，使条形的支撑结构主要在这些区域内构成。在支撑结构的上面的整个平面再涂上第二层漆并进行平面化处理。

根据上述问题，本发明提出一种适用于采用“浅沟道隔离”方法加工集成电路布线的方法。利用这种方法在同样具有大面积的图形阶梯时仍可达到更佳的平面化效果。

本发明是采用权利要求1的方法解决上述问题，其它解决方案可见附属权利要求。

一种主要是以SOI为衬底的单晶硅层或单晶硅片的半导体衬底，在其主表面上腐蚀出第一隔离沟道和第二隔离沟道。第一隔离沟道和第二隔离沟道确定有源区。

第一隔离沟道的宽度比第二隔离沟道窄，也可以是其它不同宽度的第一隔离沟道和第二隔离沟道。

之后制成一个易于边缘覆盖的隔离层。其厚度应达到能将第一隔离沟道基本上填充满。

此后，再制成一个掩膜，该掩膜在第一隔离沟道和有源区之上有一些开口，这些在有源区之上的开口与有源区的侧面重叠。之后将掩膜作为抗腐蚀掩膜通过各向异性腐蚀方法构成第一隔离层。同时在第二隔离沟道上面制成支撑结构。并在第二绝缘沟的侧翼制成隔离体。在除去掩膜后再制成一个上表面基本平整的第二隔离层，之后再通过平面化处理将有源区范围的主表面露出。

在本方法中，为防止在第二隔离沟道范围内形成大面积的图形阶梯，由第一隔离层的材料制成支撑结构，该支撑结构和同时于第二隔离沟道的侧翼形成的隔离体在平面化处理之后仍作为隔离材料存在于第二隔离沟道内。由于支撑结构和间隔体只占第二隔离沟道的一部分，所以在去除掩膜后第二隔离沟道范围内上表面结构仍为不平整的，其宽度是以掩膜开口在有源区上的重叠确定的。这种不平整现象会出现在全部衬底上，宽度基本相同，因此在形成第二隔离层时可一次填满。

掩膜开口在有源区侧面重叠的宽度的最小尺寸最好至少与第一隔离层的厚度相同。这样既可保证在第二隔离沟道的侧翼有一个隔离体存在，而且有与其相分离的支撑结构。

将有源区范围内主表面露出的平面化处理既可采用化学机械式研磨，也可采用传统的各向异性的干式腐蚀。为了简化加工，采用各向异性的干式腐蚀方法进行平面化处理更具有优越性。

第一隔离层最好采用TEOS方法由SiO₂构成，作为替代也可用其它绝缘材料，这些材料必须易于被淀积，其介电常数稳定，耐受高温最好要高于500℃，并且其机械特性适合填充隔离沟道。

根据本发明，在腐蚀第一隔离沟道和第二隔离沟道之前，在半导体衬底的主表面上先制成一个栅极介电质和第一电极层。栅极介电质和第一电极层是在腐蚀第一隔离沟道和第二隔离沟道的同时构成的。在进行平面化处理时将第一电极层结构的上表面露出，之后在第一电极层结构上制成一个栅电极，并在其侧面制成源/漏区。

本发明的这种实施方式有如下优点。考虑到对纯度的要求，在生产MOS晶体管时，在制成第一隔离沟道和第二隔离沟道，并在应用平面化步骤以填充这两个隔离沟道之前进行以下关键的加工步骤，即制成一个栅极介电质和一个电极层，以用来再制成一个栅电极。因为，在此情况下，有源区包括构成的栅极介电质和构成的第一电极层，有源区在进行第一隔离层处理后被第一隔离层的材料包住。这些材料有可能在进一步加工第二隔离层时，再次被使用。这种加工主要是用于部分填充第二隔离沟道。由于在制成栅极介电质和栅电极过程对这些材料纯度的影响，不允许再使用这些材料。特别是按照本发明，第二隔离层材料由可流动的氧化物构成，例如：BPSG或类似材料。

再者，根据本发明，在平面化结构生成后再制做第二电极层。第二电极层与第一电极层是采用同一个掩膜构成的，并且从第一电极层制成栅电极和从第二电极层制成一个导电平面，用于栅电极之间的栅极连接。按照本发明，在生产n沟道MOS晶体管和p沟道MOS晶体管时，这些晶体管具有不同掺杂的栅电极，在第二电极层制成之前，对以构成的第一电极层进行不同掺杂。采用这种方法，可以避免在第一电极层中不同掺杂区之间掺杂材料的扩散。

下面将根据附图所示实施例进一步介绍本发明。

图1所示一半导体衬底断面，在其上经过腐蚀后的第一绝缘沟和第二隔离沟道的宽度不同。

图2所示一半导体衬底断面，其上已制成一个由易于覆盖棱角的第一隔离层和一个掩膜。

图3所示一半导体衬底断面，其上构成第一隔离层后，制成支撑结构和隔离体，而且已除去掩膜。

图4所示一具有平面化的上表面的第二隔离层的半导体衬底。

图5所示一半导体衬底断面，其上已进行过平面化处理，并且有源区的主表面已露出。

图6所示一半导体衬底断面，该衬底有几个层，包括一个栅极介电质和一个第一电极层。

图7所示一半导体衬底断面，其上已制成第一隔离沟道和第二隔离沟道。

图8所示一半导体衬底断面，其上制成一个由易于覆盖棱角材料构成的第一隔离层和一个掩膜。

图9所示一半导体衬底断面，构成第一隔离层之后，又制成支撑结构和隔离体。

图10所示一半导体衬底的断面，其上制成一个具有平面化上表面的第二隔离层，该隔离层包括一个平面化的SiO₂和一个平面化的光漆层。

图11所示一半导体衬底断面，已进行过平面化处理，并且第一电极层的上表面已露出。

图12所示一半导体衬底面，其上已制成一个第二电极层。

图13所示一半导体衬底的俯视图，其上已构成第二电极层和第一电极层，并已制成源/漏区。

在衬底11的主表面12上首先腐蚀在第一隔离沟道13和第二隔离沟道14(见图1)。该衬底11可是一单晶硅片或一SOI衬底上的单晶硅层。第一隔离沟道13和第二隔离沟道14采用一个沟道掩膜并采用各向异性干腐蚀方法制成，如采用CL₂/HBr化学材料。第一隔离沟道13的宽度例如为0.5μm，第二隔离沟道14的宽度例如为40μm，隔离沟道13和第二隔离沟道14的深度例如为400nm。第一隔离沟道13和第二隔离沟道14确定有源区15，在有源区中将制成其它构件。

之后，在全平面上淀积一层易于覆盖棱角的第一隔离层(见图2)。第一隔离层16的淀积例如采用TEOS方法，采用SiO₂材料，层的厚度例如为450nm。第一隔离层16填充满第一隔离沟道13。在第二隔离沟道14上的第一隔离层16则有一个明显的阶梯。

在第一隔离层16的上表面采用光刻工艺处理步骤，例如由光漆制成一个掩膜17。掩膜17有一些开口18。开口18位于第一隔离沟道13和有源区15之上。相邻的开口18重叠一起。在有源区15上面的开口18在侧面高于有源区15，这样开口18也部分的位于第二隔离沟道14的上面。开口18于侧面高于有源区15的高度最好至少与第一隔离层16的厚度相同(在图2中只画出一个开口18，该开口18高于两个有源区15和第一隔离沟道13)。

采用掩膜17作为抗腐蚀掩膜，在各向异性干腐蚀方法中，对第一隔离层16有选择的向掩膜17和衬底11方向腐蚀。这样在第二隔离沟道14内形成支撑结构161并且在第二隔离沟道14的侧翼形成隔离体162(见图3)。第一隔离沟道仍被第一隔离层16填充满。

之后，采用例如是湿化学处理方法以有机溶液除去掩膜。

然后，进行热氧化过程，露出的硅，如在第二隔离沟道内，在支撑结构161和隔离体162之外的硅将生成SiO₂结构19。

之后，再生成第二隔离层120，该隔离层有一个平面化的上表面(见图4)。第二隔离层120例如是由SiO₂构成，在进行热处理时可以流动。特别适用的材料是硅玻璃，如硼磷硅玻璃，磷硅玻璃，硼硅玻璃或者是可流动的氧化物，如Dow Corning公司用商品名Fox^TM所提供的氧化物。第二隔离层120的淀积厚度例如为500nm，淀积后在约950℃的温度下进行热处理。在热处理时第二隔离层120产生流动，这样可形成一个平整的上表面。

此后进行各向异性的干腐蚀处理过程。SiO₂层被有选择的向硅的方向进行腐蚀。借助这种各向异性的干腐蚀处理过程可达到一种平面化处理的效果。干腐蚀处理过程一直进行到有源区15的主表面12被露出(见图5)。由于第二隔离层120的上表面是平整的，所以在进行各向异性干腐蚀处理后也会得到平整的上表面。这时，第一隔离沟13和第二隔离沟14均被绝缘材料填充满。

平面化腐蚀去除处理也可以采用化学机械研磨方式或CMP方式与干腐蚀过程结合进行。处理过程直至达到主平面12。

然后开始在有源区15内进行制成其它构件的过程。

在半导体衬底21上制成一个栅极介电质22，一个第一电极层23和一个覆盖层24。(如图6所示)。衬底为单晶硅，例如可是单晶硅片或是SOI衬底上的单晶硅层。栅极介电质22例如将SiO₂通过热氧化处理生成，其厚度例如为6nm。第一电极层23例如由掺杂的多晶硅生成，其厚度为200nm。覆盖层24由例如一层Si₃N₄或SiO₂生成，其厚度为50nm至150nm。

覆盖层24通过采用光刻工艺处理方法和干腐蚀处理方法构成。之后，采用各向异性干腐蚀处理方法，例如采用CL₂/HBr化学材料腐蚀出第一隔离沟道25和第二隔离沟道26，腐蚀过程进行直至达到衬底21(见图7)。在处理过程中覆盖层24保护第一电极层23的上表面。第一隔离沟道25的宽度小于第二隔离沟道26。第一隔离沟道25和第二隔离沟道26确定有源区27，在该有源区内将制成其它构件。第一隔离沟道25的宽度例如有0.5μm，第二隔离沟道26的宽度例如为40μm。第一隔离沟道25和第二隔离沟道26的深度例如为400nm，从第一电极层23的上边缘算起。为了有利于被腐蚀的硅平面(腐蚀损伤)和在沟道上边缘形成一个鸟嘴形结构可进行一次高温氧化处理。

之后，在全平面上淀积一层易于覆盖棱角的第一隔离层28。第一隔离层28可采用例如一种TEOS方法生成，隔离层28的厚度为500nm(见图8)。由于第一隔离沟道25的宽度为0.5μm，第二隔离沟道26的宽度为40μm，这样，第一隔离沟道25将被第一隔离层填充满。而在第二隔离沟道26上则形成一个阶梯，其高度差大约与第一隔离层28的厚度相同。

在第一隔离层28的上表面借助光刻工艺处理步骤制成一个掩膜29。掩膜29有一些开口210，这些开口210在第一隔离沟道25和有源区27之上面。并且相邻的开口210重叠在一起，高于有源区27的开口210是于侧面高于有源区27。

当有源区与第一隔离沟道25相邻时，在有源区27上面的开口210与第一隔离沟道25上面的开口210相重叠。当有源区27与第二隔离沟道26相邻时，开口210只达到第二隔离沟道26内。开口210向有源区27相邻的第二隔离沟道26的方向与有源区27相搭接的量要根据不同的处理过程参数选择不同。例如，采用光刻方法，调整的精确度，隔离沟道25和26的深度等等。搭接量最好选择在至少与第一隔离层28的厚度相同。

在有选择的向掩膜29和衬底21方向进行各向异性的干腐蚀之后，构成隔离层28。同时在第二隔离沟道26内形成支撑结构281和在第二隔离沟道26的侧翼形成隔离体282(见图9)。第一隔离沟道25仍保持被第一隔离层28填充满的状态。当第二隔离沟道26内的衬底21的上表面被露出时，腐蚀过程即停止。之后，用例如湿化学方法将掩膜29除去。

此后，进行高温氧化处理，通过处理使第二隔离沟道26内衬底21所露出的上表面上生成一个SiO₂结构211，其厚度例如为20nm(见图10)。

此后，将在全平面上制成一个平面化的SiO₂层212。其制成过程为先淀积可流动的SiO₂，再在950℃进行高温处理，使其流动。这个平面化的SiO₂层可为如硅玻璃构成，例如：硼磷硅玻璃，磷硅玻璃或硼硅玻璃，或者由可流动的氧化物构成，如Dow Corning公司以商品名Fox^TM所提供的氧化物。同样，在SiO₂层流动后，该平面化后的SiO₂层212的上表面仍会有轻微的不平整现象。

平面化的SiO₂层212的厚度应为能将第二隔离沟道26和其上面SiO₂结构211全部由平面化的SiO₂层212填充满。平面化的SiO₂层212的淀积厚度例如可为600nm。

之后，在全平面上再涂上一层平面化漆层213，用该漆层213将平面化的SiO₂层上表面不平之处涂平。平面化的SiO₂层和平面化的漆层213共同构成一个具有平整上表面的第二隔离层。平面化漆层213最好采用一种其平面化长度可达到200nm的漆。这种平面化漆例如可采用Allied Signal公司的Lack Accuflo漆。

在各向异性干腐蚀处理过程中，对平面化漆层213，平面化SiO₂层212和第一隔离层28采用同样的腐蚀率进行处理。之后，例如采用CHF₃/NF₃/Ar等离子体进行平面化处理过程。干腐蚀过程进行到第一电极层23的上表面露出后才结束(见图11)。由于第一电极层23的上表面高于栅极介电质22和有源区27的上表面约200nm，因此，加工的容许偏差范围在150-170nm之间。此时第一隔离沟道25和第二隔离沟道26中均充满绝缘材料，并且具有平整的上表面。在第二隔离沟道26中的绝缘材料还包括隔离体282和在构成第一隔离层28时生成的支撑结构281，以及SiO₂层211和平面化的SiO₂层212。在第一隔离沟道25中所充填的绝缘材料主要为第一隔离层28的材料。

之后，在全表面上再制成第二电极层214(见图12)。第二电极层214可由下列导电材料构成，例如：钨，掺杂的多晶硅，其它金属，金属硅化物，TiN或者为金属和硅的组合层，TiN和硅的组合层或为很薄的电介质(SiO₂或Si₃N₄)和掺杂硅的组合层。

此后，采用同一个掩膜进行各向异性干腐蚀处理过程。构成第二电极层214和再次构成第一电极层23。此时，在第二电极层214上制成一个导电面215(见俯视图13)。在导电面215下有从第一电极层23引出的栅极，导电面215与27的栅极联连。

此后，仍用已知的方法在导电面215的侧翼和栅极上制成隔离体(没有画出)。通过注入方法在有源区27上制成源/漏区216。源/漏区216与栅极介电质和栅电极构成MOS晶体管。

这种集成电路将再通过已知的方法淀积一个中间氧化层，打通连接口和进行金属化过程而制成。

如果集成电路布线中栅极是采用不同的掺杂制成的，如CMOS-开关电路中双栅极技术，则第一电极层23在淀积第二电极层214之前，最好是在第一电极层构成之后，采用一个或多个附加掩膜分区进行掺杂。

Claims (9)

1.一种加工集成电路布线的方法，

-在一个半导体衬底(11)的主表面(12)上腐蚀第一隔离沟道(13)和第二隔离沟道(14)，第一隔离沟道(13)和第二隔离沟道(14)确定有源区(15)，

-第一隔离沟道(13)的宽度小于第二隔离沟道(14)，

-制成一个具有易于覆盖棱角的第一隔离层(16)，第一隔离层(16)将第一隔离沟道(13)基本上填充满，

-制成一个掩膜(17)，该掩膜(17)具有一些开口(18)，开口(18)位于第一隔离沟道(13)和有源区(15)之上，并且在有源区(15)之上的开口(18)从侧面与有源区(15)重叠，

-采用各向异性腐蚀方法构成第一隔离层(16)，同时在第二隔离沟道(14)内制成支撑结构(161)和在第二隔离沟道的侧翼制成隔离体(162)，

-除去掩膜(17)，

-制成一个具有基本上平面化上表面的第二绝缘层(120)，

-通过平面化处理过程将有源区(15)范围的主表面(12)露出。

2.根据权利要求1所述的方法，

掩膜(17)的开口(18)高于有源区(15)并且从侧面有一段与有源区(15)重叠，该段的宽度至少与第一绝缘层(16)的厚度相同。

3.根据权利要求1或2所述的方法，

其平面化处理过程是采用各向异性干腐蚀方法。

4.根据权利要求1至3的任一权利要求所述的方法，

-在腐蚀加工第一隔离沟道(25)和第二隔离沟道(26)之前，在半导体衬底(21)的主表面制成一个栅极介电质(22)和一第一电极层(23)，

-在腐蚀加工第一隔离沟道(25)和第二隔离沟道(26)时，构成栅极介电质(22)和第一电极层(23)，

-在平面化处理过程中，所构成的第一电极层(23)的上表面被露出。

5.根据权利要求4所述的方法，

在腐蚀加工第一隔离沟道(25)和第二隔离沟道(26)之后，进行高温氧化过程处理。

6.根据权利要求4或5所述的方法，

在生成第二隔离层时，至少有一层(212)由可流动的氧化物淀积并且通过流动制成。

7.根据权利要求4至6之任一权利要求所述的方法，

-在平面化处理过程后又制成一个第二电极层(214)，

-采用一个共同的掩膜对第二电极层(214)和第一电极层(23)进行构成加工，并且在第一电极层(23)上制成栅电极和在第二电极层(214)上制成一个用于栅电极之间极连接的导电面(215)，

-制成源/漏区(216)，该源/漏区(216)与一个栅电极共同构成一个MOS晶体管。

8.根据权利要求7所述的方法，

-制成至少一个n沟道MOS晶体管和一个p沟道MOS晶体管，这两种晶体管有不同掺杂的栅极，

-为了对栅电极进行不同的掺杂，在制成第二电极层(214)之前，对已构成的第一电极层23进行不同的掺杂。

9.根据权利要求1至8之任一权利要求所述的方法，

-第一绝缘层由SiO₂构成，

-第一电极层(23)由掺杂的多晶硅构成，

-第二电极层(214)至少具有一种掺杂硅，金属硅，金属和/或一种有机导体，

-至少在半导体衬底的主表面范围内为单晶硅。

Images