KR100613348B1 - 균질 증착법에 의해 형성된 장벽 금속막을 갖는 반도체소자의 금속 배선 형성 방법 - Google Patents
균질 증착법에 의해 형성된 장벽 금속막을 갖는 반도체소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100613348B1 KR100613348B1 KR1020040110619A KR20040110619A KR100613348B1 KR 100613348 B1 KR100613348 B1 KR 100613348B1 KR 1020040110619 A KR1020040110619 A KR 1020040110619A KR 20040110619 A KR20040110619 A KR 20040110619A KR 100613348 B1 KR100613348 B1 KR 100613348B1
- Authority
- KR
- South Korea
- Prior art keywords
- barrier metal
- film
- metal layer
- metal film
- forming
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 107
- 239000002184 metal Substances 0.000 title claims abstract description 107
- 230000004888 barrier function Effects 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000008021 deposition Effects 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 49
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000009832 plasma treatment Methods 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000005245 sintering Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000000992 sputter etching Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 4
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 51
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 16
- 239000010936 titanium Substances 0.000 description 4
- 150000002902 organometallic compounds Chemical class 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 금속 배선 형성 방법을 제공한다. 본 발명은 반도체 기판 상에 하부 금속층을 형성하고, 상기 하부 금속층 상에 비아홀을 갖는 층간 절연막을 형성한다. 상기 하부 금속층의 표면 및 비아홀 내에 제1 장벽 금속막을 형성하고, 상기 제1 장벽 금속막 상에, 증착, 소결 및 플라즈마 처리가 동시에 수행되는 균질 증착법(Homogeneous Deposition)으로 제2 장벽 금속막을 형성한다. 상기 제2 장벽 금속막 상에 상기 비아홀을 매립하는 상부 금속층을 형성한다. 이에 따라, 본 발명의 제2 장벽 금속막은 균질 증착법으로 형성되어 저항이 낮아 소자 성능, 즉 스피드를 향상시킬 수 있고, 불순물 제거 효과를 극대화하여 소자의 수명을 증가시킬 수 있다.
장벽 금속막, 균질 증착법
Description
도 1 및 도 2는 종래 기술에 의한 증착된 티타늄 질화막(TiN)의 사진을 도시한 도면이다.
도 3 내지 도 7은 본 발명에 의한 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 8은 종래 기술에 의해 형성된 제2 장벽 금속막과 본원 발명을 비교하기 위하여 도시한 단면도이다.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 상세하게는 장벽금속막(barrier metal layer)을 갖는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 금속 배선 형성 방법은 하부 금속막 상에 형성되는 비아홀(via hole) 내에 티타늄(Ti)으로 이루어지는 제1 장벽 금속막과, 티타늄 질화막(TiN)으로 이루어지는 제2 장벽 금속막을 순차적으로 형성한 후, 상기 제2 장벽 금속막 상에 상기 비아홀을 매립하는 금속 배선을 형성한다.
상기 제2 장벽 금속막을 비아홀 내에 고르게 형성시키기 위해 화학기상증착법(CVD)에 의한 티타늄질화막(TiN)을 형성하는 CVD TiN 방법이 가장 최근에 사용되는 선행기술로 각광받고 있다. 상기 CVD TiN 방법은 전구체(Precursor)인 금속유기화합물의 열분해에 의한 증착, 증착된 박막의 소결(Densification) 및 불순물을 제거하기 위한 플라즈마 처리(Plasma Treatment) 공정으로 이루어진다. 여기서, 증착 및 소결의 2공정으로 증착하는 방법을 이질 증착법(Heterogeneous Deposition)이라 명명한다.
도 1 및 도 2는 종래 기술에 의한 증착된 티타늄 질화막(TiN)의 사진을 도시한 도면이다.
구체적으로, 도 1은 이질 증착법에 의해 티타늄 질화막을 증착할 때 플라즈마 처리하지 않은 경우이고, 도 2는 이질 증착법에 의해 티타늄 질화막을 증착할 때 플라즈마 처리한 경우이다. 도 1에 도시한 바와 같이 플라즈마 처리하지 않은 티타늄 질화막의 구조는 일반적인 금속이 갖는 결정 구조(Crystal Structure)가 아닌 비정질(Amorphous)구조이며 비전도체와 유사한 저항을 갖는다. 그리고, 도 2에 도시한 바와 같이 플라즈마 처리한 티타늄 질화막은 플라즈마 처리 시간에 무관하게 일정 두께 이상의 박막의 하부는 플라즈마 처리 효과를 거두지 못하여 저항 상승 요인으로 작용한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하여 저항이 낮은 장벽금속막(barrier metal layer)을 갖는 반도체 소자의 금속 배선 형성 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 반도체 소자의 금속 배선 형성 방법은 반도체 기판 상에 하부 금속층을 형성하고, 상기 하부 금속층 상에 비아홀을 갖는 층간 절연막을 형성한다. 상기 하부 금속층의 표면 및 비아홀 내에 제1 장벽 금속막을 형성하고, 상기 제1 장벽 금속막 상에, 증착, 소결 및 플라즈마 처리가 동시에 수행되는 균질 증착법으로 제2 장벽 금속막을 형성한다. 상기 제2 장벽 금속막 상에 상기 비아홀을 매립하는 상부 금속층을 형성한다.
이상과 같이 본 발명은 제2 장벽 금속막을 균질 증착법으로 형성함으로써, 저항을 감소시켜 소자 성능, 즉 스피드를 향상시킬 수 있고, 불순물 제거 효과를 극대화하여 반도체 소자의 수명을 증가시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 3 내지 도 7은 본 발명에 의한 반도체 소자의 금속 배선 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 3을 참조하면, 반도체 기판(100), 예컨대 실리콘 기판 상에 하부 금속층(105)을 형성한다. 상기 하부 금속층(105)은 알루미늄막으로 형성한다. 본 실시예에서는 상기 반도체 기판(100) 상에 바로 하부 금속층(105)을 형성하는 것으로 도시하였으나, 하부 금속층(105) 아래의 반도체 기판(100) 상에는 절연막이나 기타의 막질들이 존재할 수 있다. 상기 하부 금속층(105) 상에 층간 절연막(110)을 형성한다. 상기 층간 절연막(105)은 산화막으로 형성한다.
도 4를 참조하면, 상기 층간 절연막(110)을 패터닝하여 상기 하부 금속층(105)을 노출하는 비아홀(112)을 형성한다. 이어서, 상기 비아홀(112) 내에 노출된 하부 금속층(105) 상의 자연산화막을 제거하도록 스퍼터 식각한다. 상기 스퍼터 식각으로 인해 상기 비아홀(112) 부위의 입구를 약간 넓게 하여 후에 형성되는 장벽금속막 및 상부 금속층이 오버행(Over Hang)에 의한 섀도우(Shadow) 효과없이 잘 채워지도록 해준다. 상기 스퍼터 식각은 후의 장벽 금속막 형성용 장치를 이용하여 수행한다.
도 5를 참조하면, 상기 비아홀(112)의 내부 및 패턴된 층간 절연막(110) 상에 제1 장벽 금속막(115)을 형성한다. 상기 제1 장벽 금속막(115)은 티타늄(Ti)막으로 형성한다. 상기 제1 장벽 금속막(115)은 상기 하부 금속층(105)과 후에 형성되는 상부 금속층간의 오믹 콘택을 위하여 형성한다.
이어서, 상기 제1 장벽 금속막(115) 상에 제2 장벽 금속막(120)을 형성한다. 상기 제2 장벽 금속막(120)은 제1 장벽 금속막(115) 상의 비아홀(112) 내부에 형성된다. 상기 제2 장벽 금속막(120)은 티타늄 질화막(TiN)으로 형성한다. 상기 제2 장벽 금속막(120)은 비아홀의 양측벽 및 바닥에 고르게(Conformal하게) 형성되어 후속의 상부 금속층 증착시에 발생 가능한 불소(Fluorine) 침투(Attack)를 막아주는 동시에 오믹 콘택을 유지시킨다.
상기 제2 장벽 금속막(120)은 CVD TiN 증착 방법을 이용하는데 증착, 소결 및 플라즈마 처리가 동시에 수행되는 균질 증착법(Homogeneous Deposition)으로 형성한다. 즉, 본 발명의 제2 장벽 금속막(120)은 전구체인 금속유기화합물의 증착, 소결 및 플라즈마 처리를 순차적으로 수행하는 이질 증착법으로 형성하지 않고, 직접적인 플라즈마 에너지에 의한 금속유기화합물의 열분해, 소결 및 불순물 제거가 동시에 이루어지는 균질 증착법으로 형성한다. 상기 제2 장벽 금속막(120) 형성시 플라즈마 파워(Plasma Power)를 100 내지 2kw 범위에서 수행한다. 상기 제2 장벽 금속막(120) 형성시 상온 내지 500℃의 범위의 저온 증착 또는 그 이상의 고온에서도 증착한다.
이렇게 균질 증착법으로 형성할 경우, 본 발명의 제2 장벽 금속막(120)은 결정질 구조로 형성되는데, 바람직하게는 70Å 이상의 두께에서 결정질 구조로 형성된다. 본 발명의 제2 장벽 금속막(120)은 모든 두께 범위에서 500uΩ-cm 이하의 비저항을 얻을 수 있다. 그리고, 본 발명의 제2 장벽 금속막(120)은 불순물 함유량을 모든 두께 범위에서 5 원자%(atomic %) 이하로 얻을 수 있다.
본 발명의 제2 장벽 금속막(120)은 플라즈마 투과 깊이 한계에 따른 불순물 제거 효율을 높일 수 있고, 불순물 제거 효율의 극대화로 비저항을 감소시킬 수 있다. 특히, 종래에는 플라즈마 처리 투과 깊이 한계로 원하는 비저항을 가진 일정 두께 이상의 제2 장벽 금속막을 증착하기 어려웠으나, 본 발명은 균질 증착법으로 원하는 두께의 제2 장벽 금속막(120)을 얻을 수 있다.
도 6을 참조하면, 상기 제2 장벽 금속막(120) 상의 비아홀(112)을 충분히 매립하도록 상부 금속층(125)을 형성한다. 상기 상부 금속층(125)은 텅스텐막으로 형 성한다. 상기 상부 금속층(125)은 층간 절연막(110) 상의 제2 장벽 금속막(120) 상에도 형성된다.
도 7을 참조하면, 상기 상부 금속층(125)을 화학기계적연마(CMP)나 에치백(etch-back)한다. 이에 따라, 상기 비아홀(112)에 매립되는 상부 금속층(125), 즉 금속 플러그를 형성한다. 이때, 상기 제1 장벽 금속막(115) 및 제2 장벽 금속막(120)도 식각되어 비아홀(112) 내에 형성된다.
이하에서는, 도 7 및 도 8을 참조하여 본 발명 및 종래 기술에 의해 형성된 제2 장벽 금속막을 비교하여 설명한다.
도 7 및 도 8은 본 발명 및 종래 기술에 의해 형성된 제2 장벽 금속막을 비교하기 위하여 도시한 단면도이다.
구체적으로, 도 7 및 도 8에서 편의상 동일한 참조번호는 동일한 부재를 나타낸다. 도 8과 같이 이질 증착법을 이용하여 제2 장벽 금속막(220)을 형성할 경우도면 해치로 표현한 바와 같이 비아홀의 바닥은 소결이 이루어지지만, 비아홀의 측벽은 플라즈마 방향성에 의해 소결이 이루어지지 않는다. 이에 따라, 후공정의 상부 금속층, 즉, 텅스텐 플러그 형성시 텅스텐 키 홀 크기(Key Hole Size)가 커지게 된다.
이에 반하여, 도 7에 도시한 바와 같이 균질 증착법을 이용하여 제2 장벽 금속막을 증착할 경우, 해치로 표현한 바와 같이 비아홀의 바닥 및 양측벽 모두가 충분히 소결된다. 이에 따라, 후공정의 상부 금속층 패턴, 즉, 텅스텐 플러그 형성시 텅스텐 키 홀 크기(Key Hole Size)도 극적으로 감소시킬 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시예가 가능할 것이다.
상술한 바와 같이 본 발명의 제2 장벽 금속막은 플라즈마에 의해 열분해되므로 저온에서 증착이 가능하고, 플라즈마 투과 깊이 한계에 따른 불순물 제거 효율을 높일 수 있고 비저항을 감소시킬 수 있다.
본 발명의 제2 장벽 금속막은 비저항 감소로 소자 성능, 즉 스피드를 향상시킬 수 있고, 반도체 소자 특성에 악영향으로 주는 불순물 제거로 반도체 소자의 수명을 증가시킬 수 있다.
결과적으로, 본 발명은 반도체 소자의 금속 배선 형성시 균질 증착법을 통하여 제2 장벽 금속층을 형성하기 때문에 상부 금속층의 특성을 향상시켜 소자의 특성 향상 및 불량을 감소시킬 수 있다.
Claims (7)
- 반도체 기판 상에 하부 금속층을 형성하는 단계;상기 하부 금속층 상에 비아홀을 갖는 층간 절연막을 형성하는 단계;상기 비아홀에 노출된 상기 하부 금속층을 스퍼터 식각하는 단계;상기 하부 금속층의 표면 및 비아홀 내에 제1 장벽 금속막을 형성하는 단계;상기 제1 장벽 금속막 상에, 증착, 소결 및 플라즈마 처리가 동시에 수행되는 균질 증착법으로 제2 장벽 금속막을 형성하는 단계; 및상기 제2 장벽 금속막 상에 상기 비아홀을 매립하는 상부 금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 삭제
- 제 1항에 있어서,상기 제2 장벽 금속막은 화학기상증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1항에 있어서,상기 제2 장벽 금속막은 TiN막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1항에 있어서,상기 제2 장벽 금속막은 결정질 구조로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1항에 있어서,상기 제2 장벽 금속막은 상온 내지 500℃의 범위에서 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1항에 있어서,상기 상부 금속층은 상기 비아홀을 매립하면서 상기 층간 절연막 상에 텅스텐막을 형성하는 단계와, 상기 텅스텐막을 에치백이나 화학기계적연마하여 상기 비아홀에만 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110619A KR100613348B1 (ko) | 2004-12-22 | 2004-12-22 | 균질 증착법에 의해 형성된 장벽 금속막을 갖는 반도체소자의 금속 배선 형성 방법 |
| US11/316,632 US20060134930A1 (en) | 2004-12-22 | 2005-12-20 | Method for forming a metal contact in a semiconductor device having a barrier metal layer formed by homogeneous deposition |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110619A KR100613348B1 (ko) | 2004-12-22 | 2004-12-22 | 균질 증착법에 의해 형성된 장벽 금속막을 갖는 반도체소자의 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060072222A KR20060072222A (ko) | 2006-06-28 |
| KR100613348B1 true KR100613348B1 (ko) | 2006-08-21 |
Family
ID=36596535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040110619A KR100613348B1 (ko) | 2004-12-22 | 2004-12-22 | 균질 증착법에 의해 형성된 장벽 금속막을 갖는 반도체소자의 금속 배선 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060134930A1 (ko) |
| KR (1) | KR100613348B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7927990B2 (en) * | 2007-06-29 | 2011-04-19 | Sandisk Corporation | Forming complimentary metal features using conformal insulator layer |
| TW201403782A (zh) * | 2012-07-04 | 2014-01-16 | Ind Tech Res Inst | 基底穿孔的製造方法、矽穿孔結構及其電容控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020037419A (ko) * | 2000-11-14 | 2002-05-21 | 박종섭 | 반도체 소자의 금속배선 형성방법 |
| KR20030000823A (ko) * | 2001-06-27 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
| KR20030044341A (ko) * | 2001-11-29 | 2003-06-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20040037793A (ko) * | 2002-10-30 | 2004-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999318A (en) * | 1986-11-12 | 1991-03-12 | Hitachi, Ltd. | Method for forming metal layer interconnects using stepped via walls |
| US6081034A (en) * | 1992-06-12 | 2000-06-27 | Micron Technology, Inc. | Low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer |
| JPH10508656A (ja) * | 1994-10-11 | 1998-08-25 | ゲレスト インコーポレーテツド | コンフオーマルなチタン系フイルムおよびその製造方法 |
| US5856220A (en) * | 1996-02-08 | 1999-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a double wall tub shaped capacitor |
| US6780765B2 (en) * | 1998-08-14 | 2004-08-24 | Avery N. Goldstein | Integrated circuit trenched features and method of producing same |
| US6284655B1 (en) * | 1998-09-03 | 2001-09-04 | Micron Technology, Inc. | Method for producing low carbon/oxygen conductive layers |
| US6319822B1 (en) * | 1998-10-01 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Process for forming an integrated contact or via |
| TW412792B (en) * | 1999-02-10 | 2000-11-21 | Applied Materials Inc | Etching back process for solving the plug loss |
| US6403465B1 (en) * | 1999-12-28 | 2002-06-11 | Taiwan Semiconductor Manufacturing Company | Method to improve copper barrier properties |
| US6388880B1 (en) * | 2000-10-19 | 2002-05-14 | Fijitsu Network Communications, Inc. | Removable fan tray assembly with latching features |
| JP3967567B2 (ja) * | 2001-07-30 | 2007-08-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6664122B1 (en) * | 2001-10-19 | 2003-12-16 | Novellus Systems, Inc. | Electroless copper deposition method for preparing copper seed layers |
| DE10240116A1 (de) * | 2002-08-30 | 2004-03-11 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung lokaler Verbindungsbarrierenschichten |
-
2004
- 2004-12-22 KR KR1020040110619A patent/KR100613348B1/ko not_active IP Right Cessation
-
2005
- 2005-12-20 US US11/316,632 patent/US20060134930A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020037419A (ko) * | 2000-11-14 | 2002-05-21 | 박종섭 | 반도체 소자의 금속배선 형성방법 |
| KR20030000823A (ko) * | 2001-06-27 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
| KR20030044341A (ko) * | 2001-11-29 | 2003-06-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20040037793A (ko) * | 2002-10-30 | 2004-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060134930A1 (en) | 2006-06-22 |
| KR20060072222A (ko) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101225642B1 (ko) | Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법 | |
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| TW201926558A (zh) | 半導體裝置的形成方法 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| KR100518228B1 (ko) | 반도체 소자의 제조방법 | |
| KR100613348B1 (ko) | 균질 증착법에 의해 형성된 장벽 금속막을 갖는 반도체소자의 금속 배선 형성 방법 | |
| KR19980060600A (ko) | 반도체소자의 금속 배선 형성 방법 | |
| JP2008305921A (ja) | 半導体装置及びその製造方法 | |
| CN1452234A (zh) | 阻绝气体释放及凸出结构产生的双镶嵌方法 | |
| KR100361207B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100515370B1 (ko) | 반도체 소자의 플러그 제조 방법 | |
| WO2024031816A1 (zh) | 半导体结构及其制备方法 | |
| KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100617046B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101158059B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100729905B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| TWI464785B (zh) | 金屬閘極結構及其製造方法 | |
| KR100687879B1 (ko) | 반도체 소자의 금속컨택 형성방법 | |
| KR20090069568A (ko) | 반도체소자 및 그 제조방법 | |
| KR100376258B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR20000066420A (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| KR100575884B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US7517793B2 (en) | Method of forming metal wire in semiconductor device | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| KR100738578B1 (ko) | 반도체 장치의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |