TWI464785B - 金屬閘極結構及其製造方法 - Google Patents

Description

金屬閘極結構及其製造方法

本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種金屬閘極結構及其製造方法。

傳統半導體製程中，大多是使用氧化矽(SiO₂ )為閘介電層，但隨著積體電路產業的快速發展，為了提高元件之積集化並增加其驅動能力，必須將整個電路元件大小的設計往尺寸縮小的方向前進。當閘極之線寬設計縮短時，而閘介電層的厚度也必須隨之變薄，如此會造成直接穿隧(direct tunneling)機率的增加，進而引起閘極漏電流(leakage current)急遽的增加。為解決此問題，具有高介電常數(high-k)之介電層，成了眾所矚目的閘介電層材料。

但是，因為高介電常數材料的使用會降低遷移率及元件可靠度，目前要將高介電常數的介電層整合入電晶體，仍然遭遇到一些技術性的困難。另外，隨著閘介電層之厚度的變薄，硼原子穿隧(B penetration)與多晶矽閘極空乏(poly depletion)的現象更加嚴重。其中，硼原子穿隧可藉由摻雜少量氮於氧化層中予以緩和，但多晶矽閘極空乏的影響卻難以避免。再加上，由於高介電常數的介電層的使用會使元件的臨界電壓增加，而使高介電常數的介電層無法與多晶矽閘極整合在一起。因此，有人提出以金屬閘極(metal gate)取代多晶矽的作法，除了可以免除多晶矽閘極空乏外，亦可降低閘極寄生電阻。

圖1為習知金屬閘極結構的局部剖面示意圖。請參照圖1，金屬閘極結構100是堆疊於半導體基底101上，其包括閘介電層110、金屬閘極120以及多晶矽層130，且其形成方法是在半導體基底101上依序沈積具有高介電常數的介電材料層、金屬層以及多晶矽材料層，之後再對這些膜層進行圖案化製程，以形成由閘介電層110、金屬閘極120以及多晶矽層130堆疊而成的閘極結構100。

然而，在將多晶矽層沈積於金屬材料層上時，由於金屬層對多晶矽材料層的沈積有催化作用，使得多晶矽材料層因沈積速率不均而產生缺陷，導致在後續的圖案化製程中因曝光失焦而無法精準地形成所需尺寸之閘極結構100。此外，具有缺陷之多晶矽層130在後段蝕刻製程中也會產生蝕刻輪廓不佳的問題。

有鑑於此，本發明提供一種金屬閘極結構的製造方法，其可避免矽層產生缺陷，以提高製程良率。

本發明再提供一種金屬閘極結構，以同時兼顧元件效能與製程良率。

本發明提出一種金屬閘極結構的製造方法，其係先在半導體基底上形成具有高介電常數的閘介電層，接著在閘介電層上方形成第一含金屬層(metal-containing layer)，其中此第一含金屬層具有遠離閘介電層的表面。然後，對第一含金屬層的上述表面進行表面處理，以提高此表面的含氮量。接續，在第一含金屬層的上述表面上形成矽層。之後，圖案化閘介電層、第一含金屬層及矽層，以形成堆疊結構。

在本發明的較佳實施例中，上述之表面處理為快速高溫氮化(rapid thermal nitridation,RTN)處理製程。

在本發明的較佳實施例中，上述之快速高溫氮化處理製程的工作溫度大於攝氏500度。

在本發明的較佳實施例中，上述之快速高溫氮化處理製程的工作氣體包括氮氣或氨氣。

在本發明的較佳實施例中，上述之表面處理包括乾式處理或濕式處理。

在本發明的較佳實施例中，上述之表面處理是採用電漿進行乾式處理。

在本發明的較佳實施例中，上述之表面處理是採用含銨之液體進行濕式處理。

在本發明的較佳實施例中，上述之第一含金屬層的材質包括氮化鈦、氮化鉭或氮化鋁。

在本發明的較佳實施例中，形成上述之第一含金屬層的方法包括物理氣相沉積、化學氣相沉積或原子層沉積。

在本發明的較佳實施例中，更包括在形成上述之第一含金屬層時，改變含氮氣體的通入濃度，以使所形成之第一含金屬層中的含氮量在垂直其表面的方向上非均化。

在本發明的較佳實施例中，上述之金屬閘極結構的製造方法更包括在半導體基底上形成具有開口的介電層，其中此開口係暴露出上述之堆疊結構。接著，移除矽層以暴露出第一含金屬層之表面。然後，此開口內填入第二含金屬層，以使其覆蓋開口之側壁及第一含金屬層之表面，之後再於第二含金屬層上形成導電層。

在本發明的較佳實施例中，上述之金屬閘極結構的製造方法更包括在形成上述閘介電層前，於半導體基底上形成中介層(inter layer)。

在本發明的較佳實施例中，上述之金屬閘極結構的製造方法更包括在形成上述第一含金屬層之前，於上述閘介電層上形成頂蓋層(cap layer)，而此第一含金屬層係形成於此頂蓋層上。

在本發明的較佳實施例中，上述之矽層可以是多晶矽層、非晶矽層或摻雜矽層。

本發明還提出一種金屬閘極結構，包括閘介電層、第一含金屬層以及矽層。其中，閘介電層是設置於半導體基底上，並具有高介電常數。第一含金屬層是設置於閘介電層上方，並具有遠離閘介電層的表面，且此表面的含氮量高於50%。矽層是設置於第一含金屬層的上述表面上。

本發明又提出一種金屬閘極結構，包括閘介電層、第一含金屬層、第二含金屬層以及導電層。其中，閘介電層是設置於半導體基底上，並具有高介電常數。第一含金屬層是設置於閘介電層上方，且其具有遠離閘介電層的表面，而此表面的含氮量高於50%。第二含金屬層是設置於第一含金屬層之表面上，並具有中央凹陷部。導電層則是填於第二含金屬層之中央凹陷部內。

在本發明的較佳實施例中，上述之第一含金屬層的材質包括氮化鈦、氮化鉭或氮化鋁。

在本發明的較佳實施例中，上述之金屬閘極結構更包括中介層，其設置於上述半導體基底與上述閘介電層之間。

在本發明的較佳實施例中，上述之金屬閘極結構更包括頂蓋層，其設置於上述閘介電層與上述第一含金屬層之間。

在本發明的較佳實施例中，上述之第一含金屬層中的含氮量在垂直上述表面的方向上非均化。

在本發明的較佳實施例中，上述之矽層可以是多晶矽層、非晶矽層或摻雜矽層。

本發明更提出一種金屬閘極結構的製造方法，其係先在半導體基底上形成具有高介電常數的閘介電層，接著在閘介電層上方形成第一含金屬層，其中此第一含金屬層具有遠離閘介電層的表面。然後，在第一金屬層之表面上形成矽層。之後，圖案化閘介電層、第一含金屬層及矽層，以形成堆疊結構。其中，在形成第一含金屬層或矽層的步驟中包括表面處理步驟，以對第一含金屬層之表面進行處理，以提高此表面的含氮量。

在本發明的較佳實施例中，上述之第一含金屬層的材質包括氮化鈦、氮化鉭或氮化鋁。

在本發明的較佳實施例中，形成上述之第一含金屬層的方法包括物理氣相沉積、化學氣相沉積或原子層沉積。

在本發明的較佳實施例中，形成上述第一含金屬的方法包括提供金屬前驅物，而上述表面處理步驟包括在形成此第一含金屬層時，臨場停止供應此金屬前驅物，並在大於攝氏500度的環境下，通入含氮氣體。舉例來說，此時所通入的氣體可以是氮氣或氨氣。

在本發明的較佳實施例中，上述之表面處理步驟例如是在形成上述矽層時，臨場(in-situ)氮化上述第一含金屬層的表面。

在本發明的較佳實施例中，上述之金屬閘極結構的製造方法更包括在半導體基底上形成具有開口的介電層，其中此開口係暴露出上述之堆疊結構。接著，移除矽層以暴露出第一含金屬層之表面。然後，此開口內填入第二含金屬層，以使其覆蓋開口之側壁及第一含金屬層之表面，之後再於該第二含金屬層上形成一導電層。

在本發明的較佳實施例中，上述之金屬閘極結構的製造方法更包括在形成上述閘介電層前，於半導體基底上形成中介層。

在本發明的較佳實施例中，上述之金屬閘極結構的製造方法更包括在形成上述第一含金屬層之前，於上述閘介電層上形成頂蓋層，而此第一含金屬層係形成於此頂蓋層上。

在本發明的較佳實施例中，上述之矽層可以是多晶矽層、非晶矽層或摻雜矽層。

本發明是將金屬閘極結構之第一含金屬層的表面含氮量提高，以使後續沈積在此表面上的矽層能具有良好的均勻性，進而避免矽層在沈積過程中產生缺陷而影響元件效能或降低製程良率。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖2A至圖2D為本發明之一實施例中的金屬閘極結構在部分製程中的剖面示意圖。圖3則為本發明之一實施例中的金屬閘極結構製作流程方塊圖。請先參照圖2A及圖3，如步驟S310所述，首先在半導體基底210上方形成具有高介電常數的閘介電層220。值得一提的是，為避免閘介電層220與半導體基底210之間的界面特性對後續所形成之元件的效能及操作造成不良的影響，如步驟S305所述，本實施例是在形成閘介電層220之前，先於半導體基底210上形成一層中介層(inter layer)215，之後再於中介層215上形成閘絕緣層220。其中，中介層215的材質例如是氧化物、氮化物或氮氧化物。

請參照圖2B及圖3，如步驟S320所述，接著在閘介電層220上方形成第一含金屬層230，其中第一含金屬層230具有表面232，其係相對遠離閘介電層220。在本實施例中，第一含金屬層230的材質可以是氮化鈦、氮化鉭或氮化鋁，且其例如是以物理汽相沈積(physical vapor deposition,PVD)、化學汽相沈積(chemical vapor deposition,CVD)或原子層沈積(atomic layer deposition,ALD)的方式形成，但本發明不限於此。

特別的是，如步驟S315所述，本實施例還可以在形成第一含金屬層230之前，先於閘介電層220上形成一層頂蓋層(cap layer)225，之後再於頂蓋層225上形成第一含金屬層230。其中，頂蓋層225的材質可以是氧化鋁或鑭系元素之氧化物(LaO)，用以調整改變第一含金屬層230的功函數(work function)。

值得一提的是，在利用物理汽相沈積的方式將氮化鈦沈積於閘介電層220上方以作為第一含金屬層230的製程中，通常是以鈦金屬作為靶材，並通入氬氣及氮氣，利用反應性濺鍍(reactive sputtering)的方式，藉由氮氣氮化鈦靶材。由此可知，第一含金屬層230中的含氮量是由沈積製程中所通入的氮氣濃度來決定。而本發明可於第一含金屬層230的沈積製程中維持所通入的氮氣濃度，以形成含氮量均勻的第一含金屬層230。或者，也可以於第一含金屬層230的沈積製程中改變所通入的氮氣濃度，以形成在垂直表面232之方向上的含氮量非均化的第一含金屬層230。也就是說，第一含金屬層230的含氮量可以在遠離閘介電層220的方向上遞增、遞減或呈不規則變化。

請參照圖2B及圖3，如步驟S330所述，對第一含金屬層230的表面232進行表面處理，以提高表面232的含氮量。舉例來說，本實施例是在形成第一含金屬層230之後，接著進行快速高溫氮化處理製程，以提高表面232的含氮量。在本實施例中，表面232的含氮量例如是被提高至50%。具體而言，本實施例是在溫度大於攝氏500度的環境下，利用氮氣或氨氣來氮化表面232。

除此之外，在其他實施例中，還可以使用乾式的電漿製程來氮化表面232，如圖4之步驟S430所述。或者，也可以採用含銨之液體來進行濕式的表面處理來氮化表面232，如圖5之步驟S530所述，但本發明不以此為限。

之後，請參照圖2C及圖3，如步驟S340所述，在第一含金屬層230的表面232上形成矽層240。矽層240可以是非晶矽層、多晶矽層、經摻雜的矽層或具有其他形態(morphology)的矽層。之後，請參照圖2D及圖3，如步驟S350所述，圖案化堆疊在半導體基底210上的這些膜層。在本實施例中，即是圖案化中介層215、閘介電層220、頂蓋層225、第一含金屬層230及矽層240，以形成堆疊結構200，而此堆疊結構200即是本實施例所製成之金屬閘極結構。值得注意的是，由於表面232已透過前述表面處理製程來提高其含氮量以降低金屬分子的比例，因此形成於表面232上的矽層240均勻度佳，進而能夠避免在圖案化這些膜層的曝光製程中發生失焦的問題。

此外，上述之閘介電層220、第一含金屬層230以及矽層240的製程可以不破真空的方式依序進行。具體來說，本實施例例如是使用具有不同製程室的集束型製程設備(cluster tool)來進行形成閘介電層220、第一含金屬層230以及矽層240的製程，但本發明不以此為限。

特別的是，上述實施例係在形成第一含金屬層230之後，對其表面232進行表面處理以提高含氮量，但本發明不限於此。圖6為本發明之金屬閘極結構在另一實施例中的製作流程方塊圖，以下將針對本實施例與前述實施例之相異處加以說明。

請同時參照圖2B及圖6，如步驟S620所述，本實施例在形成第一含金屬層230的製程中還包括實行表面改質(surface-modifying)步驟，以便於提高表面232的含氮量。具體來說，本實施例例如是以化學汽相沈積或原子層沈積的方式形成第一含金屬層230，且在沈積製程中會提供金屬前驅物並通入含氮氣體，如氮氣或氨氣。而本實施例之表面改質步驟即是在第一含金屬層230的沈積製程中，停止提供金屬前驅物，並於溫度大於攝氏500度的環境下通入含氮氣體，以形成高含氮量的表面232。

此外，請參照圖2B及圖7，如步驟S740所述，本發明還可以是在形成矽層240的製程中，於高溫環境下臨場(in-situ)氮化處理第一含金屬層230的表面232，以提高其含氮量。舉例來說，其例如是在溫度大於攝氏500度的環境下，於矽層240的製程中臨場氮化處理第一含金屬層230的表面232。

需要知道的是，雖然前述實施例均以先閘極(gate-first)製程為例做說明，但熟習此技藝者應該知道，本發明亦適用於後閘極(gate-last)的製程與結構。圖8A至圖8D為本發明之另一實施例中的金屬閘極結構在製程中的剖面示意圖。請參照圖8A及圖8B，在藉由前述任一實施例之製程來形成堆疊結構200後，接著即在半導體基底210上形成具有開口812的介電層810，而開口812是暴露出矽層240。具體來說，如圖8A所示，本實施例例如是先在半導體基底210上共形地形成蝕刻終止層820覆蓋堆疊結構200，然後再於蝕刻終止層820上形成一層介電材料811。其中，蝕刻終止層820例如是由單層或多層氮化物所構成，並且可以選擇性地對後續所形成的金屬氧化物半導體提供應力。

接著，如圖8B所示，對介電材料811進行平坦化製程，並同時將位於堆疊結構200上的部分蝕刻終止層820移除，以形成具有開口812的介電層810而暴露出矽層240。在本實施例中，介電材料811的平坦化製程可以是化學機械研磨(chemical mechanical polishing,CMP)製程，但不以此為限。

值得一提的是，熟習此技藝者應該知道，在利用後閘極製程形成半導體元件時，通常會在完成堆疊結構200後，先在堆疊結構200兩側的半導體基底210中形成源極S與汲極D，並且在堆疊結構200兩側形成間隙壁802，之後才進行的蝕刻終止層820製程。在此，蝕刻終止層820還可以用來保護源極S/汲極D，避免其在後續於介電層810中形成與源極S/汲極D電性連接之接觸栓時發生過度蝕刻而損壞。

請參照圖8C，移除矽層240以暴露出第一含金屬層230的表面232。接著請參照圖8D，在開口812內填入第二含金屬層250，以使其覆蓋在開口812的側壁及第一含金屬層230的表面232上。換言之，第二含金屬層250具有中央凹陷部252。詳細來說，本實施例例如是先在介電層810上形成一層共形的含金屬材料(圖未示)，之後再移除未填入開口812內的部分含金屬材料，即可形成具有中央凹陷部252的第二含金屬層250。之後，在第二含金屬層250之中央凹陷部252內填入導電層260，即完成後閘極型式的金屬閘極結構800。

綜上所述，本發明是將金屬閘極結構之第一含金屬層的表面含氮量提高，以使後續沈積在此表面上的矽層能具有良好的均勻性，進而避免矽層在沈積過程中產生缺陷而影響元件效能或降低製程良率。而且，本發明僅提高第一含金屬層的表面含氮量，可使第一含金屬層維持其原有的操作效能。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、800．．．金屬閘極結構

101、210．．．半導體基底

110、220．．．閘介電層

120．．．金屬閘極

130、240．．．矽層

200．．．堆疊結構(金屬閘極結構)

215．．．中介層

225．．．頂蓋層

230．．．第一含金屬層

232．．．表面

250．．．第二含金屬層

252．．．中央凹陷部

260．．．導電層

810．．．介電層

812．．．開口

820．．．蝕刻終止層

S310～S350、S430、S530、S620、S740．．．步驟

圖1為習知金屬閘極結構的局部剖面示意圖。

圖2A至圖2D為本發明之一實施例中的金屬閘極結構在部分製程中的剖面示意圖。

圖3為本發明之一實施例中的金屬閘極結構製作流程方塊圖。

圖4為本發明之另一實施例中的金屬閘極結構製作流程方塊圖。

圖5為本發明之另一實施例中的金屬閘極結構製作流程方塊圖。

圖6為本發明之另一實施例中的金屬閘極結構製作流程方塊圖。

圖7為本發明之另一實施例中的金屬閘極結構製作流程方塊圖。

圖8A至圖8D為本發明之另一實施例中的金屬閘極結構在製程中的剖面示意圖。

S305～S350．．．步驟

Claims (30)

1. 一種金屬閘極結構之製造方法，其包括：於一半導體基底上形成一閘介電層，其中該閘介電層具有高介電常數；於該閘介電層上方形成一第一含金屬層，其中該第一含金屬層具有一表面，遠離該閘介電層；對該第一含金屬層之該表面進行一表面處理，以提高該表面的含氮量；於該第一含金屬層之該表面上沉積一矽層，其中該矽層包括多晶矽層、非晶矽層或摻雜矽層；以及圖案化該閘介電層、該第一含金屬層以及該矽層，以形成一堆疊結構。
2. .如申請專利範圍第1項所述之金屬閘極結構之製造方法，其中該表面處理為一快速高溫氮化處理製程。
3. 如申請專利範圍第2項所述之金屬閘極結構之製造方法，其中該快速高溫氮化處理製程的工作溫度大於攝氏500度。
4. 如申請專利範圍第2項所述之金屬閘極結構之製造方法，其中快速高溫氮化處理製程的工作氣體包括氮氣或氨氣。
5. 如申請專利範圍第1項所述之金屬閘極結構之製造方法，其中該表面處理包括乾式處理或濕式處理。
6. 如申請專利範圍第5項所述之金屬閘極結構之製造方法，其中該表面處理採用電漿進行乾式處理。
7. 如申請專利範圍第5項所述之金屬閘極結構之製造方法，其中該表面處理採用含銨之液體進行濕式處理。
8. 如申請專利範圍第1項所述之金屬閘極結構之製造方法，其中該第一含金屬層的材質包括氮化鈦、氮化鉭或氮化鋁。
9. 如申請專利範圍第1項所述之金屬閘極結構之製造方法，其中形成該第一含金屬層的方法包括物理氣相沉積、化學氣相沉積或原子層沉積。
10. 如申請專利範圍第1項所述之金屬閘極結構之製造方法，更包括在形成該第一含金屬層時，改變一含氮氣體的通入濃度，以使所形成之該第一含金屬層中的含氮量在垂直該表面的方向上非均化。
11. 如申請專利範圍第1項所述之金屬閘極結構之製造方法，更包括：在該半導體基底上形成一介電層，其中該介電層具有一開口，暴露出該堆疊結構；移除該矽層以暴露出該第一含金屬層之該表面；在該開口內填入一第二含金屬層，使其覆蓋該開口之側壁及該第一含金屬層之該表面；以及於該第二含金屬層上形成一導電層。
12. 如申請專利範圍第1項所述之金屬閘極結構之製造方法，更包括在形成該閘介電層前，於該半導體基底上形成一中介層。
13. 如申請專利範圍第1項所述之金屬閘極結構之製造方法，更包括在形成該第一含金屬層之前，於該閘介電層上形成一頂蓋層，而該第一含金屬層係形成於該頂蓋層上。
14. 一種金屬閘極結構，其包括：一閘介電層，設置於一半導體基底之上，並具有高介電常數；一第一含金屬層，設置於該閘介電層之上方，且該第一含金屬層具有一表面，遠離該閘介電層，且該表面的含氮量高於 50%；以及一沉積矽層，設置於該第一含金屬層之該表面上，其中該矽層包括多晶矽層、非晶矽層或摻雜矽層。
15. 如申請專利範圍第14項所述之金屬閘極結構，其中該第一含金屬層的材質包括氮化鈦、氮化鉭或氮化鋁。
16. 如申請專利範圍第14項所述之金屬閘極結構，更包括一中介層，其設置於該半導體基底與該閘介電層之間。
17. 如申請專利範圍第14項所述之金屬閘極結構，更包括一頂蓋層，其設置於該閘介電層與該第一含金屬層之間。
18. 如申請專利範圍第14項所述之金屬閘極結構，其中該第一含金屬層中的含氮量在垂直該表面的方向上非均化。
19. 一種金屬閘極結構，其包括：一閘介電層，設置於一半導體基底上，並具有高介電常數；一第一含金屬層，設置於該閘介電層之上方，且該第一含金屬層具有遠離該閘介電層之一表面，而該表面的含氮量高於50%；一第二含金屬層，設置於該第一含金屬層之該表面上，且該第二含金屬層具有一中央凹陷部；以及一導電層，填於該中央凹陷部內。
20. 如申請專利範圍第19項所述之金屬閘極結構，其中該第一含金屬層的材質包括氮化鈦、氮化鉭或氮化鋁。
21. 如申請專利範圍第19項所述之金屬閘極結構，其中該第一含金屬層中的含氮量在垂直該表面的方向上非均化。
22. 一種金屬閘極結構之製造方法，包括：於一半導體基底上形成一閘介電層，其中該閘介電層具有高介電常數； 於該閘介電層上方形成一第一含金屬層，其中該第一含金屬層具有遠離該閘介電層之一表面；於該表面上沉積一矽層，其中該矽層包括多晶矽層、非晶矽層或摻雜矽層；以及圖案化該閘介電層、該第一含金屬層以及該矽層，以形成一堆疊結構；其中形成該第一含金屬層或該矽層的步驟包括一表面改質步驟，以提高該第一含金屬層之該表面的含氮量。
23. 如申請專利範圍第22項所述之金屬閘極結構之製造方法，其中該第一含金屬層的材質包括氮化鈦、氮化鉭或氮化鋁。
24. 如申請專利範圍第22項所述之金屬閘極結構之製造方法，其中形成該第一含金屬層的方法包括化學氣相沉積或者原子層沉積。
25. 如申請專利範圍第24項所述之金屬閘極結構之製造方法，其中形成該第一含金屬層的方法包括提供一金屬前驅物，而該表面改質步驟包括在形成該第一含金屬層時臨場停止供應該金屬前驅物，並在溫度大於攝氏500度的環境下，通入一含氮氣體。
26. 如申請專利範圍第25項所述之金屬閘極結構之製造方法，其中該含氮氣體為氮氣或者氨氣。
27. 如申請專利範圍第22項所述之金屬閘極結構之製造方法，其中該表面改質步驟包括在形成該矽層時，臨場氮化該第一含金屬層的該表面。
28. 如申請專利範圍第22項所述之金屬閘極結構之製造方法，更包括：在該半導體基底上形成一介電層，其中該介電層具有一開 口，暴露出該矽層；移除該矽層以暴露出該第一含金屬層；在該開口內填入一第二含金屬層，使其覆蓋該開口之側壁及該第一含金屬層之該表面；以及於該第二含金屬層上形成一導電層。
29. 如申請專利範圍第22項所述之金屬閘極結構之製造方法，更包括在形成該閘介電層前，於該半導體基底上形成一中介層。
30. 如申請專利範圍第22項所述之金屬閘極結構之製造方法，更包括在形成該第一含金屬層之前，於該閘介電層上形成一頂蓋層，而該第一含金屬層係形成於該頂蓋層上。