KR100687879B1 - 반도체 소자의 금속컨택 형성방법 - Google Patents

반도체 소자의 금속컨택 형성방법 Download PDF

Info

Publication number
KR100687879B1
KR100687879B1 KR1020050058769A KR20050058769A KR100687879B1 KR 100687879 B1 KR100687879 B1 KR 100687879B1 KR 1020050058769 A KR1020050058769 A KR 1020050058769A KR 20050058769 A KR20050058769 A KR 20050058769A KR 100687879 B1 KR100687879 B1 KR 100687879B1
Authority
KR
South Korea
Prior art keywords
film
forming
metal
contact
gas
Prior art date
Application number
KR1020050058769A
Other languages
English (en)
Other versions
KR20070003042A (ko
Inventor
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058769A priority Critical patent/KR100687879B1/ko
Publication of KR20070003042A publication Critical patent/KR20070003042A/ko
Application granted granted Critical
Publication of KR100687879B1 publication Critical patent/KR100687879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Abstract

본 발명에 따른 반도체 소자의 금속컨택 형성방법은, 도전막패턴이 형성되어 있는 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막을 선택적으로 제거하여 도전막패턴의 소정영역을 노출시키는 컨택홀을 형성하는 단계; 컨택홀 및 층간절연막 전면에 제1 금속막을 형성하는 단계; 제1 금속막 위에 붕화지르코늄(ZrB₂)막을 형성하는 단계; 붕화지르코늄(ZrB₂)막 및 컨택홀을 매립하도록 컨택플러그용 금속막을 형성하는 단계를 포함한다.
금속컨택, 장벽금속층, 붕화지르코늄(ZrB₂)

Description

반도체 소자의 금속컨택 형성방법{Method for fabricating metal interconnect in semiconductor device}
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속컨택 형성방법을 설명하기 위해 나타내보인 도면들이다.
도 2는 종래 기술에 따른 반도체 소자의 금속컨택 형성시 발생하는 문제점을 설명하기 위해 나타내보인 셈(SEM) 사진이다.
도 3 내지 도 6은 본 발명에 따른 반도체 소자의 금속컨택 형성방법을 설명하기 위해 나타내보인 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
300 : 반도체 기판 310 : 도전막패턴
320 : 층간절연막 340 : 제1 금속막
350 : 제2 금속막 380 : 컨택플러그용 금속막
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 금속컨택 형성방법에 관한 것이다.
일반적으로 반도체 소자를 형성할 경우, 반도체 소자의 금속컨택을 형성하기 위하여 반도체 기판과 배선층을 절연한 층간절연막 상에 비트라인을 형성하고, 그 위에 금속간절연막을 형성한 다음, 금속간절연막 내에 컨택홀을 형성하고, 컨택플러그용 금속막을 컨택홀 내부에 매립함으로써 비트라인과 비트라인을 연결하는 금속컨택플러그를 형성하였다.
이하 도면을 참조하여 종래기술에 따른 반도체 소자의 금속컨택 형성방법에 대하여 보다 상세하게 설명한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속컨택 형성방법을 설명하기 위해 나타내보인 도면들이다. 그리고 도 2는 종래 기술에 따른 반도체 소자의 금속컨택 형성시 발생하는 문제점을 설명하기 위해 나타내보인 셈(SEM) 사진이다.
먼저 도 1a를 참조하면, 도전막패턴(110)이 형성되어 있는 반도체 기판(100) 상에 층간절연막(130)을 형성한 다음, 층간절연막(130)을 선택적으로 식각하여 컨택홀(140)을 형성한다.
다음에 도 1b를 참조하면, 컨택홀(140) 및 층간절연막(130) 전면에 티타늄(Ti)막(150) 및 티타늄나이트라이드(TiN)막(160)을 포함하는 장벽금속층(170)을 형성한다. 여기서 티타늄(Ti)막(150)은 이온금속플라즈마(IMP; Ion metal plasma) 증착방법을 이용하여 형성하고, 티타늄나이트라이드(TiN)막(160)은 유기금속증착(MOCVD; Metal organic chemical vapor deposition) 방법을 이용하여 형성한다.
다음에 도 1c를 참조하면, 장벽금속층(170) 및 컨택홀(140)을 매립하도록 컨 택플러그용 금속막(180)을 형성한다. 컨택플러그용 금속막(180)은 텅스텐(W)막으로 형성할 수 있다. 이를 위해 사일렌(SiH₄)가스를 30sccm의 유량으로 공급하고, 육불화텅스텐(WF6) 가스를 40sccm의 유량으로 공급하여 대략 400Å의 두께로 핵생성층(nuclear layer)(도시하지 않음)을 형성한다. 다음에, 수소(H₂)가스의 환원반응에 의하여 텅스텐(W) 막이 컨택홀(140)을 모두 매립할 때까지 대략 3600Å의 두께로 텅스텐(W)막을 성장시킨다.
그런데 반도체 소자가 고집적화됨에 따라 디자인 룰이 감소하면서 캐패시터 정전용량의 확보를 위해 스토리지노드 산화막이 높아지게 되었다. 이에 따라 금속컨택의 단차가 35000Å 이상이 되어 종횡비(aspect ratio)가 30이상 되면서 장벽금속층(170)으로 이용하는 티타늄나이트라이드(TiN)막(160) 및 핵생성층인 텅스텐(W)막이 컨택홀(140) 하부에 너무 얇게 증착되면서 후속 컨택플러그용 금속막(180)의 매립공정에서 효과적인 배리어막 역할을 할 수 없게 되고 TiFx 와 같이 비저항이 높은 막이 형성되어 높은 컨택저항을 유발시키는 문제가 발생한다. 또한, 사일렌(SiH₄) 가스를 환원가스로 이용할 경우, 컨택홀(140) 상부에 오버행을 유발시켜 후속 컨택플러그용 금속막(180) 매립 공정시, 육불화텅스텐(WF6) 가스의 공급을 차단하여 우수한 스텝 커버리지(step coverage)를 얻을 수 없다.
한편, 컨택플러그용 금속막(180)으로서 텅스텐(W)막을 증착시, 수소(H₂)가스를 환원가스로 이용할 경우, 초기의 느린 반응속도로 인하여 장벽금속층(170)이 육불화텅스텐(WF6) 가스에 노출되는 시간이 길어짐에 따라 육불화텅스텐(WF6) 가스 가 티타늄나이트라이드(TiN)막(160)의 사이로 침투하여 티타늄(Ti)막(150)과 반응하여 도 2에 도시된 바와 같이 폭발성 결함(volcano defect)이 발생한다. 이러한 문제를 방지하기 위해 티타늄나이트라이드(TiN)막(160)의 두께를 두껍게 하는 경우, 컨택홀(140) 상부(top)의 입구가 좁아져 컨택플러그용 금속막(180)의 갭필 특성이 저하된다.
그리고 또 다른 문제로 티타늄나이트라이드(TiN)막(160)이 대기 중의 산소(O₂)와 결합하여 후속공정에서 컨택플러그용 금속막(180)의 핵생성층이 성장하지 못하여 상기 컨택플러그용 금속막(180)의 매립 특성이 열화되어 급격한 컨택저항 증가 현상이 발생하고 있다. 이를 방지하기 위해 장벽금속층 형성 후 컨택플러그용 금속막을 지연시간 없이 형성하거나 최소한 2-4시간 내에 매립 공정을 진행해야하나 공정상의 큰 부담이 된다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 금속컨택 형성공정에서 장벽금속층의 형성물질을 변화시킴으로써 여러 가지 문제점을 개선할 수 있는 반도체 소자의 금속컨택 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 금속컨택 형성방법은, 도전막패턴이 형성되어 있는 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 선택적으로 제거하여 상기 도전막패턴의 소정영역을 노출시키는 컨택홀을 형성하는 단계; 상기 컨택홀 및 층간절연막 전면에 제1 금속 막을 형성하는 단계; 상기 제1 금속막 위에 붕화지르코늄(ZrB₂)막을 형성하는 단계; 상기 붕화지르코늄(ZrB₂)막 및 컨택홀을 매립하도록 컨택플러그용 금속막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1 금속막은 티타늄(Ti) 또는 탄탈륨(Ta)을 포함하여 형성할 수 있다.
상기 붕화지르코늄(ZrB₂)막은 원거리 플라즈마 증착(RPECVD)방법을 이용하는 것이 바람직하다.
상기 제1 금속막 및 붕화지르코늄(ZrB₂)막을 형성하는 단계는, 인-시츄로 진행하는 것이 바람직하다.
본 발명에 있어서, 컨택플러그용 금속막을 형성하는 단계는, 상기 붕화지르코늄(ZrB₂)막 상에 핵생성층을 형성하는 단계; 및 상기 핵생성층을 성장시키는 단계를 더 포함하여 형성할 수 있다.
상기 컨택플러그용 금속막을 형성하는 단계는, 수소(H₂)가스를 육불화텅스텐(WF6) 가스의 환원가스로 공급하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 3 내지 도 6는 본 발명의 실시예에 따른 반도체 소자의 금속컨택 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도면에 도시하지는 않았지만, 먼저 도면에 도시하지는 않았지만, 반도체 기판(300)의 활성영역에 소정의 공정을 진행하여 트랜지스터(도시하지 않음)를 형성한다.
다음에 도 3을 참조하면, 트랜지스터 상에 도전막 패턴(310)을 형성하고, 트랜지스터 상부에 형성될 배선을 전기적으로 절연하고자 반도체 기판(300) 전면에 층간절연막(320)을 형성한다. 계속해서 층간절연막(320) 위에 반도체 기판(300)의 활성영역이 선택적으로 개방되는 마스크막 패턴(도시하지 않음)을 형성한다. 다음에 마스크막 패턴을 식각마스크로 층간절연막(320)을 식각하여 반도체 기판(300)의 표면을 노출시키는 컨택홀(330)을 형성하고 마스크막 패턴은 제거한다. 그리고 컨택홀(330) 하부에 생성되는 자연 산화막(도시하지 않음)을 제거하기 위한 세정공정을 진행한다.
다음에 도 4를 참조하면, 컨택홀(330) 및 층간절연막(320) 전면에 제1 금속막으로서 티타늄(Ti)막(340)을 형성하고, 티타늄(Ti)막(340)위에 제2 금속막으로서 붕화지르코늄(ZrB₂)막(350)을 증착하여 장벽금속층(360)을 형성한다. 여기서 티타늄(Ti)막(340)은 이온금속플라즈마(Ion metal plasma; IMP) 증착방법을 이용하여 대략 200Å의 두께로 형성할 수 있다. 제1 금속막은 탄탈륨(Ta)막을 이용할 수도 있다. 그리고 붕화지르코늄(ZrB₂)막(350)은 저온플라즈마증착 방법으로서 원거리 플라즈마 증착(Remote plasma enhanced chemical vapor deposition; RPECVD)방법으 로 대략 100Å의 두께로 형성할 수 있다. 붕화지르코늄(ZrB₂)막(350)은 180-300℃의 온도에서 소스가스로 Zr(BH₄)₄가스를 이용하고, 10-4 - 10-3 의 압력 하에서 수소(H₂) 플라즈마를 이용하여 형성할 수 있다. 수소(H₂) 플라즈마를 이용할 경우, 붕화지르코늄(ZrB₂)막(350) 내에 붕소(B)의 함유비율은 (B/Zr=2)로 유지시켜준다. 붕화지르코늄(ZrB₂)막(350) 내에 붕소(B)의 함유비율이 2보다 높을 경우, 붕소(B)는 대기 중의 산소(O₂)와 결합하여 박막의 저항이 높아지기 때문에 수소(H₂) 플라즈마를 이용하여 붕화지르코늄(ZrB₂)막(350) 내의 지르코늄(Zr)과 붕소(B)의 정량비가 정확히 2인 ZrB₂로 유지시키면 붕화지르코늄(ZrB₂ )막(350)이 대기 중에 노출되었을 때 산소(O₂)와 결합하는 현상을 방지하여 박막의 저항이 급격히 높아지는 현상을 개선할 수 있다.
즉, 종래에는 제2 금속막으로서 티타늄나이트라이드(TiN)막을 이용할 경우, 티타늄나이트라이드(TiN)막이 대기 중의 산소(O₂)와의 결합하게 되는 문제로 인해 컨택플러그용 금속막의 형성시 핵생성층이 성장되지 못하여 후속 컨택플러그용 금속막의 매립 특성이 열화되어 컨택저항이 증가하는 현상을 방지할 수 있게 된다. 따라서 장비운용상에 여유를 가질 수 있게 된다. 또한 붕화지르코늄(ZrB)의 경우, 비정질성 막을 형성하기 때문에 종래의 티타늄나이트라이드(TiN)막처럼 결정입자가 서로 접하는 경계가 규칙적으로 존재하지 않아 후속의 텅스텐(W)막 증착 공정에서 육불화텅스텐(WF6) 가스의 어택(attack)을 효과적으로 방지할 수 있다. 이 경우 티타늄(Ti)막(340)과 붕화지르코늄(ZrB₂)막(350)의 형성은 인-시츄(in-situ)로 진행 할 수 있다.
다음에 도 5를 참조하면, 붕화지르코늄(ZrB₂)막(350) 위에 수소(H₂)가스를 350-450sccm의 유량으로 공급하고 육불화텅스텐(WF6) 가스를 20-30sccm의 유량으로 공급하여 대략 400Å의 두께의 컨택플러그용 금속막의 핵생성층(nuclear layer)(370)을 형성한다.
핵생성층(370)은 후속 컨택플러그용 금속막 매립공정시 텅스텐(W)막의 성장을 돕는 역할을 한다. 그리고 장벽금속층(360)이 육불화텅스텐(WF6) 가스에 노출되는 시간을 감소시킴으로써 빠른 성장속도를 이용한 육불화텅스텐(WF6) 가스의 어택으로부터 장벽금속층(360)을 보호하는데 있다. 그러나 핵생성층(370)을 너무 두껍게 증착하면, 스텝 커버리지가 좋지 않은 핵생성층(370)의 특성상 컨택홀(330)에 두꺼운 오버행(overhang)을 발생시켜 후속 컨택플러그용 금속막의 매립공정시 육불화텅스텐(WF6) 가스의 공급이 차단되어 우수한 스텝 커버리지를 얻을 수 없게 된다. 즉, 핵생성층(370)은 될 수 있으면 얇게, 그리고 컨택홀(330) 하부에서 골고루 증착이 되도록 하여 컨택플러그용 금속막이 보이드 없이 성장되도록 하고, 오버행이 없이 우수한 스텝 커버리지를 확보할 수 있어야 한다.
이를 위해 종래에는 사일렌(SiH₄)을 환원가스로 이용하던 것을 본 발명에서는 수소(H₂)가스를 환원가스로 이용하고, 육불화텅스텐(WF6) 가스를 공급함으로써 초기 반응속도는 느리지만 스텝 커버리지가 우수하고, 사일렌(SiH₄) 가스를 환원가스로 이용할 경우, 컨택홀(340) 상부에 오버행이 발생하는 것을 방지할 수 있어 우수한 매립 특성을 얻을 수 있다. 상술한 바와 같이 종래에는, 수소(H₂)가스를 환원가스로 하는 조건 하에서 진행하면 느린 초기 반응속도로 인하여 장벽금속층(360)에 대한 육불화텅스텐(WF6) 가스의 어택이 발생하게 되나 본 발명에서는 붕화지르코늄(ZrB₂)막(350)이 배리어 역할을 함으로써 어택이 발생하지 않는다.
다음에 도 6을 참조하면, 컨택홀(330) 및 붕화지르코늄(ZrB₂)막(350)을 매립하도록 핵생성층(370)을 성장시켜 컨택플러그용 금속막(380)을 형성한다. 여기서 컨택플러그용 금속막(380)은 수소(H₂)가스를 환원가스로 하여 3500-4500sccm의 유량으로 공급하고, 육불화텅스텐(WF6) 가스를 200-300sccm의 유량으로 공급하여 대략 3600Å의 두께로 형성한다. 이처럼 수소(H₂)가스를 환원가스로 하여 핵생성층(370)을 성장시켜 컨택플러그용 금속막(380) 매립공정을 진행할 수 있는 이유는 비정질성 붕화지르코늄(ZrB₂)막(350)의 우수한 배리어 특성 때문이다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 금속컨택 형성방법에 의하면, 장벽금속층을 비정질성 금속을 포함하는 제2 금속막을 포함하여 형성함으로써 배리어 특성을 향상시킬 수 있다. 또한 비정질성 금속의 우수한 배리어 특성으로 수소(H₂) 가스를 환원가스로 이용하여 우수한 컨택저항과 스텝 커버리지를 얻을 수 있는 효과가 있다.

Claims (6)

  1. 도전막패턴이 형성되어 있는 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 선택적으로 제거하여 상기 도전막패턴의 소정영역을 노출시키는 컨택홀을 형성하는 단계;
    상기 컨택홀 및 층간절연막 전면에 제1 금속막을 형성하는 단계;
    상기 제1 금속막 위에 붕화지르코늄(ZrB₂)막을 형성하는 단계;
    상기 붕화지르코늄(ZrB₂)막 위에 육불화텅스텐(WF6) 가스 및 수소(H2) 가스를 공급하여 텅스텐(W) 핵생성층을 형성하는 단계; 및
    상기 텅스텐 핵생성층을 형성하는 단계보다 상대적으로 큰 유량으로 육불화텅스텐(WF6) 가스 및 수소(H2) 가스를 공급하여 상기 텅스텐(W) 핵생성층을 성장시켜 상기 컨택홀을 매립하는 텅스텐(W)막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속컨택 형성방법.
  2. 제1항에 있어서,
    상기 제1 금속막은 티타늄(Ti) 또는 탄탈륨(Ta)을 포함하는 것을 특징으로 하는 반도체 소자의 금속컨택 형성방법.
  3. 제1항에 있어서,
    상기 붕화지르코늄(ZrB₂)막은 원거리 플라즈마 증착(RPECVD)방법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속컨택 형성방법.
  4. 제1항에 있어서,
    상기 제1 금속막 및 붕화지르코늄(ZrB₂)막을 형성하는 단계는, 인-시츄로 진행하는 것을 특징으로 하는 반도체 소자의 금속컨택 형성방법.
  5. 삭제
  6. 삭제
KR1020050058769A 2005-06-30 2005-06-30 반도체 소자의 금속컨택 형성방법 KR100687879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058769A KR100687879B1 (ko) 2005-06-30 2005-06-30 반도체 소자의 금속컨택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058769A KR100687879B1 (ko) 2005-06-30 2005-06-30 반도체 소자의 금속컨택 형성방법

Publications (2)

Publication Number Publication Date
KR20070003042A KR20070003042A (ko) 2007-01-05
KR100687879B1 true KR100687879B1 (ko) 2007-02-27

Family

ID=37869946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058769A KR100687879B1 (ko) 2005-06-30 2005-06-30 반도체 소자의 금속컨택 형성방법

Country Status (1)

Country Link
KR (1) KR100687879B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343354A (ja) * 1992-06-09 1993-12-24 Sony Corp 半導体装置の密着層及びメタルプラグ形成方法
KR20010011307A (ko) * 1999-07-27 2001-02-15 김영환 지르코늄다이보라이드 확산방지막을 이용한 반도체 소자의 금속배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343354A (ja) * 1992-06-09 1993-12-24 Sony Corp 半導体装置の密着層及びメタルプラグ形成方法
KR20010011307A (ko) * 1999-07-27 2001-02-15 김영환 지르코늄다이보라이드 확산방지막을 이용한 반도체 소자의 금속배선 형성 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
05343354 *
1020010011307 *

Also Published As

Publication number Publication date
KR20070003042A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
US6509601B1 (en) Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100648252B1 (ko) 텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법
US20020132472A1 (en) Method for forming metal plug
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
JP2002141348A (ja) 成膜方法、半導体装置の製造方法、および成膜装置
JP2006210634A (ja) 半導体記憶装置及びその製造方法
KR100618869B1 (ko) 커패시터를 포함하는 반도체 소자 및 그 제조방법
KR100543458B1 (ko) 반도체 장치의 도전성 구조체 형성 방법
KR20050022526A (ko) 반도체 소자 및 그 제조 방법
KR100687879B1 (ko) 반도체 소자의 금속컨택 형성방법
JP3759525B2 (ja) 半導体装置の製造方法
JP2008305921A (ja) 半導体装置及びその製造方法
KR100732758B1 (ko) 반도체 소자의 금속컨택 형성방법
KR100629961B1 (ko) 반도체 소자의 메탈콘택 형성방법
KR101082097B1 (ko) 반도체 소자의 커패시터 및 형성 방법
KR100607756B1 (ko) 반도체 소자의 텅스텐 콘택 전극 제조 방법
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
US6841442B1 (en) Method for forming metal contact of semiconductor device
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100613348B1 (ko) 균질 증착법에 의해 형성된 장벽 금속막을 갖는 반도체소자의 금속 배선 형성 방법
KR100729905B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100800136B1 (ko) 반도체 소자의 제조방법
KR100574560B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100587594B1 (ko) 반도체 소자의 금속배선 형성방법
KR20100011067A (ko) 반도체 소자의 금속 배선 및 이의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee