KR100738578B1 - 반도체 장치의 금속배선 형성방법 - Google Patents

반도체 장치의 금속배선 형성방법 Download PDF

Info

Publication number
KR100738578B1
KR100738578B1 KR1020040090937A KR20040090937A KR100738578B1 KR 100738578 B1 KR100738578 B1 KR 100738578B1 KR 1020040090937 A KR1020040090937 A KR 1020040090937A KR 20040090937 A KR20040090937 A KR 20040090937A KR 100738578 B1 KR100738578 B1 KR 100738578B1
Authority
KR
South Korea
Prior art keywords
film
forming
aluminum
titanium
semiconductor device
Prior art date
Application number
KR1020040090937A
Other languages
English (en)
Other versions
KR20060042327A (ko
Inventor
박창수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040090937A priority Critical patent/KR100738578B1/ko
Publication of KR20060042327A publication Critical patent/KR20060042327A/ko
Application granted granted Critical
Publication of KR100738578B1 publication Critical patent/KR100738578B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Abstract

본 발명은 경도가 낮은 저유절율 층간절연막을 사용할 때에 발생되는 알루미늄등의 금속배선의 측벽에 돌출을 방지할 수 있는 반도체 장치의 금속배선 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 제1 티타늄막을 형성하는 단계와, 상기 제1 티타늄막 상에 알루미늄막을 형성하는 단계와, 상기 알루미늄막 상에 제2 티타늄막을 형성하는 단계와, 질소를 포함하는 기체를 이용하는 원격 플라즈마 발생기를 통해 상기 제2 티타늄막이 형성된 전체 구조를 질화시키는 단계와, 상기 제2 티타늄막을 덮도록 상기 기판 상부에 절연막을 형성하는 단계를 포함하는 반도체 장치의 금속배선 형성방법을 제공한다.
반도체, 금속배선, 알루미늄질화막, 티타늄알루미늄질화막.

Description

반도체 장치의 금속배선 형성방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
도1a 내지 도1c는 종래기술에 의한 반도체 장치의 금속배선 형성방법을 나타내는 공정단면도.
도2는 도1a 내지 도1c에 의해 제조된 금속배선상에 층간절연막을 형성시키는 공정을 나타내는 공정단면도.
도3은 도1a 내지 도1c에 의해 제조된 금속배선이 다층으로 형성된 공정단면도.
도4는 층간절연막으로 사용되는 막의 유전상수와 경도의 상관관계를 나타내는 그래프.
도5a는 종래기술에 의해 제조되는 반도체 장치의 금속배선의 문제점을 나타내는 단면도.
도5b와 도5c는 도5a에 도시된 문제점을 나타내는 전자현미경사진.
도6a 내지 도6d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 금속배선 형성방법을 나타내는 공정단면도.
도7은 본 실시예에 따른 제조된 금속배선의 효과를 나타내는 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
23a, 23b : 비아플러그
24 : 티타늄막
25 : 알루미늄막
26 : 티타늄/티타늄질화막
27 : 알루미늄질화막
28, 29 : 티타늄알루미늄질화막
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 장치의 금속배선 형성방법에 관한 것이다.
초고집적 반도체 제조를 위해 칩의 동작속도를 향상시킴과 동시에 칩의 신뢰성을 유지해야 하는데, 이를 위해서는 금속배선의 폭도 감소되어야 한다.
그러나 배선 폭의 감소는 전류 밀도 증가를 일으키며 전자이동현상(Electromagration)현상을 유발하는데, 전류가 흐름에 따라 금속 이온과 전자의 충돌에 의해 금속 배선의 내부에서 물리적 이동에 의한 변형이나 빈 공간을 형성한다. 이러한 물리적인 이동현상은 금속배선의 신뢰성과 수명에 치명적인 영향을 주므로 이를 개선하기 위해 새로운 금속배선 형성방법의 개발이 필요하다.
도1a 내지 도1c는 종래기술에 의한 반도체 장치의 금속배선 형성방법을 나타내는 공정단면도이다.
도1a를 참조하여 살펴보면, 종래기술에 의한 반도체 장치의 금속배선 형성방법은 먼저 하단의 금속배선(10)을 형성한 다음 층간절연막(12)를 형성한다. 이어서 콘택이 형성될 영역에 금속배선(10)이 노출되도록 층간절연막(12)을 선택적으로 제거하여 콘택홀을 형성한다.
이어서 콘택홀에 접착층과 도전성 금속을 매립하여 콘택홀을 형성한다. 이어서, 상단부의 금속배선을 형성한다. 이 때 형성되는 금속배선은 티타늄층/알루미늄층/티타늄,티타늄질화막층(14,15,16)으로 적층된 형태로 형성된다.
이어서 도1b에 도시된 바와 같이, 감광막 패턴(17)을 형성하고 감광막 패턴(17)에 따라 티타늄층/알루미늄층/티타늄,티타늄질화막층(14,15,16)으로 적층된 금속배선을 패터닝한다.
이어서 도1c에 도시된 바와 같이 감광막 패턴(17)을 제거한다.
도2는 도1a 내지 도1c에 의해 제조된 금속배선상에 층간절연막을 형성시키는 공정을 나타내는 공정단면도이다.
도2에 도시된 바와 같이, 금속배선상에 제1 층간절연막을 증착하고, 유동성이 좋은 절연막으로 스핀 도포 공정을 이용하여 금속배선에 의해 생긴 제1 층간절연막의 굴곡을 매립시킨다.
이어서 식각하여 평탄화시키고, 그 상부에 제2 층간절연막을 증착한다.
도3은 도1a 내지 도1c에 의해 제조된 금속배선이 다층으로 형성된 공정단면 도이다. 도3은 도1과 도2에 나타낸 바와 같이 형성된 금속배선이 다층으로 형성되어 있는 것을 나타내는 공정단면도이다.
지금까지는 저온에서 금소배선 사이를 메워 평탄화를 이루기 위해서는, TEOS(Tetraethoxysilane)소스를 이용하여 플라즈마 화학 증착법으로 실리콘산화막을 형성하였는데, 증폭속도가 높고 균열에 대한 내성이 우수하다. 그러나, 단차 피복성이 부족하여 배선사이 간격에 따라 형성된 공간을 메우기 위해 점도가 낮은 유기화합물을 회전 도포방식을 이용하여 매몰하였고 근래에는 고밀도 플라즈마를 이용하여 증착과 식각을 동시진행하는 방식으로 평탄화를 진행하기도 한다.
한편, 반도체 장치의 집적도 증가에 따라 동작속도 향상을 위해 구리 배선과 함께 사용되었던 저유전율[유전상수(k)≤3.0] 절연체를, 다층 알루미늄 배선구조의 경우에도 층간절연막으로 사용하게 되면 좋은특성을 나타내는 것으로 알려지고 있다.
이러한 저유전체 절연 물질을 절연체로 사용하는 경우에 단점은 유전율 감소에 따라 증착된 절연막의 경도가 감소하게 되는 것이다. 이는 절연막 내의 함유되어 있는 미세 기공에 주로 기인하는데 절연막의 유전율이 낮아질수록 박막 내의 기공함유 부피는 증가하게 되기 때문이다.
절연막으로 사용되는 물질의 경도가 낮아지면, 절연막의 증착후 화학기계연마공정 또는 건식식각을 진행할 때 기판상에서 식각균일도가 불균일하게 처리되어 층간평탄화가 불량해질 수 있다. 또
한, 증착후 후속 공정 진행 동안에 겪는 열처리에 의해 배선으로 사용된 알루미늄막의 일부가 돌출되는 알루미늄 돌출부가 발생하여 절연막의 균열에 의한 누수 전류 증가 또는 합선을 유발해 불량이 발생하게 된다.
도4는 층간절연막으로 사용되는 막의 유전상수와 경도의 상관관계를 나타내는 그래프이다.
도4에 도시된 바와 같이 유전율이 낮아질수록 경도가 낮아지는 것으로 나타나기 때문에 저유절율의 절연물질을 사용하게 되면 더욱 더 알루미늄 돌출현상이 더 빈번하게 나타날 수 있는 것이다.
도5a는 종래기술에 의해 제조되는 반도체 장치의 금속배선의 문제점을 나타내는 단면도이고, 도5b와 도5c는 도5a에 도시된 문제점을 나타내는 전자현미경사진이다. 특히 전자현미경사진은 Si/SiO2(30nm)/Ti(10nm)/ Al-0.5%Cu(500nm)/ Ti(5nm)/ TiN(20nm), 선폭(0.32um)인 경우를 찍은 것이다.
도5a를 참조하여 살펴보면, 전술한 바대로 저유전율의 낮은 경도를 가지는 절연물질로 인해 알루미늄막의 돌출현상이 나타나는 것을 알 수 있다.
최근에는 알루미늄 배선 미세화에 따른 신뢰성 저하 원인으로 등장한 EM/SM(Electro- Stress Migration)현상에 의해, 제품 사용중에 배선폭 및 두께 감소에 따른 인가 전류 밀도 증가에 의한 줄(Joule)열이 더 발생하여 알루미늄 돌출부(hillrock)더 발생하기 쉽다.
도5b와 도5c는 경도가 높은 금속층인 알루미늄 배선상에 저유전체인 FPI(Fluorine Doped Polyimide)를 도포 및 식각 공정으로 형성후 가속조건(200℃ 0.66MA/cm2]에서 EM 실험을 실시한 후, 배선 시료에서 저유전율의 절연막을 제거한 후 촬영한 전자현미경사진으로서, 전술한 알루미늄 돌출부로 인한 문제점을 알 수 있다.
알루미늄 원자의 이동현상으로 형성된 다수의 보이드가 발생했으나 상하부 장벽층에 의해 단선되지는 않았지만, 알루미늄 돌출부가 생기는 것을 알 수 있는데, 이러한 현상은 낮은 열전도로 인해 국부적인 배선 온도증가가 발생하여 알루미늄 돌출(hillock) 성장을 유발하나, 층간 절연막으로 사용된 저유전율 고분자 박막의 경도가 종래 사용했던 SiO2 막보다 낮기 때문에 힐락 성장을 억제하지 못하기 때문이다. 특히 티타늄질화막등이 상부에 증착되지 않아 노출된 알루미늄이 있는 부분에서는 측벽을 통해 계속적으로 성장하게 된다.
이 때 생기는 알루미늄 돌출부는 반도체 장치 신뢰성 저하의 주요 원인이 된다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 경도가 낮은 저유절율 층간절연막을 사용할 때에 발생되는 알루미늄등의 금속배선의 측벽에 돌출을 방지할 수 있는 반도체 장치의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판 상에 제1 티타늄막을 형성하는 단계와, 상기 제1 티타늄막 상에 알루미늄막을 형성하는 단계와, 상기 알루미늄막 상에 제2 티타늄막을 형성하는 단계와, 질소를 포함하는 기체를 이용하는 원격 플라즈마 발생기를 통해 상기 제2 티타늄막이 형성된 전체 구조를 질화시키는 단계와, 상기 제2 티타늄막을 덮도록 상기 기판 상부에 절연막을 형성하는 단계를 포함하는 반도체 장치의 금속배선 형성방법을 제공한다.
또한, 상기 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 상에 제1 티타늄막을 형성하는 단계와, 상기 제1 티타늄막 상에 알루미늄막을 형성하는 단계와, 상기 알루미늄막 상에 제2 티타늄막을 형성하는 단계와, 히드라진을 이용하여 상기 제2 티타늄막이 형성된 전체 구조를 질화시키는 단계와, 상기 제2 티타늄막을 덮도록 상기 기판 상부에 절연막을 형성하는 단계를 포함하는 반도체 장치의 금속배선 형성방법을 제공한다.
본 발명은 경도가 낮은 저유전율 층간절연막 사용시에 발생하는 적층된 알루미늄 배선의 측벽돌출을 방지하기 위하여, 배선 형성후 대기 노출시 알루미늄 산화막이 형성되어 있는 측벽 알루미늄 표면에서만 산화막을 제거하고 경도가 큰 박막(알루미늄질화막)을 형성하여 돌출을 방지하고자 하는 발명이다.
삭제
이를 위해 고집적 금속배선이 형성되어 배선간의 간격이 좁아 형상비가 높고 저융점 금속인 알루미늄을 배선으로 사용하고, 후속 공정에 사용할 수 있는 온도가 제한되므로, 500도 이하 온도에서 건식식각 후 대기 노출시 측벽에 산화알루미늄의 산호를 질소로 치환하기 위하여, 암모니아(또는 질소)가스를 원격 플라즈마 발생장치를 이용하여 반응성이 큰 라디칼로 만든 후 배선이 형성된 실리콘 기판상에 노출시킨다. 원격 플라즈마 발생 장치를 사용하는 이유는 통상의 플라즈마 발생장치와 달리 이온충돌이 없이 평균 자유 사행(Mean Free Path) 거리가 길기 때문에, 형 상비가 높은 배선 사이의 측벽 부분에 형성된 자연 산화 알루미늄을 박막의 알루미늄 질화막으로 변환시키는데 효율적이다.
이와 달리 반등성이 큰 히드라진(N2H4)과 같은 기체를 사용하면 원격 플라즈마 발생기의 사용이 필요없으나 이 경우에는 측벽 돌출 방지에 필요한 최소 두께로 절연막의 두께를 조절하는 것이 어려운 문제가 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도6a 내지 도6d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 금속배선 형성방법을 나타내는 공정단면도이다.
도6a를 참조하여 살펴보면, 본 실시예에 따른 반도체 장치의 금속배선 형성방법은 하부의 금속배선(20)상에 층간절연막(22)를 형성한다.
이어서 콘택이 형성될 영역에 금속배선(20)이 노출되도록 층간절연막(22)을 선택적으로 제거하여 콘택홀을 형성한다.
이어서 콘택홀에 접착층과 도전성 금속을 매립하여 콘택홀을 형성한다. 이어서, 상단부의 금속배선을 형성한다. 이 때 형성되는 금속배선은 티타늄층/알루미늄층/티타늄,티타늄질화막층(24,25,26)으로 적층된 형태로 형성된다.
이어서 도6b에 도시된 바와 같이, 감광막 패턴을 형성하고 감광막 패턴에 따라 티타늄층/알루미늄층/티타늄,티타늄질화막층(24,25,26)으로 적층된 금속배선을 패터닝한다.
이어서 도6c에 도시된 바와 같이, 원격 반응성 플라즈마발생기를 이용하여 플라즈마 처리를 100 ~ 400℃ 로 기판을 가열하여 1 ~ 5분 동안 실시하여, 1 ~ 3nm 이하 두께의 경도 높은 보호막을 측벽에 형성한다. 이어서 저율전율의 층간절연막을 금속배선을 덮을 수 있도록 형성한다. 이때 사용되는 저유전율의 층간절연막으로는 유전상수≤3.0 이 되는 막을 사용하며, 예로는 TEOS막등이 있다.
이 때 플라즈마 처리에서 사용하는 기체는 질소를 포함하는 기체로서, 암모니아, 질소 또는 암모니아/질소 기체 화합물중 선택된 하나를 이용하며, 이 때에는 원격 플라즈마 발생기를 사용하지 않아도 된다.
또한, 질소를 포함하는 기체로서 히드라진(N2H4)과 같은 반응성이 큰 기체를 사용할 수 있다.
전술한 공정을 진행하게 되면, 도6d에 도시된 바와 같이 알루미늄 배선의 측벽과 상단에 각각 알루미늄 질화막(27)과 알루미늄티타늄질화막(29) 형태의 합금이 형성된다. 구체적으로는 원격 플라즈마 발생기에 의해 NH3 플라즈마가 반응실로 유입되어 배선으로 사용된 알루미늄 상하부에 적층되어 있는 티타늄(24) 및 티타늄/티타늄질화막(26)과 반응하여 AlTi3 형태의 합금(TiAlN)(29)을 형성하고, 측벽에는 알루미늄질화막(AlN)(27)이 형성된다.
이 때 생긴 알루미늄 질화막(27)과 알루미늄티타늄질화막(29) 형태의 합금에 의해, 후속으로 진행되는 저유전율 절연막 증착후 열처리에 의한 안정화 공정이나 제품으로 사용시 배선에 인가된 전류에 의해 발생하는 열에 의해 배선 측벽에서 형성되는 돌출 현상의 발생을 방지하게 된다.
도7은 본 실시예에 따른 제조된 금속배선의 효과를 나타내는 그래프로서, 알루미늄 질화막과 다른 세라믹 물질들의 열전도도(a)와 열팽창 계수(b)를 비교한 그래프이다.
도7에 도시된 바와 같이 알루미늄질화막은 다른 세라믹 물질과 비교해서 고온에서 비교적 열전도도가 높고, 열팽창 계수가 낮아 후속공정에서 저온절연막을 형성할 때나 이후 제조된 반도체 장치의 동작시에 알루미늄등의 배선이 주변의 층간절연막으로 침투되는 힐락을 방지시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예를 들어 금속배선으로 알루미늄을 사용한 경우에 대해 설명하였으나, 구리등의 다른 금속을 적용하는 경우에도 적용가능하다.
본 발명에 사용된 알루미늄 질화막 특성을 살펴보면 경도와 열전도도(도7 참조)가 높으며, 열팽창 계수(도7 참조)와 전기전도도가 낮은 특성이 있다.
따라서 알루미늄 배선 측벽에 질화막(또는 산화질화막 AlON)이 형성됨에 따 라 반도체 장치 사용중에 인가된 전류에 의해 발생하는 줄열이 많이 방출됨으로 생긴 알루미늄 돌출부의 생성되었던 것을
알루미쥼 배선의 측벽에 알루미늄 질화막을 형성시킴으로서 전술한 줄열의 누적을 감소시킬 수 있고, 그로 인해 배선측벽에서 발생하는 알루미늄 돌출을 방지할 수 있다.
따라서 미세 금속배선 온도의 급격한 증가에 기인된 불량 발생 확률을 크게 감소시킬 수 있으므로 금속 배선 신뢰성 개선 효과을 기대할 수 있다.
또한, 저유전율 저유전막 사용시 400℃ 전후 온도에서 절연막 안정화 처리를 여러 단계 실시하는 과정에서 발생할 수 있는 금속배선의 돌출을 방지하므로, 돌출에 의한 불량에 따른 생산 수율 저하를 방지할 수 있으므로 생산성 향상 효과를 기대할 수 있다. 아울러, 여러가지 저유전율 절연막 중에서 후속 안전화용 열처리에 의한 돌출이 방지되므로 저유전율 절연막 중에서 선택할 수 있는 폭이 크게 늘어난다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판 상에 제1 티타늄막을 형성하는 단계;
    상기 제1 티타늄막 상에 알루미늄막을 형성하는 단계;
    상기 알루미늄막 상에 제2 티타늄막을 형성하는 단계;
    히드라진을 이용하여 상기 제2 티타늄막이 형성된 전체 구조를 질화시키는 단계; 및
    상기 제2 티타늄막을 덮도록 상기 기판 상부에 절연막을 형성하는 단계
    를 포함하는 반도체 장치의 금속배선 형성방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020040090937A 2004-11-09 2004-11-09 반도체 장치의 금속배선 형성방법 KR100738578B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090937A KR100738578B1 (ko) 2004-11-09 2004-11-09 반도체 장치의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090937A KR100738578B1 (ko) 2004-11-09 2004-11-09 반도체 장치의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20060042327A KR20060042327A (ko) 2006-05-12
KR100738578B1 true KR100738578B1 (ko) 2007-07-11

Family

ID=37148229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090937A KR100738578B1 (ko) 2004-11-09 2004-11-09 반도체 장치의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100738578B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208024B1 (ko) * 1996-10-04 1999-07-15 윤종용 힐락 억제를 위한 tft의 알루미늄 게이트 구조 및 그 제조방법
KR100453956B1 (ko) * 2001-12-20 2004-10-20 동부전자 주식회사 반도체 장치의 금속 배선 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208024B1 (ko) * 1996-10-04 1999-07-15 윤종용 힐락 억제를 위한 tft의 알루미늄 게이트 구조 및 그 제조방법
KR100453956B1 (ko) * 2001-12-20 2004-10-20 동부전자 주식회사 반도체 장치의 금속 배선 제조 방법

Also Published As

Publication number Publication date
KR20060042327A (ko) 2006-05-12

Similar Documents

Publication Publication Date Title
US7799693B2 (en) Method for manufacturing a semiconductor device
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
US11315830B2 (en) Metallic interconnect structures with wrap around capping layers
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
US20040127002A1 (en) Method of forming metal line in semiconductor device
KR100483290B1 (ko) 반도체 소자의 제조 방법
KR100528073B1 (ko) 반도체소자 제조방법
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
US6566757B1 (en) Stabilization of low dielectric constant film with in situ capping layer
KR20090003368A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7732304B2 (en) Method of manufacturing semiconductor device
JP3737366B2 (ja) 半導体装置及びその製造方法
JP2004200203A (ja) 半導体装置及びその製造方法
US6444593B1 (en) Surface treatment of low-K SiOF to prevent metal interaction
US20030209805A1 (en) Flourine doped SiO2 film and method of fabrication
KR100738578B1 (ko) 반도체 장치의 금속배선 형성방법
KR20030050951A (ko) 반도체 소자의 금속배선 형성방법
US6281584B1 (en) Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces
JP2005340460A (ja) 半導体装置の形成方法
US7141880B2 (en) Metal line stacking structure in semiconductor device and formation method thereof
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
US6472307B1 (en) Methods for improved encapsulation of thick metal features in integrated circuit fabrication
KR100645930B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100600050B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee