KR20000066420A - 반도체장치의 메탈 콘택 형성방법 - Google Patents

Abstract

베리어 메탈을 이용한 콘택 형성방법에 관한 것이다.

본 발명에 의한 베리어 메탈을 이용한 콘택 형성방법은 반도체장치의 콘택을 형성하는 과정에 있어서, 노광과 식각을 통해 절연층에 콘택창을 형성하고, 티타늄층, 코발트층, 티타늄 나이트라이드층을 차례로 형성한 후, 아닐링(Annealing)을 실시하여 상기 티타늄층과 실리콘 기판 사이에 코발트 실리사이드 (CoSi₂)를 형성하고, 텅스텐을 적층하는 단계를 구비하여 이루어지는 것을 특징으로 한다.

따라서, 콘택부에서 실리콘의 메탈 내로의 확산을 보다 안정적으로 방지할 수 있게 된다.

Description

반도체장치의 메탈 콘택 형성방법{Method of forming a metal contact for semiconductor device}

본 발명은 반도체장치의 메탈 콘택 형성방법에 관한 것으로, 보다 상세하게는 반도체장치에서 텅스텐 메탈 콘택을 사용하는 경우에서의 베리어 메탈을 사용한 메탈 콘택 형성방법에 관한 것이다.

반도체장치의 소자 고집적화 경향으로 반도체장치의 디자인 룰(design rule)은 점차 줄어들고 있다. 디자인 룰이 줄어듦에 따라 반도체장치 내의 소자들의 크기도 모두 작아지고, 반도체장치에서 개별 소자를 회로 배선에 연결시키는 역할을 하는 콘택 혹은 상층 배선과 하층 배선을 연결하는 역할을 하는 비아 콘택의 경우도 평면적 크기가 작아지고 있다. 또 한편으로는 다층화의 요구 등에 따라 일부 콘택의 깊이는 증가하는 추세에 있다. 이에 따라 콘택의 저항값이 높아져서 소자 특성이 악화되므로 콘택 저항을 낮추는 기술의 개발이 중요한 문제가 되고 있다.

콘택의 저항 감소와 함께 종래부터 중요한 문제가 되는 것이 스탭 커버리지(step coverage)의 문제이다. 콘택의 깊이는 깊어지는 대신 평면적인 크기는 줄어들어 종횡비(aspect ratio)가 커지므로 보이드나 단선 등의 문제없이 콘택창에 메탈을 채워넣는 것은 점차로 어려워지고 있다. 콘택 형성과정에서 발생하는 이러한 단차문제를 해결하지 못할 경우 단선이나 보이드 등 후속공정에서의 불량발생이 증가하므로 공정중 발생하는 단차를 해소하는 여러 가지 방법들이 모색되고 있다.

종래에는 콘택을 형성하는 메탈로 알미늄이 주로 사용되었다. 그런데 알미늄이 실리콘으로 쉽게 침투되어 스파이크(Spike) 현상이 나타나 회로가 단선되는 등의 소자의 기능을 해치는 문제가 있으므로 초기에는 단순히 알미늄 재질로 콘택을 형성하던 것을 실리콘층과 알미늄층의 중간에 확산방지를 위한 베리어 메탈을 형성한 다음 알미늄으로 콘택을 형성하는 방법이 사용되었다. 베리어 메탈을 사용할 경우 콘택 메탈의 실리콘 내로의 확산을 방지하는 동시에 베리어 메탈의 적층과정에서 베리어 메탈층의 두께로 콘택창에서 발생한 단차를 일부 해소시킬 수 있는 효과도 거둘 수 있게 된다.

최근 소자 고집적화에 따른 디자인 룰 감소와 함께 디자인 룰이 0.26μm이하의 제품인 경우 흔히 콘택(contact)의 재질로 빈 공간을 채우는 갭 필(Gap fill) 특성이 좋은 CVD(Chemical vapour deposition)로 형성하는 텅스텐을 사용하게 되었는데 알미늄 대신 텅스텐을 배선 메탈로 사용하는 경우에도 메탈의 실리콘 내층으로의 확산방지를 위해 또한 콘택에 채워지는 텅스텐의 표면 접착력을 높이기 위해 종래와 같이 티타늄/티타늄 나이트라이드(Ti/TiN)재질로 콘택부에 베리어 메탈을 형성하여 사용하고 있다.

이하에서는 종래 기술들 가운데 콘택 메탈로 텅스텐을 이용하고 티타늄/티타늄 나이트라이드 재질로 베리어 메탈을 형성하는 메탈 콘택의 형성방법을 도면을 참조하여 좀 더 살펴보기로 한다.

도1은 종래의 콘택에서의 베리어 메탈 형성상태를 나타내는 도면이다. 이 상태는 노광과 식각에 의해 실리콘기판(11)상의 절연막(12)에 콘택창(16)을 형성한 후 전세정을 하고 티타늄(13)/티타늄 나이트라이드(14) 막을 형성한다. 전세정은 주로 콘택창의 저면 실리콘기판에 형성된 자연산화막을 제거하기 위한 것으로 HB, HF 등의 약품을 사용한다. 전세정 과정에서 콘택창의 입구가 약간의 침식을 받아 넓어지므로 다음 단계에서 콘택창에 메탈을 채워넣을 때 오버 행(Over hang) 현상을 보상하는 등 공정이 다소 용이하게 이루어지는 효과도 거둘 수 있다.

도2는 종래의 콘택에서 콘택창에 베리어 메탈인 티타늄(13)/티타늄 나이트라이드(14) 막을 형성한 다음 그 위에 배선 메탈인 텅스텐(17)을 CVD 공정을 이용하여 증착시킨 상태를 나타낸다. 과거에 알미늄을 스퍼터링을 통해 적층하던 방식에 비해 스텝 커버리지를 향상시키기 위해 CVD 텅스텐을 이용하는 것이다. 이때 CVD 공정에서는 주로 WF₆가스를 사용하여 텅스텐이 웨이퍼 표면에 적층되고 불산(HF) 가스를 비롯하여 수소, 실리콘, 금속 등과의 부산물이 발생하는 반응이 이루어진다. 특히 티타늄은 WF₆와 쉽게 반응하여 텅스텐과 TiF₄으로 되므로 쉽게 제거될 수 있다.

그리고 도1과 도2에서 도시된 과정의 사이에 베리어 메탈층인 티타늄/티타늄 나이트라이드 막을 형성한 후 RTP(Rapid Thermal Processing) 혹은 RTA(Rapid Thermal Annealing)을 통해 접촉면을 안정화시키는 공정이 개입된다. 이 과정을 통해 티타늄의 실리사이드화가 이루어진다.

그런데 이상과 같이 텅스텐을 콘택 메탈로 사용하는 경우 텅스텐을 증착시키는 CVD공정에서 이루어지는 반응에 의해 혹은 발생하는 공정 부산물에 의해 공정중에 또는 CVD 공정 다음 단계의 고온 공정에서 이들 베리어 메탈이 침해를 받아 베리어막의 손상되어 확산 베리어의 역할을 할 수 없게 되는 Junction leakage 현상이 발생한다. 베리어막에는 약간의 핀홀만 발생하여도 확산방지에 대한 베리어의 기능을 제대로 수행할 수 없음을 고려할 때 이러한 침해를 받지 않고 안정된 상태를 형성하는 베리어 메탈 형성방법이 요구된다. 따라서 베리어 메탈로 티타늄을 단독으로 사용하지 않고 티타늄 나이트라이드를 겹쳐서 사용하게 된다. 그러나 티타늄 나이트라이드막에 스트레스가 발생 균열이 생기는 등 취약한 부분이 발생하거나 충분한 표면 산화로 경화가 진행되지 않은 경우 WF₆는 티타늄 나이트라이드의 취약부를 뚫고 들어와 즉시 티타늄과 반응하여 티타늄을 없애고 그 위의 티타늄 나이트라이드막이 벗겨져 표면에서 돌출되게 하고 그 돌출된 막의 표면에 텅스텐이 적층되어 베리어 메탈의 역할을 할 수 없도록 하는 것과 함께 표면의 평활성을 깨뜨리는 볼케이노(Volcano) 현상을 일으키는 문제가 있다.

베리어 메탈의 침해를 방지하기 위해 베리어 메탈의 두께를 키우는 방법도 생각할 수 있다. 베리어 메탈의 두께를 키우는 것은 경우에 따라서는 콘택에서의 스탭 커버리지를 향상시키기 위해서 사용하는 수단이기도 하다.

그러나 티타늄 재질의 베리어 메탈은 CMP(Chemical Mechanical Polishing)등 방법으로 콘택층 밖의 메탈을 제거할 때 식각 저항성이 크다. 따라서 식각시에도 인근의 절연층이 손상되고 절연이 파괴되는 것을 방지하기 인근 절연층의 두께를 더 두껍게 형성시켜야 한다는 문제가 있고 식각 가공에 드는 시간과 노력이 더 커지게 된다. 또한 경우에 따라 절연층의 두께를 키우면 콘택의 깊이가 오히려 깊어질 수도 있어 스탭커버리지가 저하되어 바람직하지 않다.

또한 티타늄/티타늄 나이트라이드로 구성되는 베리어 메탈 형성과정에서는 오버 행의 문제가 있다. 즉, 베리어 메탈층의 두께를 증가시킬 때 콘택 입구에 오버 행이 발생하여 오히려 입구를 좁히고 보이드를 만들거나 다음 공정에서의 텅스텐 등 프러그 메탈의 채워짐을 방해하게 된다.

이러한 점들은 티타늄/티타늄 나이트라이드 베리어 메탈의 적층 두께를 제한하게 되고 베리어를 불확실하게 하며 콘택에서의 스텝 커버리지를 개선하는 것도 어렵게 한다.

본 발명은 이러한 종래 기술의 문제점들, 즉, 콘택을 형성할 때 CVD 텅스텐을 프러그나 배선 메탈로 사용함에 따라 그 형성공정에서 베리어 메탈이 손상을 받고 이로 인하여 확산장벽으로의 기능을 하지 못하게 되는 등의 문제를 개선하고 티타늄 베리어 메탈을 두껍게 형성할 경우 표면 CMP 등에서 발생하는 문제들을 예방하는 것을 목적으로 한다.

도1은 종래의 콘택에서의 베리어 메탈 형성상태를 나타내는 도면이다.

도2는 종래의 콘택에서 콘택창에 베리어 메탈(barrier metal)을 형성한 다음 그 위에 배선 메탈인 텅스텐을 CVD(Chemical Vapour Deposition) 공정을 이용하여 증착시킨 상태를 나타내는 도면이다.

도3은 본 발명에서 실리콘 기판상의 절연막에 콘택창을 형성하고 그 위로 티타늄, 코발트, 티타늄 나이트라이드(TiN) 막을 차례로 형성한 상태에서 아닐링을 통해 코발트 실리사이드를 결정성장시킨 상태를 나타내는 도면이다.

도4는 본 발명에서 티타늄, 코발트, 티타늄 나이트라이드 막을 형성한 상태에서 어닐링을 실시한 후 단면의 전자현미경 사진이다.

도5는 도3과 같이 형성된 베리어 메탈의 위에 CVD공정을 이용하여 텅스텐을 증착한 상태를 나타내는 도면이다.

※ 도면의 주요부분에 대한 부호의 설명

11,21: 실리콘기판 12,22: 절연막

13,23: 티타튬 14,24: 티타늄 나이트라이드

25:코발트 28: 코발트 실리사이드(CoSi₂)

26,56: 텅스텐 15,35: 콘택창

이상의 목적으로 달성하기 위한 본 발명의 베리어 메탈을 이용한 콘택 형성방법은, 반도체장치의 콘택을 형성하는 과정에서 노광과 식각을 통해 절연층에 콘택창을 형성하고, 티타늄층, 코발트층, 티타늄 나이트라이드층을 차례로 형성한 후, 아닐링을 실시하여 상기 티타늄층과 실리콘 기판 사이에 코발트 실리사이드 (CoSi₂)를 형성하고, 텅스텐을 적층하는 단계를 구비하여 이루어지는 것을 특징으로 한다.

본 발명에서 티타늄과 티타늄 나이트라이드 사이의 베리어 메탈로 코발트를 선택한 것은 코발트의 격자구조나 전기 저항율이 티타늄의 그것과 상당한 유사성을 보인다는 점에 착안하여 특별한 문제가 없을 것을 고려한 것이다.

본 발명에 따르면 종래에는 콘택창 형성 후 이루어지던 자연산화막 제거를 위한 전세정을 생략할 수 있다. 베리어 메탈을 위한 티타늄, 코발트, 티타늄 나이트라이드 층은 동일한 장비에서 연속적으로 적층하는 IN-SITU방법으로 형성하는 것이 공정의 시간과 노력을 절약할 수 있으므로 바람직하다.

이하 도면을 참조하면서 본 발명의 콘택 형성방법을 구성하는 각 단계 공정의 작용을 살펴보기로 한다.

도3은 실리콘기판(11)상의 절연막(12)에 콘택창(26)을 형성하고 그 위로 티타늄(23), 코발트(25), 티타늄 나이트라이드(24) 막을 차례로 형성한 상태에서 아닐링을 통해 코발트 실리사이드(28)를 결정성장시킨 상태를 개략적으로 나타내는 도면이다. 이 상태를 형성하기 위해서는 먼저 콘택창이 형성된 상태에서 실리콘 기판 위로 티타늄 20~50Å, 코발트 150Å 을 증착한다. 그러면 도4와 같이 차례로 증착된대로의 상태에서 티타늄(23)층이 코발트, 티타늄, 실리콘의 삼원계 화합물의 비정질층으로 형성된다. 또한 이 티타늄 변성층에는 실리콘의 자연산화막의 분해에 의한 산소원소가 포함되어 형성된다.

이 상태에서 800℃로 30분 어닐링을 하면 상부 코발트가 삼원계 화합물의 비정질층을 서서히 투과하는 형태를 이루어 하부의 실리콘 기판과 반응하여 삼원계 화합물의 비정질층과 실리콘기판 계면에 코발트 실리사이드의 단결정이 성장하게 된다. CoSi₂는 낮은 온도에서는 CoSi를 거쳐 형성되지만 700℃ 이상의 고온에서는 직접적으로 형성되므로 지나치게 높지 않은 700℃ 내지 850℃로 공정을 충분한 시간을 가지면서 공정을 진행하는 것이 바람직 하다. 또한 코발트가 티타늄층을 뚫고 실리콘과 반응하는 것은 상당히 느린 속도로 진행되므로 코발트 실리사이드가 단결정막으로 성장하는 것이 가능하다. 코발트 실리사이드 단결정의 경우 다결정에서 결정입계를 따라 일어나는 실리사이드 응집현상과 그로 인한 축소와 스트레스 발생도 방지할 수 있다. 또한 코발트 실리사이드층의 핵생성 후에도 계속하여 제한된 양의 코발트가 공급되고, 실리콘과의 계면에서도 확산이 진행되지만 계면의 코발트 양이 충분히 낮아서 확산의 경향이 직접 코발트가 실리콘과 닿아서 반응하는 경우보다는 훨씬 낮고 이 경우에는 BURTON의 TERRACE-LEDGE-KINK MODEL에 의하여 초기에 형성된 HETEROGENEOUS EPITAXIAL NUCLEATION에서의 결정성장 관계가 계속 유지될 수 있다. 결과적으로 생성된 코발트 실리사이드는 단결정의 구조를 가지면서 균일하고 안정적으로 형성된다.

도5는 도3과 같이 형성된 베리어 메탈의 위에 CVD공정을 이용하여 텅스텐을 적층한 상태를 나타내는 도면이다. 이 과정에서 일부 WF₆에 의해 티타늄 나이트라이드(24)막이 투과되는 경우에도 하층의 코발트 실리사이드(28)가 안정적으로 형성되어 있으므로 티타늄과 같이 쉽게 침해되어 제거되지 않고 확산 베리어의 역할을 할 수 있게 된다.

본 발명에 따르면 베리어 메탈을 형성하는 과정에서 코발트가 확산에 의해 실리콘과의 계면에 코발트 실리사이드의 단결정을 생성한다. 이 단결정형 코발트 실리사이드는 다결정형 물질인 경우 후속공정에서 결정입계를 따라 일어날 수 있는 실리사이드 응집현상의 발생을 막을 수 있고, WF₆로 인한 공정중의 침해 혹은 텅스텐 금속 속에 잔류하여 활성화할 때의 베리어 메탈을 침식을 막을 수 있다.

따라서 메탈과 실리콘의 확산을 확실히 방지할 수 있으며, 접촉면의 콘택 저항을 줄일 수 있게 된다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (4)

1. 반도체장치의 콘택을 형성하는 과정에서,

   절연층에 콘택창을 형성하는 단계;

   티타늄층, 코발트층, 티타늄 나이트라이드층을 차례로 적층하는 단계;

   아닐링을 실시하여 상기 티타늄층과 실리콘 기판 사이에 코발트 실리사이드 (CoSi₂)를 형성하는 단계; 및

   텅스텐을 적층하는 단계;

   를 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 콘택 형성방법.
2. 제 1항에 있어서,

   상기 아닐링은 700℃ 내지 850℃에서 이루어지는 것을 특징으로 하는 반도체장치의 콘택 형성방법.
3. 제1항 또는 제 2항에 있어서,

   상기 티타늄층, 코발트층, 티타늄 나이트라이드층을 차례로 적층하는 공정은 동일한 장비에서 IN-SITU로 이루어지는 것을 특징으로 하는 반도체장치의 콘택 형성방법.
4. 제 1항 또는 제 2항에 있어서,

   상기 콘택창 형성후 상기 티타늄층, 코발트층, 티타늄 나이트라이드층을 적층하기 전에 전세정 과정이 없는 것을 특징으로 하는 반도체장치의 콘택 형성방법.