KR100575884B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100575884B1
KR100575884B1 KR1020040026301A KR20040026301A KR100575884B1 KR 100575884 B1 KR100575884 B1 KR 100575884B1 KR 1020040026301 A KR1020040026301 A KR 1020040026301A KR 20040026301 A KR20040026301 A KR 20040026301A KR 100575884 B1 KR100575884 B1 KR 100575884B1
Authority
KR
South Korea
Prior art keywords
film
contact hole
wiring
metal
hard mask
Prior art date
Application number
KR1020040026301A
Other languages
English (en)
Other versions
KR20050101036A (ko
Inventor
김태경
조직호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040026301A priority Critical patent/KR100575884B1/ko
Publication of KR20050101036A publication Critical patent/KR20050101036A/ko
Application granted granted Critical
Publication of KR100575884B1 publication Critical patent/KR100575884B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60JWINDOWS, WINDSCREENS, NON-FIXED ROOFS, DOORS, OR SIMILAR DEVICES FOR VEHICLES; REMOVABLE EXTERNAL PROTECTIVE COVERINGS SPECIALLY ADAPTED FOR VEHICLES
    • B60J11/00Removable external protective coverings specially adapted for vehicles or parts of vehicles, e.g. parking covers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60RVEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00Arrangements for holding or mounting articles, not otherwise provided for
    • B60R2011/0001Arrangements for holding or mounting articles, not otherwise provided for characterised by position
    • B60R2011/004Arrangements for holding or mounting articles, not otherwise provided for characterised by position outside the vehicle
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16BDEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B47/00Suction cups for attaching purposes; Equivalent means using adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저유전체막의 손상 및 표면 거칠기를 감소시켜 금속배선 형성시 매립 특성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 개시한다. 개시된 본 발명의 반도체 소자의 금속배선 형성방법은, 하부 금속배선이 형성된 반도체 기판을 제공하는 단계; 상기 하부 금속배선 상에 저유전 절연막으로 이루어진 층간절연막 및 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막 및 층간절연막을 식각하여 하부 금속배선을 노출시키는 콘택홀을 형성하는 단계; 상기 하부 금속배선 상의 금속 산화막을 제거함과 동시에 콘택홀 측벽의 표면 거칠기를 개선하기 위해 콘택홀 표면에 리모트 플라즈마(Remote Plasma) 방식을 이용한 건식 세정을 실시하는 단계; 상기 콘택홀 및 노출된 하부 금속배선 부분 및 하드마스크막 상에 베리어 금속막을 증착하는 단계; 상기 콘택홀이 매립되도록 배선용 금속막을 증착하는 단계; 및 상기 하드마스크막이 노출되도록 베리어 금속막 및 배선용 금속막을 CMP하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL WIRING OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1b는 종래 기술에 따른 반도체 소자의 금속배선 형성방법의 문제점을 설명하기 위한 공정 도면.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 실시예에 따라 콘택홀 표면에 건식 세정 진행 후 배선용 금속막의 증착을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 반도체 기판 12 : 하부 금속배선
13 : 층간절연막 14 : 하드마스크막
15 : 콘택홀 16 : 베리어 금속막
17 : 배선용 금속막
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게 는, 저유전체막의 손상(Damage) 및 표면 거칠기(Roughness)를 감소시켜 금속배선 형성시 매립 특성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자의 고집적 및 고속화가 진행되면서, 4.0∼4.2 정도의 유전율을 갖는 SiO2막으로된 통상의 층간절연막은 소자의 구동 속도 향상을 방해하는 요인으로서 작용하게 된다. 즉, 반도체 소자의 고집적화는 필연적으로 셀 영역의 크기 감소를 수반하게 되는데, 셀 영역의 크기가 감소되면, 이웃하는 금속배선들간의 기생 캐패시턴스가 증가되어 RC 지연이 증가하게 되고, 이 결과, 소자의 구동 속도를 향상시키는데 한계를 갖게 된다.
따라서, 고속 소자의 구현을 위해, 층간절연막 물질에 대한 연구, 즉, 저유전율의 절연막을 반도체 제조 공정에 적용하려는 연구가 활발하게 진행되고 있다.
최근, 폴리머 물질을 사용한 저유전체막 개발이 이루어지고 있으며, 금속배선인 텅스텐(W), 알루미늄(Al) 및 구리(Cu)의 집적 공정이 연구되고 있다. 폴리머 저유전체막은 탄소와 수소의 화합물에 약간의 산소가 첨가된 막으로서, 폴리머 저유전체막을 층간절연막으로 형성하고, 층간절연막을 식각하여 콘택홀을 형성하여 하부 금속배선과 상부 금속배선을 연결하게 된다.
이때, 콘택홀 하부에 있는 금속배선과 상부 금속배선이 서로 전기적으로 연결되도록 금속배선을 형성하기 전에 하부 금속배선 표면에 형성된 금속 산화막을 스퍼터링(Sputtering) 식각을 통해 제거하게 된다. 여기에서, 스퍼터링에 사용되는 Ar 이온은 운동 에너지를 가지고 콘택홀 상부 및 측벽을 동시에 식각하게 되는데, 이때, 도 1a에 도시된 바와 같이, 폴리머 저유전체막이 손상(A)되며, 콘택홀 내 표면 거칠기가 증가하게 된다.
이렇게 손상된 폴리머 저유전체막 상에 티타늄막 및 알루미늄막이 형성되어 폴리머 저유전체막의 표면 거칠기 증가로 인해 알루미늄막이 표면 거칠기도 증가하게 된다. 또한, 도 1b에 도시된 바와 같이, 콘택홀 내부에 알루미늄막 형성시 초기에 불연속층을 형성되어 후속 공정에서 알루미늄막이 균일하게 매립되지 않은 문제점을 가지고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 저유전체막의 손상 및 표면 거칠기를 감소시켜 금속배선 형성시 매립 특성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 금속배선 형성방법은, 하부 금속배선이 형성된 반도체 기판을 제공하는 단계; 상기 하부 금속배선 상에 저유전 절연막으로 이루어진 층간절연막 및 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막 및 층간절연막을 식각하여 하부 금속배선을 노출시키는 콘택홀을 형성하는 단계; 상기 하부 금속배선 상의 금속 산화막을 제거함과 동시에 콘택홀 측벽의 표면 거칠기를 개선하기 위해 콘택홀 표면에 CoF2/H2/N2, CoF2/He/O2 및 CoF2/He로 구성된 그룹에서 어느 하나를 선택하여 ∼100℃의 온도에서 인-시츄(In-Situ) 방식으로 리모트 플라즈마(Remote Plasma) 처리하여 건식 세정을 실시하는 단계; 상기 콘택홀 및 노출된 하부 금속배선 부분 및 하드마스크막 상에 베리어 금속막을 증착하는 단계; 상기 콘택홀이 매립되도록 배선용 금속막을 증착하는 단계; 및 상기 하드마스크막이 노출되도록 베리어 금속막 및 배선용 금속막을 CMP하는 단계를 포함하는 것을 특징으로 한다.
삭제
상기 리모트 플라즈마 처리는 RF 방식을 사용하여 이중 주파수 식각(Dual Frequency Etch)을 수행하는 것을 특징으로 한다.
상기 베리어 금속막 및 배선용 금속막은 각각 티타늄막 및 알루미늄막으로 형성하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a에 도시된 바와 같이, 공지의 반도체 제조 공정에 따라 알루미늄 재질의 하부 금속배선(12)이 형성된 반도체 기판(11) 상에 저유전 절연막으로된 층간절연막(13)과 하드마스크막(14)을 차례로 형성한다. 이때, 하드마스크막(14)은 실리콘 산화막으로 형성한다. 그 다음, 상기 하드마스크막(14) 및 층간절연막(13)을 차례로 식각하여 상기 하부 금속배선(12)을 노출시키는 콘택홀(15)을 형성한다.
도 2b에 도시된 바와 같이, 상기 하부 금속배선(12) 상의 알루미늄 산화막(AlOx)을 제거하기 위해 콘택홀(15) 표면에 리모트 플라즈마(Remote Plasma) 방식을 이용한 건식 세정(Dry Cleaning)을 실시한다. 여기에서, 건식 세정은 CoF2/H2/N2, CoF2/He/O2 및 CoF2/He로 구성된 그룹에서 어느 하나를 선택하여 상온 ∼100℃에서 인-시츄(In-Situ) 공정으로 플라즈마 처리를 수행한다. 이때, 플라즈마 처리는 RF 방식을 사용하여 이중 주파수 식각(Dual Frequency Etch)을 사용한다.
이렇게 건식 세정을 하는 이유는 콘택홀(15) 측벽이 기존 스퍼터링 식각시 Ar 이온의 운동에너지에 의해 식각이 진행되어 콘택홀(15) 측벽이 식각 가스에 직접 노출되는 것을 억제하고, 콘택홀(15) 측벽의 표면 거칠기를 개선하여 주는 것으로, CoF2 가스에 N이 함유된 가스를 첨가하여 CoF2의 F로 알루미늄 산화막을 환원시키고 N2 또는 NH3 등은 표면 거칠기를 개선하여 콘택홀(15) 측벽에 얇은 보호막을 형성하도록 한다.
여기에서, 보호막은 콘택홀(15) 측벽의 폴리머 일부가 플라즈마 처리로 인해 C-H 결합에서 C-H-N 결합으로 얇게 형성된다. 이때, 콘택홀(15) 측벽에 형성된 보호막은 층간절연막에서의 유기물이나 수분 등이 콘택홀(15) 영역으로 아웃 개싱(Out-Gassing)되는 것을 막아주게 되어 후속의 금속배선 공정에서 알루미늄막이 균일하게 형성된다.
도 2c에 도시된 바와 같이, 상기 콘택홀(15) 및 노출된 하부 금속배선(12) 부분 및 하드마스크막(14) 상에 베리어 금속막(16)을 증착한 다음, 상기 콘택홀(15)이 매립되도록 배선용 금속막(17)을 증착한다. 여기에서, 베리어 금속막(16)과 배선용 금속막(17)은 각각 티타늄막과 알루미늄막으로 형성한다.
도 2d에 도시된 바와 같이, 상기 하드마스크막(14)이 노출되도록 베리어 금속막(16) 및 배선용 금속막(17)을 화학적기계 연마공정에 의해 제거함으로써 하부 금속배선(12)과 콘택되는 상부 금속배선을 형성한다.
도 3에 도시된 바와 같이, 금속배선시 콘택홀 형성 후 콘택홀 표면에 리모트 플라즈마 방식을 이용한 건식 세정을 실시함으로써 하부 금속배선 표면의 금속산화막을 제거함과 동시에 콘택홀 측벽 표면의 거칠기가 개선되어 기존 스퍼터링 식각시 콘택홀 측벽에 손상이 없으며, 후속의 베리어 금속막 및 알루미늄막 형성시 균일한 매립 특성을 얻을 수 있다.
본 발명에서는 층간절연막을 폴리머 저유전체막을 사용하였으나, 실리콘 산화막 계열의 저유전체막을 사용하는 것도 가능하다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명은 금속배선시 콘택홀 표면에 건식 세정을 실시함으로써 하부 금속배선 표면의 금속산화막을 제거함과 동시에 콘택홀 측벽 표면의 거칠기가 개선되어 기존 스퍼터링 식각시 콘택홀 측벽에 손상이 없으며, 후속의 베리어 금속막 및 알루미늄막 형성시 균일한 매립 특성을 얻을 수 있다. 이로 인해 반도체 소자 제조시 신뢰성 있는 소자를 얻을 수 있다.

Claims (4)

  1. 하부 금속배선이 형성된 반도체 기판을 제공하는 단계;
    상기 하부 금속배선 상에 저유전 절연막으로 이루어진 층간절연막 및 하드마스크막을 차례로 형성하는 단계;
    상기 하드마스크막 및 층간절연막을 식각하여 하부 금속배선을 노출시키는 콘택홀을 형성하는 단계;
    상기 하부 금속배선 상의 금속 산화막을 제거함과 동시에 콘택홀 측벽의 표면 거칠기를 개선하기 위해 콘택홀 표면에 CoF2/H2/N2, CoF2/He/O2 및 CoF2/He로 구성된 그룹에서 어느 하나를 선택하여 ∼100℃의 온도에서 인-시츄(In-Situ) 방식으로 리모트 플라즈마(Remote Plasma) 처리하여 건식 세정을 실시하는 단계;
    상기 콘택홀 및 노출된 하부 금속배선 부분 및 하드마스크막 상에 베리어 금속막을 증착하는 단계;
    상기 콘택홀이 매립되도록 배선용 금속막을 증착하는 단계; 및
    상기 하드마스크막이 노출되도록 베리어 금속막 및 배선용 금속막을 CMP하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 리모트 플라즈마 처리는 RF 방식을 사용하여 이중 주파수 식각(Dual Frequency Etch)을 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서, 상기 베리어 금속막 및 배선용 금속막은 각각 티타늄막 및 알루미늄막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020040026301A 2004-04-16 2004-04-16 반도체 소자의 금속배선 형성방법 KR100575884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040026301A KR100575884B1 (ko) 2004-04-16 2004-04-16 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040026301A KR100575884B1 (ko) 2004-04-16 2004-04-16 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20050101036A KR20050101036A (ko) 2005-10-20
KR100575884B1 true KR100575884B1 (ko) 2006-05-03

Family

ID=37279660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040026301A KR100575884B1 (ko) 2004-04-16 2004-04-16 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100575884B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824632B1 (ko) * 2006-08-31 2008-04-25 동부일렉트로닉스 주식회사 90nm 디자인 룰에 따른 반도체 소자 형성방법

Also Published As

Publication number Publication date
KR20050101036A (ko) 2005-10-20

Similar Documents

Publication Publication Date Title
US9349687B1 (en) Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect
KR100482180B1 (ko) 반도체 소자 제조방법
CN106356331B (zh) 钴互连件技术
US7480990B2 (en) Method of making conductor contacts having enhanced reliability
US6479380B2 (en) Semiconductor device and manufacturing method thereof
JP2001319928A (ja) 半導体集積回路装置およびその製造方法
US7701004B2 (en) Semiconductor device and method of manufacturing thereof
KR102187709B1 (ko) 커패시터를 갖는 반도체 디바이스의 구조물 및 형성 방법
JP6860871B2 (ja) 抵抗変化素子、半導体装置、及び半導体装置の製造方法
US6916737B2 (en) Methods of manufacturing a semiconductor device
KR100380890B1 (ko) 반도체 장치 및 그 제조방법
CN101364565A (zh) 半导体器件的制造方法
US8097536B2 (en) Reducing metal voids in a metallization layer stack of a semiconductor device by providing a dielectric barrier layer
CN108321083B (zh) 半导体结构及其形成方法
JP2003100869A (ja) 半導体装置とその製造方法
JPWO2007043634A1 (ja) 多層配線の製造方法
US6723628B2 (en) Method for forming bonding pad structures in semiconductor devices
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR100575884B1 (ko) 반도체 소자의 금속배선 형성방법
US20050106856A1 (en) Dual damascene process flow for porous low-k materials
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
TWI305945B (en) Method of fabricating dual damascene structure
KR100677990B1 (ko) 반도체 소자의 제조 방법
KR100774642B1 (ko) 반도체 소자의 구리배선 형성방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee