JPS63161634A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63161634A JPS63161634A JP61314311A JP31431186A JPS63161634A JP S63161634 A JPS63161634 A JP S63161634A JP 61314311 A JP61314311 A JP 61314311A JP 31431186 A JP31431186 A JP 31431186A JP S63161634 A JPS63161634 A JP S63161634A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- pad electrode
- integrated circuit
- semiconductor integrated
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 59
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000009826 distribution Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000000926 separation method Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- IZJSTXINDUKPRP-UHFFFAOYSA-N aluminum lead Chemical compound [Al].[Pb] IZJSTXINDUKPRP-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 210000003899 penis Anatomy 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路装置に関し、特にアルミ・パッ
ド電極の構造に関する。
ド電極の構造に関する。
（従来の技術）
従来、半導体集積回路装置のパッドＲｔ極Ｋｒｉアルご
材が多用され、また、半導体基板上では内部アルミ配線
群と隣接して設けられる。周知の通り、パヅド電極は半
導体集積回路装置の外部取出電極てらって半導体基板の
最上層に位置し組立ての際この面上にボンディング・ワ
イヤが熱圧着される。
材が多用され、また、半導体基板上では内部アルミ配線
群と隣接して設けられる。周知の通り、パヅド電極は半
導体集積回路装置の外部取出電極てらって半導体基板の
最上層に位置し組立ての際この面上にボンディング・ワ
イヤが熱圧着される。
この熱圧着の際、アルミ・パッドの電極面およびそのア
ルミ引出導体部はボンディング応力の伝ばん方向にそれ
ぞれ伸長するので内部アルミ配線との接触を回避する必
要上アルミ引出導体部ｒｔ隣接する内部アルミ配線と２
０〜３０μｍ程度離間して形成される。また、ボンディ
ング応力により基板に形成された半導体素子の接合が破
壊される場合も生じるのでアルミ・パッド電極は接合上
を避けて設けられる。
ルミ引出導体部はボンディング応力の伝ばん方向にそれ
ぞれ伸長するので内部アルミ配線との接触を回避する必
要上アルミ引出導体部ｒｔ隣接する内部アルミ配線と２
０〜３０μｍ程度離間して形成される。また、ボンディ
ング応力により基板に形成された半導体素子の接合が破
壊される場合も生じるのでアルミ・パッド電極は接合上
を避けて設けられる。
（発明が解決しようとする問題点）
しかしながら、微細加工技術が進み半導体装置の高密度
化および高速化が今日のように進展して来ると、能動素
子を含む電子回路の縮小化の達成度に比ベアルξ・パッ
ド電極周辺の遅れが目立つようになりその対策が望まれ
ている。すなわち、通常の内部アルき配線の相互間距船
が僅か３〜４μｍにすぎないのにパッド電極との離間距
離がその１０倍にも達していること、および、パッド電
極面縁膜上場所的制約のあることが注目され始めており
離間距離の縮小化および形成場所の制約開−の解決が強
く望まれている。
化および高速化が今日のように進展して来ると、能動素
子を含む電子回路の縮小化の達成度に比ベアルξ・パッ
ド電極周辺の遅れが目立つようになりその対策が望まれ
ている。すなわち、通常の内部アルき配線の相互間距船
が僅か３〜４μｍにすぎないのにパッド電極との離間距
離がその１０倍にも達していること、および、パッド電
極面縁膜上場所的制約のあることが注目され始めており
離間距離の縮小化および形成場所の制約開−の解決が強
く望まれている。
本発明の目的は、上記の情況に鑑み、隣接する内部アル
ミ配線との離間距離を縮小化し得ると共に形成場所に制
約を受けることなく構造のアルｉ・パッド電極を廟する
半導体集積回路装置を提供することである。
ミ配線との離間距離を縮小化し得ると共に形成場所に制
約を受けることなく構造のアルｉ・パッド電極を廟する
半導体集積回路装置を提供することである。
本発明によれば、半導体集積回路装置は、半導体基板と
、前記半導体基板のフィールド絶縁膜上に互いに隣接し
て形成されるアルミ−パッド−極および内部アルミ配線
群と、前記内部アルミ配線群の少なくとも一つと電気接
続されるアルミ・パッド電極のアルミ引出導体部と、前
記アルミ・パッド１極の面上に二次元配置されるスリッ
ト状の貫通孔とを備えることを含む。
、前記半導体基板のフィールド絶縁膜上に互いに隣接し
て形成されるアルミ−パッド−極および内部アルミ配線
群と、前記内部アルミ配線群の少なくとも一つと電気接
続されるアルミ・パッド電極のアルミ引出導体部と、前
記アルミ・パッド１極の面上に二次元配置されるスリッ
ト状の貫通孔とを備えることを含む。
（問題点を解決するための手段）
すなわち、本発明によれば、アルミ・パッド電極の面上
にはスリット状の貫通孔が格子状または同心円状に二次
元配置される。この場合、スリット状の貫通孔はパッド
電極面の全面にわたって形成されていてもよいし中央部
だけに集中していてもよい。また、密匿分布が場所によ
り異なっていてもよい。
にはスリット状の貫通孔が格子状または同心円状に二次
元配置される。この場合、スリット状の貫通孔はパッド
電極面の全面にわたって形成されていてもよいし中央部
だけに集中していてもよい。また、密匿分布が場所によ
り異なっていてもよい。
（作用）
ここで、配設されたスリ、ト状の）１）孔はアルミ・パ
ッド電極にワイヤ・ボンディングが行なわれた際面上を
伝ばんするボンディング応力を受けてぎわば潰れるよう
に変形しこの応力を吸収するよう作用する。すなわち、
アルミ・パッド電極の伸長を緩和すると共に下部組織に
対してはスボンヂ・クヴシ１ンとしての効果を示す。従
って、アルミ引出導体部と隣接する内部アルミ配線との
離間距離を従来の１７２〜１／３に細小すると共に接合
上へのアルミ・パッド電極の形成を可能ならしめ得る。
ッド電極にワイヤ・ボンディングが行なわれた際面上を
伝ばんするボンディング応力を受けてぎわば潰れるよう
に変形しこの応力を吸収するよう作用する。すなわち、
アルミ・パッド電極の伸長を緩和すると共に下部組織に
対してはスボンヂ・クヴシ１ンとしての効果を示す。従
って、アルミ引出導体部と隣接する内部アルミ配線との
離間距離を従来の１７２〜１／３に細小すると共に接合
上へのアルミ・パッド電極の形成を可能ならしめ得る。
以下図面を参照して本発明の詳細な説明する。
（実施例）
第１図Ｃａ）および（ｂ）は本発明の一実施例を示すア
ルク拳ハツト電極近傍の平囲図およびそのＡ−Ａ’断面
図である。本実施例によれは、本発明の半導体集積回路
装置は、半導体基板ｌと、この基板に形成された不純物
拡散層２およびフィールド絶縁膜３と、不純物拡散層２
を含むフィールド絶縁膜３上に互いに隣接して形成され
たアルミ・パ雫ド″’ＩＩＥ極４および内部アルミ配線
群５と、内部アルミ配線の一つと′電気接続されるアル
ミ・パッド・１極４のアルミ引出導体部６と、アルξ・
パッド４＄Ｊ！、４の全国にわたつて配設されたスリッ
ト状の貫通孔７と、アルミ・バッド′電極の絶縁保護膜
８とを含む。すなわち、本実施例によれば、不純物拡散
層２の直上にアルミ・パッド電極４が配置された場合が
例示される。ここで、アルミ・パッド″Ｆｔ極４上にボ
ンディング作業が行なわれるとスリット状の貫通孔７は
この除虫じるボンディング応力の大半を吸収して押し潰
される。従ッて、ボンディング応力のほとんどはアルミ
ｅパ９ド亀他４の面上で消費されるのでアルミ引出導体
部６および直下の不純物拡散層２に向かう伝ばん勢力は
きわめて小さなものとなる。すなわち、アルミ引出導体
部６の横方向の伸長は著しく緩和されまた不純物拡散層
２が形成する接合はその破壊から保麹される。
ルク拳ハツト電極近傍の平囲図およびそのＡ−Ａ’断面
図である。本実施例によれは、本発明の半導体集積回路
装置は、半導体基板ｌと、この基板に形成された不純物
拡散層２およびフィールド絶縁膜３と、不純物拡散層２
を含むフィールド絶縁膜３上に互いに隣接して形成され
たアルミ・パ雫ド″’ＩＩＥ極４および内部アルミ配線
群５と、内部アルミ配線の一つと′電気接続されるアル
ミ・パッド・１極４のアルミ引出導体部６と、アルξ・
パッド４＄Ｊ！、４の全国にわたつて配設されたスリッ
ト状の貫通孔７と、アルミ・バッド′電極の絶縁保護膜
８とを含む。すなわち、本実施例によれば、不純物拡散
層２の直上にアルミ・パッド電極４が配置された場合が
例示される。ここで、アルミ・パッド″Ｆｔ極４上にボ
ンディング作業が行なわれるとスリット状の貫通孔７は
この除虫じるボンディング応力の大半を吸収して押し潰
される。従ッて、ボンディング応力のほとんどはアルミ
ｅパ９ド亀他４の面上で消費されるのでアルミ引出導体
部６および直下の不純物拡散層２に向かう伝ばん勢力は
きわめて小さなものとなる。すなわち、アルミ引出導体
部６の横方向の伸長は著しく緩和されまた不純物拡散層
２が形成する接合はその破壊から保麹される。
第２図は本発明にかかるスリット状貫通孔のボンディン
グ応力吸収状況図で、ボンディング・ワイヤ９が熱圧着
された際スリット状の貫通孔７がボンディング応力を吸
収して変形する様子を示したものである。このようにス
リット状の貫通孔７の形成によりアルミ引出導体部６の
横方向の伸長を緩和し且つ下部組識の接合を破敞から保
護することができるので、アルミ引出導体部６と隣接す
る内部アルミ配線との離ｒｌＩ′］ｍ１ｉｉＬＬを従来
の１／２〜１／３に縮小化すると共にアルξ・パッド電
極４の形成場所に関する制約を実質的に解決し得る。
グ応力吸収状況図で、ボンディング・ワイヤ９が熱圧着
された際スリット状の貫通孔７がボンディング応力を吸
収して変形する様子を示したものである。このようにス
リット状の貫通孔７の形成によりアルミ引出導体部６の
横方向の伸長を緩和し且つ下部組識の接合を破敞から保
護することができるので、アルミ引出導体部６と隣接す
る内部アルミ配線との離ｒｌＩ′］ｍ１ｉｉＬＬを従来
の１／２〜１／３に縮小化すると共にアルξ・パッド電
極４の形成場所に関する制約を実質的に解決し得る。
以上は円形のスリ・ノド状貫通孔を格子配列した場合を
説明したが円形に限らず矩形、だ円形その他任意の形状
に設定することも可能であり、また、二次元配置であれ
ば格子に限らす同心円状とじてもよく、場合によっては
中央部にのみ配設してもよい。
説明したが円形に限らず矩形、だ円形その他任意の形状
に設定することも可能であり、また、二次元配置であれ
ば格子に限らす同心円状とじてもよく、場合によっては
中央部にのみ配設してもよい。
第３図および第４図は本発明の他の実施例をそれぞれ示
すアルミ・パッド電極近傍の平面図である。これら２つ
の実施例図には絶縁膜！１ｌａ８が省略された以外は全
て前実施例と共通符号が付されている。すなわち、第３
図は円形のスリット状貫通孔７が同心円状に配置された
場合であり、また、第４図は同様に中央部に集中して格
子配列された場合をそれぞれ示したものである。以上の
配役の仕方は個々の半導体装置の構造に合わせ適宜選択
すればよいが、必要があれは形状の異なるスリット頁通
貫を混在せしめることも、また、異なる密度分布で配設
することもできる。
すアルミ・パッド電極近傍の平面図である。これら２つ
の実施例図には絶縁膜！１ｌａ８が省略された以外は全
て前実施例と共通符号が付されている。すなわち、第３
図は円形のスリット状貫通孔７が同心円状に配置された
場合であり、また、第４図は同様に中央部に集中して格
子配列された場合をそれぞれ示したものである。以上の
配役の仕方は個々の半導体装置の構造に合わせ適宜選択
すればよいが、必要があれは形状の異なるスリット頁通
貫を混在せしめることも、また、異なる密度分布で配設
することもできる。
第５図は本発明のその他の実施例を示すアルミ・パッド
電極近傍の平面図で、同じく絶緘保ａ膜８が省略されて
示されている。このように形状を変え密度分布を異なら
せると下部組織に対するボンディング応力の１９度を部
分的に微妙に変えることができる。
電極近傍の平面図で、同じく絶緘保ａ膜８が省略されて
示されている。このように形状を変え密度分布を異なら
せると下部組織に対するボンディング応力の１９度を部
分的に微妙に変えることができる。
以上詳細に説明したように、本発明によれば、アルミ・
パッド電極のボンディング面の全面または中央部のみに
スリット状の貫通孔を二次元配置することによりボンテ
ィングの除虫じる機械的応力を吸収してアルミ・パッド
ｋｍ全体の伸長を緩和し得る他、接合その他の下部組識
の破壊を有効に保護し得るので、アルミ・パッド１）Ｌ
４！１！、とこれに隣接配添される内部アルミ配線群と
の離間距離を従来の１７２〜１／３に短縮せしめ得るの
みでなくアルミ・パッド電極の形成場所の制約問題を実
質的に解決することができる。従って、電子回路の微細
化技術と相撲って半導体集積回路装置の集＆度面上に顕
著なる効果を奏することが可能である。
パッド電極のボンディング面の全面または中央部のみに
スリット状の貫通孔を二次元配置することによりボンテ
ィングの除虫じる機械的応力を吸収してアルミ・パッド
ｋｍ全体の伸長を緩和し得る他、接合その他の下部組識
の破壊を有効に保護し得るので、アルミ・パッド１）Ｌ
４！１！、とこれに隣接配添される内部アルミ配線群と
の離間距離を従来の１７２〜１／３に短縮せしめ得るの
みでなくアルミ・パッド電極の形成場所の制約問題を実
質的に解決することができる。従って、電子回路の微細
化技術と相撲って半導体集積回路装置の集＆度面上に顕
著なる効果を奏することが可能である。
第１図（ａ）および（ｂ ）ｄ本発明の一実施例を示す
アルξ・パッド電極近傍の平面図およびそのＡ−Ａ’断
面図、第２図は本発明にかかるスリット状貫通孔のボン
ディング応力吸収状況図、第３図および第４図は本発明
の他の実施例をそれぞれ示すアルｉ・パッド電極近傍の
平面図、第５図は本発明のその他の実施例を示すアルミ
・パッド′電極近傍の平面図である。 １・・・・・・半導体基板、２・・・・・・不純物拡散
層、３・・・・・・フィールド絶縁膜、４・・・・・・
アルミ・パッド電極、５・・・・・・内部アルミ配線群
、６・・・・・・アルミ引出導体部、７・・・・・・ス
リット状の貫通孔、８・・・・・・Ｐ２縁保誇膜、９・
・・・・・ボンディング・ワイヤ、Ｌ・・・・・・離間
距離。 代理人 弁理士 内 原 １′２・日 ＄ １ 図
アルξ・パッド電極近傍の平面図およびそのＡ−Ａ’断
面図、第２図は本発明にかかるスリット状貫通孔のボン
ディング応力吸収状況図、第３図および第４図は本発明
の他の実施例をそれぞれ示すアルｉ・パッド電極近傍の
平面図、第５図は本発明のその他の実施例を示すアルミ
・パッド′電極近傍の平面図である。 １・・・・・・半導体基板、２・・・・・・不純物拡散
層、３・・・・・・フィールド絶縁膜、４・・・・・・
アルミ・パッド電極、５・・・・・・内部アルミ配線群
、６・・・・・・アルミ引出導体部、７・・・・・・ス
リット状の貫通孔、８・・・・・・Ｐ２縁保誇膜、９・
・・・・・ボンディング・ワイヤ、Ｌ・・・・・・離間
距離。 代理人 弁理士 内 原 １′２・日 ＄ １ 図
Claims (5)
- （１）半導体基板と、前記半導体基板のフィールド絶縁
膜上に互いに隣接して形成されるアルミ・パッド電極お
よび内部アルミ配線群と、前記内部アルミ配線群の少な
くとも一つと電気接続されるアルミ・パッド電極のアル
ミ引出導体部と、前記アルミ・パッド電極の面上に二次
元配置されるスリット状の貫通孔とを備えることを特徴
とする半導体集積回路装置。 - （２）前記スリット状の貫通孔がアルミ・パッド電極の
全面にわたり格子または同心円状に配設されることを特
徴とする特許請求の範囲第（１）項記載の半導体集積回
路装置。 - （３）前記スリット状の貫通孔がアルミ・パッド電極の
中央部に集中して格子または同心円状に配設されること
を特徴とする特許請求の範囲第（１）項記載の半導体集
積回路装置。 - （４）前記スリット状の貫通孔がアルミ・パッド電極の
全面にわたり異なる密度分布で格子または同心円状に配
設されることを特徴とする特許請求の範囲第（１）項記
載の半導体集積回路装置。 - （５）前記スリット状の貫通孔がアルミ・パッド電極の
中央部に集中し異なる密度分布で格子または円心円状に
配設されることを特徴とする特許請求の範囲第（１）項
記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314311A JPS63161634A (ja) | 1986-12-24 | 1986-12-24 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314311A JPS63161634A (ja) | 1986-12-24 | 1986-12-24 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63161634A true JPS63161634A (ja) | 1988-07-05 |
Family
ID=18051823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314311A Pending JPS63161634A (ja) | 1986-12-24 | 1986-12-24 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63161634A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686762A (en) * | 1995-12-21 | 1997-11-11 | Micron Technology, Inc. | Semiconductor device with improved bond pads |
| EP0897215A3 (en) * | 1997-08-11 | 2000-08-09 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device |
| US6879049B1 (en) * | 1998-01-23 | 2005-04-12 | Rohm Co., Ltd. | Damascene interconnection and semiconductor device |
| US7420283B2 (en) | 2004-11-11 | 2008-09-02 | Denso Corporation | Integration type semiconductor device and method for manufacturing the same |
| US7514790B2 (en) | 2005-06-02 | 2009-04-07 | Seiko Epson Corporation | Semiconductor device and method of manufacturing a semiconductor device |
-
1986
- 1986-12-24 JP JP61314311A patent/JPS63161634A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686762A (en) * | 1995-12-21 | 1997-11-11 | Micron Technology, Inc. | Semiconductor device with improved bond pads |
| USRE40819E1 (en) * | 1995-12-21 | 2009-07-07 | Micron Technology, Inc. | Semiconductor device with improved bond pads |
| EP0897215A3 (en) * | 1997-08-11 | 2000-08-09 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device |
| US6879049B1 (en) * | 1998-01-23 | 2005-04-12 | Rohm Co., Ltd. | Damascene interconnection and semiconductor device |
| US7042100B2 (en) | 1998-01-23 | 2006-05-09 | Rohm Co., Ltd | Damascene interconnection and semiconductor device |
| US7420283B2 (en) | 2004-11-11 | 2008-09-02 | Denso Corporation | Integration type semiconductor device and method for manufacturing the same |
| US7579695B2 (en) | 2004-11-11 | 2009-08-25 | Denso Corporation | Integration type semiconductor device and method for manufacturing the same |
| US7514790B2 (en) | 2005-06-02 | 2009-04-07 | Seiko Epson Corporation | Semiconductor device and method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287346B2 (ja) | 半導体装置 | |
| JP2976917B2 (ja) | 半導体装置 | |
| JP2988075B2 (ja) | 半導体装置 | |
| JP5185885B2 (ja) | 配線基板および半導体装置 | |
| JP2000235979A (ja) | 半導体装置 | |
| JP2003168758A (ja) | 半導体装置 | |
| JP2000101015A (ja) | 混成集積回路 | |
| JP4025044B2 (ja) | 半導体集積回路装置 | |
| JPS63161634A (ja) | 半導体集積回路装置 | |
| JPH0519982B2 (ja) | ||
| JP2005026679A (ja) | 半導体装置 | |
| JPH06338544A (ja) | 改良されたｔａｂテープ | |
| JP2005136329A (ja) | 半導体装置 | |
| TW200824086A (en) | Power supply network | |
| JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
| JP3838907B2 (ja) | 半導体装置 | |
| JPH03108338A (ja) | 半導体集積回路装置 | |
| JPH01262654A (ja) | 半導体装置 | |
| JP2000082762A (ja) | 半導体装置 | |
| JPH0410429A (ja) | 半導体装置 | |
| JP3038904B2 (ja) | 半導体集積回路 | |
| JPS63283041A (ja) | 半導体集積回路装置 | |
| JPH06196478A (ja) | 半導体装置 | |
| JP2001148444A (ja) | 半導体装置 | |
| JPH0691127B2 (ja) | 半導体集積回路 |