JP6199323B2 - 効率的化合物の半導体太陽電池のための構造及び方法 - Google Patents

効率的化合物の半導体太陽電池のための構造及び方法 Download PDF

Info

Publication number
JP6199323B2
JP6199323B2 JP2014560068A JP2014560068A JP6199323B2 JP 6199323 B2 JP6199323 B2 JP 6199323B2 JP 2014560068 A JP2014560068 A JP 2014560068A JP 2014560068 A JP2014560068 A JP 2014560068A JP 6199323 B2 JP6199323 B2 JP 6199323B2
Authority
JP
Japan
Prior art keywords
layer
gaas
porous silicon
forming
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014560068A
Other languages
English (en)
Other versions
JP2015513518A (ja
JP2015513518A5 (ja
Inventor
パワン カプール
パワン カプール
メールダッド エム モスレヒー
メールダッド エム モスレヒー
Original Assignee
ソレクセル、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソレクセル、インコーポレイテッド filed Critical ソレクセル、インコーポレイテッド
Publication of JP2015513518A publication Critical patent/JP2015513518A/ja
Publication of JP2015513518A5 publication Critical patent/JP2015513518A5/ja
Application granted granted Critical
Publication of JP6199323B2 publication Critical patent/JP6199323B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687Multiple junction or tandem solar cells
    • H01L31/06875Multiple junction or tandem solar cells inverted grown metamorphic [IMM] multiple junction solar cells, e.g. III-V compounds inverted metamorphic multi-junction cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

(関連出願の相互参照)
本出願は、2012年2月29日に出願された米国特許仮出願第61/605,186号の利益を主張し、当該暫定特許出願は引用により全体が本明細書に組み込まれる。
(技術分野)
本開示は、一般に、光起電力の分野に関し、より詳細には、高効率化合物半導体太陽電池に関する。
光起電力(PV)システムの大規模で世界的規模の展開に対する現行の課題の1つは、助成金及び当局による支援に頼ることなく、PVシステムから生じる電力の均等化発電原価(LCOE)を従来の化石燃料よりも低くすることである。LCOEの低減には、製作した太陽電池及びモジュールの効率を高めながら、太陽電池及びモジュールの製作コストを低減すること、並びに設置したPVシステムのBOS(balance−of−system;システムの残りの部分)コストの低減(BOSコストの一部は、PVモジュール効率の向上に伴って削減される)を含むことができる。例えば、ガリウムヒ素(GaAs)のような単結晶直接バンドギャップ材料などの材料を用いて形成される、結晶Siを上回る効率を有する高効率太陽電池(実際には25%)の低コストの生産は、このような設置されるPVシステムにおいて極めて魅力的で競争力のあるLCOEを実現することができる。幾つかの例では、GaAsのような直接バンドギャップ材料は、太陽光を効率的に(極めて高い量子効率で)吸収するのに必要な吸収体厚さは僅かであるか又は最小となっている(例えば、約1ミクロン〜数ミクロン程)。材料厚さが低減されたことにより、高効率の太陽電池及び低コストの製造を可能にしながら、材料及び処理コストを有意に低減することができる。例えば、およそ1.4eVのバンドギャップエネルギーのようなより大きな半導体バンドギャップエネルギーを有する材料(単結晶GaAsのような)は、通常、シリコン(Si)と比べてより高い開路電圧(Voc)を提供し、これにより、セル及びモジュールのより高い変換効率並びに効率の温度係数の低下(現場における高いセル温度での効率低下の軽減)をもたらすことになり、従って、一部の例において、実質的に向上したエネルギー収量及びLCOEの更なる低下を可能にする。
しかしながら、単結晶直接バンドギャップ材料(例えば、III−V族材料及び特にGaAs)などの現行の直接バンドギャップ材料は、大規模で広範囲の商業的実施(住宅用及び商用ルーフトップ用を含む)を完全には実現していない。従来及び一般的な太陽電池材料及び製造実施構成において、太陽電池を作るために高価なバルクのGaAsウェハ(典型的には、約200〜数百ミクロンの範囲のウェハ厚さを有する)が処理される。光の吸収は、直接バンドギャップ吸収体の1ミクロン又は数ミクロンでのみ実施されるが、ウェハの残りの厚さの大部分(例えば、95%を上回る)は、デバイス製作プロセス中に光吸収GaAsのアクティブに吸収する最上部の数ミクロンを機械的に支持するのに使用される。従って、機械的支持のためにGaAsのような高価な材料を使用することは、極めて非効率的であると考えることができる。ほとんどの例では、アクティブな太陽電池吸収体層スタック(単一接合又は多接合太陽電池において)は、実際には、GaAs基板上で有機金属気相成長(MOCVD)プロセスにより堆積され、これらの例において、本質的にはGaAsウェハの100%が機械的支持のため(また、MOCVDによる太陽電池吸収体層又は層のスタックのエピタキシャル成長のため)に使用される。GaAs太陽電池の第2の及び代替の実施構成において、機械的支持(及びまた、MOCVDによる化合物半導体吸収体層の成長のためのエピタキシャル成長基板)として使用するため高価なGaAsウェハの高コストに対処する試みがなされてきた。これらの方法は、再使用可能テンプレートとして高価なGaAsウェハを再使用し、従って、出発GaAsウェハのコストを複数回の再使用サイクルにわたり償却することができる。しかしながら、GaAsウェハは、極めて高価(シリコンウェハと比べて遙かに多くのサイズ制限がある)であるので、ほとんどの例において、再使用可能テンプレートとして使用されるGaAsウェハは、従来の主流となっているシリコン太陽電池技術と比べて(ワット当たりのセルコストの観点で)結果として得られる太陽電池コストを有意に低下してこれらの競争力を高めるためには、破壊することなく極めて高い(例えば、99.9%以上の)収量で少なくとも数百回再使用しなければならない。このことは、コスト効果のある光起電力技術のための再使用可能テンプレートとしてのGaAsウェハの商業的実行可能性において技術上及び製造上の重大な問題を提起する。その上、重要なことには、この方法は、GaAsウェハが極めて高価であること、並びにGaAs太陽電池が形成され処理される大面積GaAsウェハ(例えば、200mm直径、又は156mm×156mmセル寸法)を生産及び処理することが技術上困難で経済的課題があることに起因して、より小サイズのGaAs太陽電池サイズ(例えば、100mm×100mmまで、又は最大でも125mm×125mm)の生産に事実上制限される。
高効率の単一接合及び多接合セルは、これまではGaAsなどのIII−V族材料を用いて作られ実施されてきたが、これらの構造及び製造プロセスは、(高DNI太陽放射領域における特定の地上マウントの実用用途向けのCPV市場セグメントを除いて)主流の地上用PV市場への広範囲の普及を妨げる出発ウェハの極めて高いコストに悩まされ制限されてきた。GaAsウェハのコストは、シリコンウェハよりも有意に高いが、経済的に実行可能な最大のGaAsウェハは、対応するシリコンウェハよりも実質的に小さいことは周知である。GaAsウェハは、一般にはシリコンと比べてより小さいサイズで作られ(Siウェハにおいては最大で300mm直径又は450mm直径であるのに比べ、GaAsウェハは、現行では直径が最大で約150mmで形成される)、シリコンよりも実質的により脆弱で遙かに機械的に弱い。従来、GaAsセル製作プロセスは、ゲルマニウム(Ge)又はGaAsのような半導体基板から始まり、これら極めて高価な基板の上部にGaAsベースの太陽電池を構築することができる(Geウェハもまた、Siウェハと比べて極めて高価である点に留意されたい)。例えば、単一接合GaAs太陽電池形成プロセスは、n型及びp型ドープのGaAs材料層両方と共に、例えば、AlGaAs(GaAsよりも広いバンドギャップを備えた半導体、バンドギャップ対格子定数のグラフの図2を参照)を用いていわゆるワイドギャップ窓層及び裏面電界(BSF)の成長を含むことができる。この後、金属コンタクト形成及び反射防止コーティング(ARC)層が続く。しかしながら、この従来のIII−V族化合物半導体材料ベースの太陽電池及び製作プロセスにおいて、特にコスト及びスケーラビリティに関する幾つかの問題がある。
−出発基板(GaAs又はGeウェハなど)は、比較的高価であり、Siに比べて実質的に高価となる。
−出発基板/ウェハは典型的には、直径がおよそ75mm〜最大150mmの範囲でより小さく、太陽電池用として直径が通常200mm〜300mm(450mm直径のCZシリコンウェハのプロトタイプでも実証されている)及び156mm×156mm正方形である、普及しているSi基板/ウェハと比べて実質的に小さい。
−特定の地上マウントの実用用途用に比較的コスト効果があるようにするために、小面積化合物半導体太陽電池は、ほとんどが超高集光型PV(CPV)用途でのみ使用され、多くの場合、高価で大型の集光装置及び多軸追尾装置(及び一部の例では、太陽電池の液体冷却)を必要とする。
−従来のIII−V族半導体ベースの太陽電池は、多くの場合、シリコンベースのPVモジュール(特に集光装置のない用途において)としてのスケールメリットを有していない非従来型の高価なセルパッケージング機構を使用し依存している。
−セル効率はより高くなるが、化合物半導体太陽電池及びモジュールに関する主要な問題は、出発材料(GaAs又はGeウェハ)のコストが極めて高いこと、製造方法(比較的低スループットのMOCVDシステム)、及び集光装置及び追尾装置(並びに冷却システム)を含む、化合物半導体のCPVシステムのBOS(balance−of−system;システムの残りの部分)の追加となるコストに関するものである。これらの問題は、システムレベル全体コスト(ドル/ワット)評価基準を比較的高くする。BOSにおける機械的構成要素(多軸追尾装置)に起因して、これらのシステムは、フィールド信頼生が低く、保守要求がより多くなる可能性がある。
上述のIII−V族半導体構造及び製作方法に対する部分的な改善は、比較的厚みのある(例えば、良好な機械的支持のため、及び高収量の太陽電池製作を可能にするために数百ミクロン厚)GaAs又はゲルマニウムウェハの上に薄い(吸収体の約1ミクロン〜最大で数ミクロン)GaAs太陽電池吸収体スタックを成長させること、並びにGaAs(又はゲルマニウム)基板/ウェハのコストを償却及び軽減するために追加の薄いGaAs太陽電池吸収体形成サイクルにおいてGaAs(又はGe)基板を再使用することを伴う。多くの場合、GaAs太陽電池吸収体スタック成長が分子線エピタキシー(MBE)又は有機金属気相成長法(MOCVD)を用いて実施され、結果として得られる薄いGaAsベースの吸収体層(又はGaAs、AlGaAs、その他などの層を含む層スタック)は、高効率太陽電池吸収体として機能する。但し、このことは、これまでのIII−V族半導体太陽電池製造方式に対する経済的(コスト低減の)改善を示すことができるが、この手法はまた、特に、結晶シリコンPVが優性を占める市場セグメント(例えば、特に住宅用及び商用ルーフトップ市場、並びに地上マウント実用規模のPV設置)においては、幅広い地上規模の展開及び採用に関連する重大な製造上の問題を抱える可能性がある。例えば、
−GaAs(及びGe)ウェハのコスト高に起因して、GaAs(及びGe)ウェハは、償却される出発ウェハコストが、結果として得られるIII−V族太陽電池及びモジュールの全体コストに対する有意な寄与因子でないことを確保するために、どのような破壊及び表面品質の劣化を生じることなく少なくとも数百回再使用しなければならなくなる。
−GaAsは、本質的に脆弱な半導体材料であるので、数百回にわたって破壊なくこの材料を再使用可能にすることは極めて厳しく困難である。実際には、GaAsウェハの再使用の最大回数は、約5(GaAsウェハの破壊及び/又は劣化によって再使用回数が制限されるので、恐らくは、実際には最大で10回の再使用サイクルまで延ばすことが可能である)であることが照明されている。従って、証明又は立証できること(最大で数10サイクル)と、所望の製造コスト目標を達成するのに必要なこと(少なくとも数百サイクル)との間には、再使用実施の大きな隔たりがある。
−太陽電池のサイズは、広く入手可能な出発GaAsウェハのサイズによって制限され、結果として、比較的高いセル効率にもかかわらず、セル当たりに低い出力となる。現在入手可能なGaAsウェハのサイズは、最大で約150mm直径(200mm〜300mm直径であるシリコン基板の遙かに大きなサイズと比べて)までの範囲であり、実際の最大太陽電池サイズが約100mmx100mm完全方形、又は約125mmx125mm擬似方形となる。
−キャリアGaAsウェハから脱離された後の薄い(通常は<5ミクロン)GaAs太陽電池吸収体スタック層の取り扱いは、展開される方式に応じて極めて難しく高コストとなる可能性がある。更に、GaAsは、極めて脆弱な材料であり、GaAs基板処理収量に関して問題となり、基板サイズ(面積)が増大するにつれて構造的一体性が実質的に悪化することになる。従って、GaAs吸収体は、脱離後に処理中に信頼生のあるキャリアによって支持される必要がある。以下で説明するように、本明細書で開示される実施形態は、このような問題及び制約を効果的に克服し、大面積GaAsベースの単一接合及び多接合太陽電池の低コストで高収量の製作を可能にする。
−公知の大量生産方式は、実質的に製造設備の限界によって制約される可能性がある。例えば、コスト効果のある大容量MOCVD反応器は、大規模太陽電池製造には未だ商業的に入手可能ではない。商業的に入手可能なMOCVD及びMBEツールは、比較的小さなバッチサイズを有し、通常は1時間当たりにおよそ数個から数十個のウェハの極めて低い生産スループットをもたらす。低コスト太陽電池製造ツールは、現在商業的に入手可能なMOCVD及びMBEツールよりも少なくとも1〜2桁大きいスループットを有していなければならない。製作要件は、太陽電池のMOCVD及びMBE処理ではツール当たりに少なくとも数百ウェハ/時間とすることができる。
T. F. Wietler et. al., "Relaxed Germaniumn on porous silicon Substrates", ISTDM 2012
従って、比較的安価な結晶シリコンテンプレートウェハから高効率の化合物半導体太陽電池のためのデバイス層製作に対する必要性がある。開示された主題によれば、従来開発された化合物半導体太陽電池製作方法に関連するコスト及びスケール上の欠点を実質的に排除又は低減した光起電太陽電池を製作するための構造体及び方法が開示される。
開示された主題の1つの態様によれば、遙かに厚く強固で比較的安価な結晶シリコンテンプレートウェハの上に、限定ではないがガリウムヒ素(GaAs)を含むIII−V族デバイス層を含む結晶化合物半導体の所望の厚さの比較的薄い(約1ミクロン未満から最大でも数ミクロンの)層の成長及び分離のための方法が提供される。必要に応じて、このような結晶シリコンテンプレートウェハは、複数の化合物半導体太陽電池の生産のために再使用され、生産される太陽電池当たりの安価な結晶シリコンテンプレートの償却コストを低減することができる。
開示された手段のこれらの態様又は他の態様、並びに追加の新規の特徴は、本明細書で提供される明細書から明らかになるであろう。この概要の意図は、請求項に記載された主題の包括的な記述ではなく、むしろ本主題の機能の一部の短い概観を提供することである。本明細書で提供される他のシステム、方法、特徴及び利点は、添付の図面及び詳細な説明を考察すれば、当業者には明らかになるであろう。本明細書内に含まれる全てのこのような追加のシステム、方法、特徴及び利点は、請求項の範囲内にあるものとする。
開示した主題の特徴、特質、及び利点は、図面を参照すると以下に記載した詳細な説明からより明確になることができ、図面では類似の参照番号は類似の特徴要素を示している。
出発ウェハのコストを比較した図である。 様々な直接及び間接バンドギャップ半導体のエネルギーバンドギャップと格子定数を示すグラフである。 Si構造体上での大面積GaAs層の成長シーケンスを示した断面図である。 多孔質シリコン及びゲルマニウムを用いてシリコンの上に大面積GaAs層を成長させるプロセスを示す図である。 バルクGaAs基板上の標準的な単一接合フロントコンタクトGaAs太陽電池を示す断面図である。 薄いGaAsベースの単一接合前面コンタクトセルのセル断面図である。 多孔質シリコン上にGeを直接成長させることによる単一接合GaAsベースセルの形成を示す断面図である。 多孔質シリコン上に直接成長させた単結晶ゲルマニウムを示す走査電子顕微鏡(SEM)像である。 2接合直列セルにおいて上部及び下部材料のバンドギャップの選択の関数として最大達成効率を示したグラフである。 開示される主題に従って製作可能な典型的な多接合セルを示す断面図である。
以下の説明は、限定的な意味で捉えるベきではなく、本開示の一般的な原理を説明する目的でなされる。本開示の範囲は、請求項を参照して決定されるベきである。本開示の例示的な実施形態は、図面において例示され、同様の番号は種々の図面の同様の部分及び対応する部分を参照するのに使用される。
また、本開示は、結晶シリコンテンプレートウェハ上でガリウムヒ素吸収体及び他の記載した製作材料を用いてこのような化合物半導体太陽電池の特定の実施形態を参照しながら説明するが、当業者であれば、本明細書で考察される原理を必要以上に実験することなく、代替のセル構造体(前面コンタクト及び裏面コンタクト設計、単一接合及び多接合太陽電池、その他などを有する種々のセル構造体)、及び代替の元素及び化合物の半導体材料(ゲルマニウム、窒化ガリウム、その他など)を含む他の製作材料、技術領域、及び/又は実施形態に適用することができる。その上、代表的な実施形態は、結晶シリコンテンプレートの1つの側部又は面上に化合物半導体(GaAsを含む吸収体のような)の太陽電池の製作を示しているが、このような太陽電池は、結晶シリコンテンプレートウェハの両側部又は両面上に作成することができ(シリコンテンプレートの両側部上に犠牲多孔質シリコンシード層及び剥離層を形成することによって)、よって、有効生産性を高め、結果として得られる太陽電池及びモジュールの製造コストを更に低減する点を理解されたい。
開示される主題は、III−V族化合物半導体基板形成に関連する欠点を克服し、結晶シリコンテンプレートを用いた高効率の化合物半導体太陽電池のコスト効果のある製造方法を提供する。このような結晶シリコンテンプレートは、結晶シリコンテンプレート当たりに1つの化合物半導体太陽電池を、又は各結晶シリコンテンプレートに複数の化合物半導体太陽電池を作るのに用いることができ、後者については、このようなテンプレートの複数回の再使用を経ている(よって、再使用サイクルにわたり結晶シリコンテンプレートのコストを更に償却し、太陽電池当たりの効果的なテンプレートコストを低減する)。これまでのGaAs又はIII−V族もしくは他の化合物半導体ウェハベースの太陽電池と比較して、本開示の製作方法及び構造体は、太陽電池製造コストを大幅に低下させ、またより大面積の太陽電池の製作を可能にしながら、GaAsなどの材料で作られた直接バンドギャップベースの太陽電池の高効率及び大きなエネルギー収量の利点の全体の恩恵をもたらしている。従来の結晶Si太陽電池と比べて、本開示の製作方法及び構造体は、より高い効率をもたらすと同時に、ワット当たりのコストを更に低減することができる。
開示される主題の実施形態及び態様は一般に、とりわけ、
−極めてコスト効果のある方式で大面積(例えば、125mmx125mm又は156mmx156mm、又は210mmx210mm、或いは更に大きなサイズ及び面積)の超薄(例えば、約0.1μm〜約10μm)化合物半導体太陽電池構造体(限定ではないが、GaAsを含む、実質的に単結晶の直接バンドギャップIII−V族半導体など)を製造する方法、ここで、これらの薄い化合物半導体太陽電池の高収量製造を可能にするのに使用されるテンプレートコスト(薄い基板の機械的取り扱いを含む)は、結晶シリコンテンプレートの上に多孔質シリコンシード/剥離層の使用に基づいて大幅に低減される。
−前述の低コスト大面積基板と適合する高効率III−V族(特に、GaAs及び/又はその三元合金を含む単一接合及び多接合吸収体を用いた)ベースの太陽電池の構造及びアーキテクチャ。
−かなり安価な結晶シリコンテンプレート上の成長に基づく高効率の単一接合及び多接合太陽電池を製造する方法。
太陽電池吸収体(結果として得られる太陽電池のアクティブ部分)の機能を吸収体の機械的支持(並びにエピタキシャルシード)の機能から切り離すことにより、コスト効果のあるマススケーリングに好適な、コスト効果のある大面積III−V族(GaAsなど)ベースの太陽電池の製造を可能にする。この分離は、一般には異種であるコスト効果のある効率的な材料(例えば、シリコンと化合物半導体層又は層スタックとの間のあらゆる格子不整合に対処するために適切な中間バッファ層を使用することによって、太陽電池吸収体として高性能直接バンドギャップの薄いIII−V族半導体層と、吸収体の機械的支持及びエピタキシャルシードのために、特にSiのような極めてコスト効果があり強固な元素半導体材料)をターゲットにし使用して、太陽電池吸収体の機能並びに機械的構造支持及びエピタキシャルシードの機能を提供することを可能にする。例えば、最も低い製造コストを達成するために、薄い化合物半導体(GaAs及び/又はその三元合金を含む単一接合又は多接合吸収体層などの)材料は、薄いが十分な太陽光吸収体(例えば、約0.5ミクロン〜最大約10ミクロンの範囲の厚さを有する)としてのみ使用され、他方、安価な結晶シリコンウェハ(少数キャリアライフタイム要件のようなどのような厳しい材料品質もなしの)は、少なくとも一部の太陽電池の製造プロセスフローの間又は本質的に全体の太陽電池の製造プロセスフローの間の薄い化合物半導体吸収体のエピタキシャルシード及び成長、並びに薄い化合物半導体吸収体の機械的支持を可能にするのに使用される。安価な結晶シリコンテンプレート及び犠牲多孔質シリコンシード/剥離層を用いた本発明のこの方式は、III−V族化合物半導体太陽電池生産の公知及び従来技術(ここでは、吸収(高価なウェハの上にエピタキシャル化合物半導体吸収体層構造の直接的又はその成長を通じて)の機能と機械的支持の機能が出発ウェハとしてGaAs又はGeの何れかを用いた高価な半導体材料によって実施される)に優る大きな利点及び製造コストの有意な低減をもたらす。機械的支持が、薄い吸収体の支持体として使用される比較的厚い(例えば、数百ミクロン厚さ)ウェハを必要とするので、III−V族半導体材料を用いた公知の従来技術は、主流のPV用途(地上マウント実用規模のPV用途に加えて、住宅用及び商用ルーフトップ市場など)として極めて高価となることが多い。
相当に安価で遙かに低コストの結晶シリコンテンプレートの使用に基づいた、異種材料を使用することによる光吸収と機械的支持(並びにエピタキシャル堆積プロセスによって形成される吸収体構造のエピタキシャルシード)の対応分担を分離することで、従来一般的であった状況を阻止しながら高度にコスト効果のある解決策を提供し、III−V族(GaAs)及び関連する化合物半導体材料を用いて作られた単一接合及び多接合太陽電池の高効率の利点を保持及び提供する。しかしながら、克服すべき処理及び構造上の有意な問題があり、これらは以下のことにより促進することができる。
−一回の使用又は再使用サイクルを通じて複数回使用することができるテンプレートとして使用される結晶シリコンウェハ上に実質的に単結晶又は事実上単結晶の直接バンドギャップベース(例えば、限定ではないが、単一接合GaAsベース、又は多接合III−V族化合物半導体ベース)の大面積(例えば、125mmx125mm、156mmx156mm、又はそれよりも大きい)太陽電池を成長させる方法。1つの実施形態において、本発明の製造プロセスは、ゲルマニウムを含む中間バッファ層のエピタキシャルシードと、結晶Siテンプレート(堅牢なキャリアとしても機能する)と高効率太陽電池基板/吸収体(Ge又はSiGe合金におけるシリコンとゲルマニウムの組み合わせなどの何らかの1つ又は複数の中間層と共に)との間の分離との両方を支援する層として、結晶シリコンテンプレート上に形成される多孔質シリコンを使用する。多孔質シリコン上の1つ又は複数の中間結晶層は、高品質な単結晶高効率化合物半導体の太陽光吸収体(GaAsを含むような)の成長を促進する。大面積の商業的に入手可能な安価な結晶シリコンウェハが脱離可能キャリアとして使用されるので、GaAs又はGeウェハ何れかを使用した公知の技術と比べて、出発ウェハコストが実質的に低減される。
−例えば、犠牲多孔質シリコンシード及び剥離層を備えたシリコンベーステンプレートは、太陽光吸収体が依然として結晶シリコンテンプレート上にあり/結晶シリコンテンプレートに取り付けられながら、Si以外の異なる材料で作られた太陽電池の部分的又は全体の処理中の機械的支持として使用(及び後続の中間バッファ層及び化合物半導体層のエピタキシャルシードとして使用)することができる。例えば、オンテンプレート太陽電池処理の特定の実施例は、限定ではないが、裏面反射器及び/又はワイドギャップウィンドウ層を形成するのに好適な他のフィルムの堆積及び/又は裏面コンタクトメタライゼーションを含むことができる。重要なことには、これらの層は、アクティブな太陽電池吸収体層(単一接合又は多接合太陽電池用に)の前又は後に堆積することができ、中間バッファ層を使用する際には、上述の中間バッファ層の堆積に加えて形成することができる。
−一部の例において、結晶シリコンテンプレートが1つだけの太陽電池形成にのみ使用されることが望ましいとすることができる(換言すると、シリコンテンプレートの再使用はコスト上の利点を得るのに必要ではない)。結晶シリコンテンプレートの再使用がないこの事例は、従来のバルクGaAs基板又は再使用可能GaAsテンプレート技術に優るかなりのコスト上の利点を提供しながら、シリコンテンプレートを再使用することに関連するあらゆる問題及び残余コスト(再使用サイクルのための結晶シリコンテンプレートの再調整及び清浄化)が排除されるので、より高効率の多接合太陽電池のような特定の用途において望ましいとすることができる。従って、この手法は、処理の複雑さを低く保ちながら、高価なGaAsウェハ及び従来の直接バンドギャップIII−V族太陽電池と比べて、比較的安価な結晶シリコンテンプレートを用いることに関するコスト低減の利点を達成する中間のコストメリットのある方法である。他方、単一接合及び多接合太陽電池の両方を含む、本明細書で開示される一部の実施形態は、依然として、結晶シリコンテンプレートの再使用による更なる製造コスト低減からの恩恵を受けることができる。しかしながら、比較的少ない数の再使用サイクル(例えば、約5〜最大で数十回の再使用サイクル)により、最も重要な追加コストの利点及び節減が達成される。結晶シリコンテンプレートが比較的安価であることに起因して、より高い再使用サイクル数に向けて取り組ませる必要はない。更に、結晶シリコンは、GaAsウェハよりも遙かに強固で脆弱ではなく、また更に堅牢でもあり、GaAsウェハの再使用よりも遙かに多く実施することができる。例えば、2米国ドルのコストがかかる156mmx156mmの結晶シリコンテンプレートが(1つのテンプレートから10個の化合物半導体太陽電池を作るために)10回再使用されると、太陽電池当たりの償却テンプレートコストは0.20米国ドルとなる。対照的に、100米国ドルのコストがかかる156mmx156mmの結晶GaAsテンプレートが10回再使用されると、太陽電池当たりの償却テンプレートコストは10米国ドルとなり、すなわち、結晶テンプレートの償却テンプレートコストの50倍高くなる。この実施例において、遙かに弱くより脆弱なGaAsテンプレートは、10回再使用される結晶シリコンテンプレートの償却テンプレートコストを達成するためには、500回再使用しなければならない。このことは、テンプレートの再使用の有無にかかわらず、結晶シリコンテンプレートを用いた本発明の実施形態のコスト及び製造上の収量/スケーリングの利点が極めて大きいことを示している。
−中間層と共にシリコンベースの出発テンプレート上で単一接合GaAsを成長させるための高容量及びコスト効果のある反応器。例えば、高容量バッチ大気圧又は低圧エピタキシャル堆積反応器構成のような、高容量エピタキシャル成長反応器。GaAs以外の材料をベースとした太陽電池において、及び/又はGaAsベースの単一及び多接合太陽電池において、本明細書で開示される構造及び方法は、商業的に入手可能なMOCVD又はMBE反応器(又は他の同様の商業的に入手可能な反応器)を利用することができる。加えて、開示される主題は、GaAsベースの単一接合セル用の商用反応器(MOCVD又はMBEベースなどの)の使用も非明示的に含み、これを除外するものではない。むしろ、高容量エピタキシャル成長反応器が提供され、他の考慮事項によっては使用するのが望ましい場合がある。
−高収量及び高い繰り返し性を有する太陽電池を仕上げる(例えば、一部の例において、多孔質シリコン界面での取り外し/分離)ために、結晶シリコンテンプレート/ウェハからの薄い大面積(単結晶)化合物半導体ベース(例えば、GaAs及びその三元合金を含む吸収体を備えた太陽電池)の太陽電池吸収体層(何らかの中間層及び他の関連する堆積層と共に)のための脱離/剥離/分離方法。
−多孔質シリコン界面にてシリコンキャリアから薄い大面積(単結晶)化合物半導体ベースの部分的に処理された太陽電池(例えば、GaAs)を、必要に応じてその構成要素である太陽電池構成要素及び中間層と共に脱離/分離した後、破壊及び収量損失を防ぐために機械的及び構造的支持が必要となる場合がある。脱離された太陽電池の恒久的支持層としての役割を果たす支持ハンドラを半導体基板の脱離の直前又は直後に取り付けることを含む、高収量/堅牢性及び超低コストの残りのセル製作プロセスによりこの脆弱層を処理及び支持するための構造体及び方法が提供される。
セル構造及び構成(単一及び多接合セル)が提供される。セル構造は、開示される薄いGaAs基板製造法に適合し、提供されるコスト効果のあるIII−V族半導体太陽電池基板製造法と統合することができる。単一接合及び多接合太陽電池の両方において、前面コンタクト太陽電池(セルのフロント側/太陽光照射側でメタライゼーション/金属グリッドを有する)及び裏面コンタクト太陽電池(セルの裏面側/太陽光非照射側で両電気極性のメタライゼーション/金属グリッドを有し、従って、日陰損失を最小限にし、結果として得られる太陽電池のモジュールレベルの相互接続を可能にする)は、本明細書で記載される実施形態に従って形成することができる。更に、エミッタラップスルー(EWT)又はメタライゼーションラップスルー(MWT)方式は、本明細書で記載される結晶シリコンテンプレート上に裏面コンタクトのIII−V族セルがある実施形態の場合に利用することができ、金属グリッドから反射光を除去し、太陽電池への効果的な光結合を増大させる追加の利点がある。
更に、セル製造方法、単一接合及び多接合前面コンタクト及び裏面コンタクト太陽電池がそれぞれのプロセスフローと共に提供される。
本明細書で記載される例示的な実施形態は、薄いGaAsベース及び/又は他の直接バンドギャップ単結晶化合物半導体太陽電池のエピタキシャル成長及び部分セル処理のためのキャリア及びエピタキシャルシードとして150μm〜1.5mm(Siウェハが再使用されるか否かに依存することができる)にわたる厚さを有する低コスト(GaAs及びGeウェハ上に太陽電池を作るのと比べて)結晶Siウェハ(GaAs又はGeウェハよりも遙かに低いコスト)を使用する。テンプレートとして使用される結晶シリコンウェハの既に遙かに低いコストは、複数回(例えば、少なくとも2〜最大で数十回)の太陽電池製作に各テンプレートを再使用することにより、更に低下させることができ、結果として、再使用サイクルの数が増大するにつれて、セル当たりの償却テンプレートコストがより低くなる。Siウェハは、脆弱ではなく、遙かに強固で、熱処理中に遙かに安定しており、他の化合物半導体(例えば、GaAs)材料と比べて高価でもない(またGeと比べても遙かに低コスト)ので、シリコンウェハを再使用することは遙かに容易で且つ低コストであり、実際の太陽電池の無視できる程の割合にまでコストダウンするのに必要な再使用回数は、化合物半導体(例えば、GaAs)又はGeウェハ及びキャリアよりも遙かに少ない。しかしながら、1つの太陽電池プロセスに結晶Siウェハを使用する、換言すると、安価なSiウェハテンプレート上に薄いGaAs又は他のIII−V族化合物半導体ベースの太陽電池を成長させることによりSiテンプレートウェハの再使用をしないようにすることで既に提供されるコスト低減により、吸収体層の成長及び担持のために遙かに高価なGaAs(又はGe)ウェハ又は再使用のGaAs(又はGe)ウェハの何れかを使用する従来の手法と比べて、製作コストが既に相当に低減されている。
更に、シリコンキャリアウェハ厚さ及び対応するコストは、望ましい再使用に応じて低減することができ、換言すると、ウェハの再使用は、より厚みのあるキャリアウェハ(望ましい再使用回数に応じて、500μm〜1.5mmの範囲の厚さ)を必要とする場合があり、他方、ウェハは、単一回の使用(又は少数の再使用回数、例えば、最大10〜20回)ではより薄く(100〜250μm)することができ、従って、単一プロセスで使用されるウェハは、少ない材料及びより少ないコストとなる。図1は、GaAsキャリアと比べた結晶シリコンキャリアを用いることにより可能となるコスト低減を示すグラフである(対数軸上にプロットされている)。この図では、単に有効性を実証するために薄い吸収体としてGaAsを仮定しているが、開示される主題は、GaAsに限定されず、むしろ、限定ではないが、GaAsの三元合金及び/又はGaNなどのIII−V族化合物半導体材料を含む幾つかの単結晶直接バンドギャップ材料に適用可能である。図1で分かるように、結晶シリコンテンプレートキャリアを用いることにより有意なコスト低減を達成することができるが、製造コストは、結晶Siキャリアの再使用により(極めて大きな再使用サイクルである必要はなく、数回から数十回の少数回の再使用サイクルによっても)、更に低減することができる。図1は、キャリアのコストを示している(比較のために代表的な実施例として示される)。従来技術の実施形態において、アクティブ吸収体は、上部の数ミクロンにあり、従って、遙かに厚みのある出発GaAs(又はGe)基板のコストに含まれる。図1に示す他の3つの実施形態において、太陽電池吸収体の成長、及び結晶シリコンテンプレートキャリアからの分離/剥離技術に関連したコストの追加が存在する場合がある。しかしながら、これらの追加コストは、テンプレート/キャリアとして高価なGaAsウェハを使用しないことにより達成される材料節減よりも少ない。加えて、エピタキシャル成長した薄い(サブミクロン〜最大約10ミクロン厚さ)GaAs及び/又は関連するIII−V族二元又は三元化合物半導体層は、従来技術に基づいてGaAsウェハ上に作られるセルに優る追加の効率上の利点を提供することができ、結果として得られる太陽電池のコスト(ドル/ワット単位)を更に相殺し、従って、セル形成の全体コストは、図1に示すのと同様の傾向を辿る。
薄膜半導体基板(TFSS)から作られた薄い結晶半導体太陽電池は、太陽電池製作プロセスステップ全体にわたって太陽電池製造中に確実に支持され(例えば、コスト効果のあるキャリアを用いて)、取り扱い及び処理を可能にし、よって、機械的収量損失(歩留まり損)のリスクを実質的に低減及び/又は阻止する。太陽電池の両側(表面と裏面)が処理されるので、2つのキャリアを用いて堅牢な薄いセル製造プロセスを提供する。キャリア及びキャリア材料の選択は、以下の考慮事項を含むことができる。キャリアは、製造コストを低く保つためにコスト効果の高いものであるべきである。第2に、キャリアの少なくとも1つは、セル製造に必要とされる比較的高温の処理、例えば、約300℃〜最大約800−1000℃の範囲にわたる高い温度のような、化合物半導体層のエピタキシャル堆積用のMOCVD処理温度に耐えることができなければならない。しかしながら、特定の処理温度は、特に範囲の上限にて変わる可能性があり、これは、特定のセル材料及びこのような材料のためのMOCVD処理温度によって決定付けられる。加えて、キャリアの1つだけが高温セル処理(例えば、セル基板を形成するためのMOCVD処理並びに裏面構造処理などの高温処理)をサポートすることができる場合、プロセスフローは、全ての高温処理ステップが高温可能キャリア(本発明の結晶シリコンテンプレート)上で実行されるように設計することができる。第3に、2つのキャリアの少なくとも1つ、又は必須ではないが両方は、好ましくは、太陽電池の製造に一般的に必要とされる湿式化学処理に耐えることができる必要がある。例えば、湿式処理ステップは、限定ではないが、テンプレートキャリアからの脱離後のあらゆる残留多孔質シリコンの清浄化及び除去、並びに中間バッファ層の選択エッチングを含むことができる。第4に、第1の側面(換言すると、結晶シリコンキャリアテンプレートの反対にあるセル面)上での部分又は完全セル処理の後、薄いセルと必要に応じて成分構成要素及び中間層は、高収量でキャリアテンプレート(又は第1のキャリア)から効率的に脱離され、処理セル面上に取り付けられた第2のキャリアに移送されて、セルの第2の面(換言すると、第1のキャリアから脱離したセル面/界面)の処理を可能にする。その後、第1の面が既に部分的に処理されており、部分的に処理された第1の面上で更に処理される必要がある場合には、残りの処理ステップ(例えば、最終セルメタライゼーションの完了)は、以下で説明するプロセスを用いて完了することができる。
高度にコスト効果のある方式で大面積(例えば、125mm×125mm又はそれよりも大きい)の薄い吸収体結晶III−V族化合物半導体ベース太陽電池をコスト効果が高く製造する方法が提供される。薄いGaAs太陽電池吸収体を参照して特定の実施例を詳細に説明するが、本開示の主題の態様は、高度に効率的な太陽電池を形成することができるより広範な種類の材料にも適用可能であり、これら材料は、成長した1つ又は複数の化合物半導体層(限定ではないが、GaAs及び/又はAlGaAs、及び/又はGaNを含む、二元及び/又は三元III−V族半導体層など)と、結晶シリコンテンプレートとの間の格子不整合に対応する適切な中間層を通じて多孔質シリコン上での成長を促進する。
更に、本明細書で開示される高効率GaAsのコストの大幅な低減はまた、これらの代替の材料にも適用可能とすることができる。開示される主題のコスト低減手段は、例えば、以下のことを含むことができる。
−薄いGaAs層(約0.5ミクロン〜10ミクロン)は、高生産性のMOCVD又はMBE反応器のような好適な気相堆積法により形成することができ、従って、層の材料コストを最小限に維持する。
−GaAsは、結晶シリコンと成長した化合物半導体材料(GaAsなど)との間の格子定数の差異又は不整合に対処するために適切な中間バッファ層を用いてテンプレート(単一回使用、又は再使用として複数回使用)としての役割を果たす出発結晶シリコンウェハ上に成長する。結晶Siは、GaAsよりも実質的に低コストの材料である。従って、Siテンプレートが単一回の使用に望ましく再使用されない場合でも、SiウェハのコストはGaAsウェハのコストよりも有意に低い(少なくとも約10倍〜100倍)ので、結晶Siハンドラ/キャリア又はテンプレートウェハ上への薄いGaAs層の形成は、大幅なコスト低減を提供する。GaAsウェハの実際の再使用回数は、GaAsウェハプロセスを単一回使用のSiウェハのコストよりもかなり高いコストに制限する。加えて、テンプレート/キャリアとして役割を果たす結晶Si出発ウェハ上にGaAs太陽電池吸収体を形成することにより、セル処理においてコスト効果のあるキャリアであることに加えて、(ガリウムヒ素と比べたシリコンの機械的強度及び/又は高温安定性、並びに降伏強さに起因して)セルプロセスの汎用性を向上させることが可能となる。
−更に、結晶Siテンプレートは、より多くのGaAsベースの太陽電池を成長させるために引き続き再使用することができる。従って、Siキャリアシリコンウェハの既に低いコストは、複数の太陽電池に対してコストを償却することにより更に低減することができる。
−従来の遙かに低いスループットのMOCVD法とは対照的に、MOCVD用に構成された既存の高容量プラットフォームを用いた超高生産性のCVDエピタキシャル反応器においてGaAs成長が実施される場合には、ツールコスト(Cap Ex:資本支出)並びに減価償却費を更に低減することができる。しかしながら、開示される主題は、標準的MOCVD又はMBE、或いは、他の何れかの好適なGaAs(又は化合物半導体)成長技法を排除するものではない。
大面積結晶シリコンセルは、多くの場合、少なくとも150cm2ほどの大きさの面積を有し、243cm2又は441cm2又はそれよりも大きいとすることができる。GaAsが成長した場合(例えば、高生産性のMBE又はMOCVDによって)、効率的な吸収に必要とされるのに十分な材料厚さだけが成長する(例えば、最大で約2〜5ミクロンの厚さを有するGaAs層)ので、GaAs吸収体自体のコストは最小にすることができる。比較的、既知の方法は、妥当な機械的強度(依然として結晶シリコンウェハよりも遙かに弱くより脆弱であるが)を提供し、主な太陽電池吸収体のみが化合物半導体材料の数ミクロンのみを必要でなくても機械的一体性を確保するよう約150ミクロン〜最大数百ミクロンの厚さがある出発GaAsウェハを必要とする。換言すると、厚みのあるGaAsウェハは、光吸収(バルクウェハの上面に直接、又はエピタキシャル成長した太陽電池吸収体スタックの何れか)と層構造支持の両方を提供するのに使用される。加えて、シリコンテンプレートから脱離した後にセルプロセスを通じて薄いGaAsを扱う方法はまた、高度に堅牢(高度の収量)でコスト効果のあるものにすることができ、高効率大面積のGaAs太陽電池のコストの大幅な低減をもたらす。
従来技術と開示される主題との間の適正な比較のために、基板コストは、薄い気相堆積GaAsのコスト(反応器の材料、消耗品、資本支出、減価償却)、GaAsが成長する結晶シリコンウェハのコスト、並びに多孔質シリコン(脱離可能層)及び他の何れかの犠牲中間バッファ層の形成コストを含めるべきである。結晶Siのコストは、再使用しない場合でも、GaAsウェハ(この場合も同様に、GaAsウェハは、その脆弱性を考慮すると、十分に高い収量のGaAsの実際の再使用限界とすることができる50回再使用される場合でも)と比べて極めて低い。Siウェハは償却することができ、そのコストは、後続の基板形成においてウェハを再使用することにより更に低減される。シリコンウェハテンプレートの再使用は、GaAs(又はGe)よりも遙かに実施可能で遙かに高い収量であるが、再使用しない場合でも、Siベースのテンプレートは、有意なコスト節減を提供する。
加えて、結晶Siウェハは比較的大きなサイズ及び大きな製造体積(例えば、300mm直径及び同程度に大きな方形ウェハ)で利用可能であるので、GaAsベース太陽電池は、結晶Siウェハと同じサイズスケールで、及びシリコン吸収体と比べてGaAsのセル効率が高いことに起因して、結晶Siベース太陽電池と比べてより低いコスト/ワットで製作することができる。対照的に、GaAs層は、多くの場合、10〜150mm直径のような小さなサイズで経済的に(及びシリコンと比べて遙かに高いコストで)利用可能であるゲルマニウム又はGaAsウェハの何れかの上に成長するので、GaAs太陽電池のサイズはまた、100〜150mm直径(又は125mm×125mm擬似方形)に制限される。従って、結晶シリコンウェハと比べた大面積ゲルマニウム又はGaAsウェハの材料コスト、脆弱性(サイズに伴って増大)及び材料の降伏強度の低下、並びにスケールメリットの喪失(同様に結晶シリコンウェハと比べて)は、大面積薄膜GaAsベース太陽電池の製造を大きく制限する。
開示される主題の主要な態様は、キャリア及びエピタキシャルシードテンプレートとして使用される結晶Siウェハ上での高品質GaAs(又は同様の材料)の成長である。Si上に直接GaAsを成長させることについての課題は、結晶GaAsとシリコンとの間の格子不整合を克服することである。GaAsがSi上に直接成長する場合、GaAs層は、極めて高い転位密度を有して高度に欠陥があることになり、本質的に高効率の太陽電池には実用可能ではない。図2は、GaAs及びSiのものを含む、様々な直接及び間接バンドギャップ半導体におけるエネルギーバンドギャップと格子定数を示すグラフである。
結晶Si基板上に高品質(低転位密度)のGaAs層を形成することの困難性を克服する2つの主要な方法が提供される。これらの方法の各々は、優れたGaAs膜成長及び最低の欠陥密度をもたらす出発シリコン基板の異なる向き及び切断を利用することができる。
(方法1.)
高品質GaAs(又は同様の材料)は、中間Ge層を用いて結晶Siキャリアテンプレート上に成長することができる。例えば、最初に、テンプレートからのGaAs層の分離が生じる出発結晶シリコンテンプレート上に犠牲多孔質シリコン層(一部の例において、少なくとも2つの異なる多孔率を有する)を形成する。多孔質シリコンは、高生産性の多孔質シリコン製造ツール(一部の例において、640ウェハ/時のスループットを有し、多孔質シリコン高容量製造機器で示されている)を用いて結晶Siテンプレートウェハ(例えば、好ましくは、p型単結晶Siウェハ)の上面の上にフッ化水素(HF)酸及びIPAの存在下でアノードエッチングプロセスを用いて形成することができる。具体的には、多孔質シリコン層は、以下のような2つの主要な技法、すなわち、(i)シリコンエピタキシーを用いてn型テンプレート基板上に薄い共形の結晶シリコン層(1つの実施形態において、0.2〜約5ミクロンの範囲のp型ホウ素ドープのシリコン層)を堆積した後、電気化学HFエッチングを用いてp型エピタキシャル層を多孔質シリコンに変換すること、又は(ii)テンプレート基板(1つの実施形態において、p型テンプレート)の薄い層を多孔質シリコン(1つの実施形態において、0.1〜10ミクロン、より具体的には0.2〜約5ミクロンの範囲の厚さ)に直接変換すること、のうちの1つによって形成することができる。
多孔質シリコン層の多孔率及び厚さは、2つの主要機能を達成するよう最適化されるべきである。第1に、シリコンマザーテンプレートからのその上に成長した基板のオンデマンド分離を可能にするよう十分に多孔質である(換言すると、十分に高い多孔率を有する)べきである。第2に、高忠実度でテンプレートから基板への単結晶情報の転写を確実にするのに十分に非多孔質(換言すると、多孔質シリコン層の表面上に十分に低い多孔率を有する)でなければならない。例えば、異なる多孔率の少なくとも2つの層を有する二層又は多層の多孔質シリコンを用いることができる。形成される第1の多孔質層(又は最上層)は、低多孔率の層である(例えば、これは、限定ではないが、10%〜最大40%の範囲の多孔率を有する層とすることができる)。この層の後に、より高い多孔率を有する第2の多孔質層(埋め込み層)(例えば、これは、限定ではないが、45%〜最大75%の範囲の多孔率を有する層とすることができる)が続き、第2の多孔質層は、テンプレートにより近接してテンプレートからより低い多孔率の層を分離するように下側に形成される。換言すると、第1の高い多孔率の層が低い多孔率の最上層により覆われた多孔質シリコンの二重層である。単層(約25%〜40%の範囲の単一の多孔率を有する)又は3層もしくは段階的な多孔率の多孔質シリコンのような他の構成も実施可能である。犠牲多孔質シリコンはまた、中間層(ゲルマニウムなど)又は薄い単結晶シリコン層の後続の成長のためのエピタキシャルシード層としての機能を果たし、中間層はまた、後続の層のための中間層として機能を果たす。
その後、高品質エピタキシャルシード層並びに後続の分離/リフトオフ層の両方として機能する犠牲多孔質シリコン層が形成されると、単結晶シリコンの薄い中間層(例えば、数十nm未満から最大で数ミクロンの範囲の層厚さ)は、水素プリベークを実施して自然酸化物を除去し、また多孔質シリコン面のエピタキシャル特性を改善した後、任意選択的に、エピタキシー又はエピタキシャル成長を用いて多孔質シリコン層上に形成される。単結晶シリコン層は、例えば、トリクロロシランすなわちTCSなどのシリコンガス及び水素を含む環境下で化学気相堆積すなわちCVDプロセスを用いて大気圧エピタキシーにより形成することができる。エピタキシャルシリコンの厚さは、後続の最適な処理を支持するために十分な厚さを有しながら、コスト低減のために最小限にすべきである。
エピタキシーは、コスト効果が高く、トリクロロシラン(TCS)による低コストの愛気圧プロセスを用いることができ、又は代替として、低圧シランベース(又はジクロロシラン)のシリコンエピタキシーを用いることができる。多孔質シリコンを有するシリコン基板は、バッチエピタキシャル化学気相堆積(CVD)反応器内に装填されたときに純水素環境(例えば、約1000°C〜最大1150°Cの範囲の基板温度で)においてプリベークすることができる。この水素プリベークは、2つの重要な役割を実施する。(1)残留自然酸化物を多孔質シリコン層の表面から除去すること、及び(2)後続のエピタキシャルシリコン(及び/又は中間バッファ層)の堆積のために、表面細孔を閉鎖して表面を優れたシード表面にすることにより、単結晶シリコンシード層の薄い(数nm〜最大約10nm程度の)比較的連続した層を生成することである。エピタキシャルシリコンの厚さは、後続の最適なプロセスを支持するために十分な厚さを有しながら、コスト低減のために最小限にすべきである。欠陥密度3,000/cm2未満及び500μsを超える小数キャリアライフタイムを有して、多孔質シリコンの上に高品質単結晶エピタキシャル成長を形成することができる。このエピタキシャルシリコン堆積ステップを完全に排除し、エピタキシャル堆積反応器における水素プリベークプロセスの直後にゲルマニウム含有中間バッファ層のエピタキシャル成長に進むことが可能である。
次いで、薄くエピタキシャル成長したシリコン層の上に(又は代替として、水素プリベーク処理された多孔質シリコン層の直ぐ上に)、薄い結晶ゲルマニウム層が形成/成長される。Ge層は、Siと比べて4%格子不整合しているような、実質的に欠陥のないGe層(欠陥密度<3e6cm2)をSiの上に成長させることが可能であるが、そのまま成長させた場合には、Ge層は、多くの欠陥を有する可能性がある。従って、シリコン上に直接成長したゲルマニウム層の欠陥密度は、例えば、以下の方法を用いて最小限にすることができる。第1に、エピタキシャル反応器(好ましくは、最初の水素プリベーク及び後続の任意選択のエピタキシャルシリコン成長で使用されたのと同じエピタキシャル反応器)を用いて、Geの薄い欠陥のある層を単結晶Siの上に成長させる。反応器は、多孔質シリコン上に薄いエピタキシャルシリコンを成長させるよう上述したもののようなCVD反応器とすることができる。Ge成長の後、複数の水素アニールが続き、エピタキシャル反応器においてその場でゲルマニウムをリフローする。続いて、より厚いGe層をアニール処理したGe層の上に成長させる。シリコンの上にゲルマニウムを直接成長させるこの技法は、2×106cm-2程の低い欠陥密度をもたらすことができる。加えて、多孔質シリコン上に成長したシリコンの上に十分に高品質のゲルマニウムを成長させるために、複数のアニールに依存する他の技法並びにグレーディング技法を用いることもでき、ここで各層は、中間SiGe層を通り抜けることにより純水シリコンから純水ゲルマニウムまで漸次的に変化している。高品質GaAsは、Geと比較的密接に格子整合しており、比較的低い転位密度で上述のGe層上に直接成長させることができる。例えば、GaAs成長は、MOCVD又はMBEにより実施され、或いはまた、最初の水素プリベーク、任意選択のエピタキシャルシリコン、及び後続のエピタキシャルゲルマニウム層堆積及びアニールで使用したのと同じ高容量エピタキシャル成長反応器において直接実施することができる。エピタキシャルシリコン及びゲルマニウム層の厚さは、高品質GaAsをこれらの層スタックの上に成長させることを確実にしながら、コストダウンを維持するため最小限にすべきである。高品質GaAs層の形成の後、部分セル処理が続くことができ、この部分セル処理は、窓層及び裏面電界層(格子整合したAlGaAs層における実施例)の成長並びにメタライゼーションを含むことができる。(一部の例において部分的に処理された)GaAs層は、存在する場合に中間層と共に機械的に脆弱な犠牲多孔質シリコン層に沿ってテンプレートから分離されリフトオフされる(好ましくは、機械的脱離及び剥離プロセスを通じて)。
図3は、上述の成長シーケンスを示す断面図である。具体的には、多孔質シリコンシード/分離層及びゲルマニウム 中間バッファ層を用いてシリコン基板の上に大面積GaAs層を成長させるプロセスが提示される。p+GaAsエミッタ前面コンタクト層がセル構造の実施例として図示されているが、この層は、異なるようにドープされてもよく、特定のセル構成に応じて異なる機能を提供することができる。その後、高効率GaAsベース単一接合又は多接合太陽電池をこのGaAs層の上に形成することができる。GaAs太陽電池の領域は、出発シリコンウェハの領域と同程度の大きさとすることができ、156mmx156mm(及び210mmx210mm程度の大きさ又はそれ以上)のサイズにされたGaAsベースの薄い太陽電池を得ることができる。
(方法2.)
上述のプロセスを修正し、中間層と共にシリコンテンプレート上にGaAsを成長させる代替のプロセスを提供することができる。1つの実施形態において、ゲルマニウムは、エピタキシャルシリコンの最初のシード層を必要とせずに多孔質シリコンの上に直接成長させる。幾つかの方法が利用可能である。これらの方法の1つにおいて、サーファクタント媒介エピタキシーを用いて多孔質シリコン上に直接ゲルマニウム層を成長させる(詳細は、以下を参照。「T. F. Wietler et. al., "Relaxed Germaniumn on porous silicon Substrates", ISTDM 2012」、本論文は引用により全体が本明細書に組み込まれる)。この水素プリベークは、2つの重要な役割を実施する。(1)残留自然酸化物を多孔質シリコン層の表面から除去すること、及び(2)後続のエピタキシャルGe堆積のために、表面細孔を閉鎖して表面を優れたシード表面にすることにより、単結晶シリコンシード層の薄い(10nm程度の)連続した層を生成することである。次いで、単結晶ゲルマニウムがアニールされた多孔質シリコン層の上に直接形成される。一般に、Ge層の成長は、上述のMHAMプロセスと同様の多段プロセスであり、欠陥密度を改善するために中間で複数のアニールがある。高品質ゲルマニウム層の形成の後、GaAsの気相成長が続くことができる。図4は、上述の成長シーケンスを示す断面図である。
図4は、多孔質シリコン及び犠牲ゲルマニウムを用いてシリコンテンプレートの上に大面積GaAs層を成長させるプロセスを示している。但し、ゲルマニウムは、図3に示した中間シリコン層と比べて(約1000°C〜最大115°Cの温度範囲で多孔質シリコンを含有するシリコンウェハの水素プリベークの後に)、多孔質シリコンの上に直接成長される。この場合も同様に、単に例証としてp+GaAsが示されているが、一般には、最上GaAs層は、セル構成の要件に応じてあらゆるドープ又は他の格子整合材料であってもよい。
更に別のSiテンプレートオンGaAsの実施形態において、出発基板は、<111>配向Siウェハとすることができる。最上Siウェハは、多孔質シリコンに変換され、その上にGaAsが直接成長する。GaAsは、<111>配向Siウェハの上に成長するのにより好適である。本方法はまた、多孔質シリコンを用いたシリコンウェハの最初の水素プリベークの後、更にGaAs欠陥密度を低減するために中間ゲルマニウム層成長が続くことを含む、上述の技法と組み合わせることができる。更に、上述のGaAs形成法の何れかは、現行の商業的に入手可能な300mm直径の出発シリコンウェハに拡張可能であり、これに応じて、太陽電池のサイズが300mm直径にまで増大する。セルサイズの増大は、セル当たりに発生する電力を増大させ、太陽電池の製造コストの更なる低減をもたらすことになる。
(Siウェハテンプレートの再使用)
コスト低減の大部分として必要とされず、本明細書では1つの実施形態として説明されているが、Siテンプレートの再使用は、セル当たりのテンプレートコストを償却し、更に低減することができる。必要に応じて、シリコンウェハの再使用は、多孔質シリコンの上のスタック(例えば、方法1の場合、エピタキシャルSi/Ge/GaAs/セル層スタック、又は方法2の場合、Ge/GaAs/セル層スタック、或いは、<111>Siウェハ上の成長の場合には単にGaAs/セル層)から成功裏に分離する能力によって決まる。多孔質シリコン形成及びテンプレート再使用調整及び清浄プロセスがSi材料を使用し、従って、テンプレート厚さを低減するので、再使用中のテンプレートの磨耗は制限されるべきである。リフトオフ剥離収量は、多孔質シリコンシード及び剥離層に応じて増大する可能性がある。二層多孔質シリコン層において、低多孔率の多孔質シリコン層の直ぐ下にある高多孔率の埋め込み多孔質シリコン層の多孔率は、組立体をチャック固定して機械的に引き離し、成長層スタックを再使用可能シリコンテンプレートからリフトオフすることにより剥離が実施されるように調整することができる。残留多孔質シリコンは、テンプレートの表面から清浄に落とされ、必要に応じて光学表面研磨及び/又は修復を実施することができる。
複数の要因が、GaAs太陽電池の全体コストに寄与し、決定付けることができる。第1は、GaAs材料自体のコストである。これは、十分な又は完全な光吸収にとって十分に厚いことを確保しながら、GaAs層の厚さを低減することで(例えば、約3μm未満)、使用されるGaAsの量を確実に最少にすることによって低減することができる。これは、GaAsが機械的強度及び補強のために使用されないので最少層厚さである。薄い層は、MOCVD又はMBEのような好適な高生産性のバッチ気相堆積法を用いて直接堆積することができる。作業中、GaAs層厚さは、効率要件、セル設計機構、及びGaAs層の材料品質に応じてサブミクロンまで低減することができる。第2に、コストは、資本支出原価償却及び消耗品、及び所与の太陽電池製造ラインにおいて幾つの反応器が必要とされるかを決定付ける反応器のスループットに関連する。典型的なGaAs堆積は、MOCVD又はMBE(一部の例において、MBEよりも高いスループットのMOCVDが望ましいとすることができる)を用いることができる。或いは、ゲルマニウム上にGaAsを成長させるために、標準の高容量バッチCVDエピタキシーを用いることができ、この場合、反応器は、ゲルマニウムエピタキシーではCVDモード(例えば、ゲルマン又はジゲルマン及び水素を用いて)で作動し、非ドープ及びドープのGaAs及びAlGaAs堆積ではMOCVDモード(例えば、必要なドーパント源と共に、As及びGaの有機金属前駆体を用いて)で作動すべきである。現行のソーラーグレードの高スループットの低原価償却エピタキシャル反応器(一部の例において、シリコン及びゲルマニウム成長に設計され助けとなる)を修正し、好適な液体送出(例えば、直接液体注入)構成要素、金属有機前駆体の送出ラインの制御された加熱、及び高蒸気圧金属−有機源を付加することによりGaAsを成長させることができる。
薄いGaAs吸収体及びセルは、シリコンテンプレートから剥離されると、残りの高収量太陽電池処理ステップのために支持される。GaAsが堆積すると、セル構成に応じて、部分的太陽電池形成ステップが完了することができ、薄いGaAs層は、Siテンプレート(多孔質シリコン層により保持された)に取り付けられて支持される。コスト効果のある大面積の薄いGaAs及び付随する層(例えば、使用される形成方法、付随する太陽電池構成要素/テンプレートとは反対のGaAs基板側上に形成された、換言すると露出したGaAs面上に形成された層に応じて、GaAs層と多孔質シリコンとの間の層スタック)は、コスト効果のあるマザーテンプレートから分離される。薄いGaAs太陽電池基板は、残りのセル製作プロセス全体にわたりキャリア又はバックプレーンによって支持される必要がある。キャリア又はバックプレーンは、コスト効果があり、処理温度並びに後続のセル処理で必要とされる湿式化学的プロセスに耐えることができ、第1のキャリア(一時的な再使用可能シリコンテンプレートキャリア)から第2のキャリア(例えば、プラスチック積体のような低コスト恒久キャリア)に高収量のシームレスな伝達を可能にする必要がある。第2のキャリアは、様々な天候及び風条件で太陽電池の現場支持を提供する恒久的構造体とすることができる。
第2の(例えば、恒久的な)キャリアは、低コストの薄い誘電体又はポリマーシートとすることができる。或いは、キャリアは、金属層又はシートのようなバックプレーンとすることができ、これは、太陽電池のコンタクト及びミラーとして機能する。この支持層の要件は、後続の太陽電池プロセスの厳密な特質によって決まり、具体的には、湿式及び高温プロセスに関連している。しかしながら、一般に、キャリア層は、湿式化学プロセスを支持する必要があり、また、このようなプロセスで使用される化学物質に耐性があると共に、高効率セルプロセスに必要とされる温度をサポートする能力を有する必要があり、下層のあらゆるメタライゼーションをシールし保護することができ、妥当な場合には、必要に応じて高温処理に適合する熱膨張係数(CTE)を有するべきである。引き続き詳細に説明するIII−V族半導体セルプロセスにおいて、高温処理要件及びキャリア材料に対する次の要望を有意に軽減することができる。
1つの実施形態において、第2のキャリア(本明細書ではバックプレーンとも呼ばれる)はプリプレグとすることができる。プリプレグシートは、プリント回路基板の構成単位として使用され、樹脂及びCTE低減繊維又は粒子の組み合わせから作ることができる。バックプレーン材料は、安価で、低CTE(典型的にはCTE<10ppm/°C、又は好ましくはCTE<5ppm/°C)、薄い(通常は50〜250ミクロン、好ましくは約50〜150ミクロンの範囲)プリプレグシートとすることができ、このプリプレグシートは、エッチング/織地化学物質に対して化学的に比較的耐性があり、最大で少なくとも180°C(又は好ましくは、少なくとも280°C程の高さ)までの温度で熱的に安定している。プリプレグシートは、真空ラミネータを用いてテンプレート上に依然としてありながらIII−V族太陽電池の裏面に取り付けることができる。熱及び圧力が加わると、薄いプリプレグシートは、処理された太陽電池に恒久的に積層又は取り付けられる。次いで、リフトオフ剥離境界(必要な場合)は、例えば、パルスレーザスクライビングツールを用いることにより太陽電池の周辺(テンプレートエッジの近傍)に定めることができ、次いで、バックプレーン積層太陽電池は、機械的剥離又はリフトオフプロセスを用いて再使用可能テンプレートから分離される。後続のプロセスステップは、(i)太陽電池の太陽光照射側上の化学的多孔質シリコン残留物の除去、テクスチャ、及びパッシベーションプロセスの完了、及び(ii)セルの前面側又は裏面側上の太陽電池の高伝導メタライゼーション(太陽電池バックプレーンとしても機能し、構造的支持を提供する)の完了を含むことができる。
プリプレグ樹脂の粘度は、その特性に影響を及ぼし、温度による影響を受け、20°Cでは、プリプレグ樹脂は、「乾燥」しているが粘着性のある固体のように感じる。加熱すると、樹脂粘度は劇的に低下し、繊維の周りに流動できるようになり、モールド形状に共形となる必要な柔軟性をプリプレグに与える。プリプレグが活性化温度を超えて加熱されると、樹脂分子の触媒反応及び架橋反応が促進される。漸次的重合化は、流動しなくなる点を通過するまで樹脂の粘度を増大させる。次いで、反応が進み、完全に硬化する。従って、プリプレグ材料は、所望の取り付け面におけるギャップ/ボイドの周り及び内部に「流動」するよう用いることができる。
別の実施形態において、誘電体層バックプレーンキャリアは、スクリーン印刷及びサーマルスプレーなどの多数の直接書き込み技術を用いて堆積することができる。また、別の第3の実施形態において、バックプレーン材料は、コンタクト及びミラー材料としても機能するパターン形成されたメタライゼーションとすることができる。金属バックプレーンが、シリコンテンプレートからのIII−V族基板の剥離に続く後続のプロセスステップと確実に適合性あるように留意すべきである。重要なことに、第2のキャリアは、薄い大面積III−V族基板に構造的支持を提供する材料のあらゆる組み合わせ(例えば、メタライゼーション/プリプレグバックプレーンの組み合わせ)を含むことができる。
より大きな面積の安価なGaAsベースの基板を作る方法が提供されると、この薄いGaAs吸収体を用いて製造することができる高効率のIII−V族ベース太陽電池構造体が実現される。セル構造及び機構は、広い範囲の単一及び多接合太陽電池に体系化することができ、ここで多接合セルとは、2つ、3つ、又はそれ以上の接合を有するセルを指す(より多くの接合が付加されると、実施可能な最大効率は、他の考慮事項に応じて増大する)。例えば、一般的な2接合セルは、Ge上にGaAsを含む。更に、単一及び多接合セルの両方は、前面及び裏面コンタクトのセル設計で形成することができる。
図5は、バルクGaAs基板上の標準的な単一接合前面コンタクトGaAs太陽電池を示した断面図である。図示のように、図5のセルは、n型GaAsベースと、p型GaAsエミッタとを有する。一般的には、エミッタがn型で、ベースがp型も実施可能である。p型AlGaAsベースのワイドギャップ窓層がエミッタの上に形成されて、強化少数キャリアパッシベーションを提供する。AlGaAsのバンドギャップは、GaAsのバンドギャップよりも大きいので、光を吸収することなく関連する光を中に取り込むようにする。太陽電池への光のより大きな結合を可能にするよう反射防止コーティングが付加される(例えば、反射防止コーティング(ARC)層は、ZnSのような材料から作ることができる)。また、一部の場合において、p型コンタクトは、高濃度にドープされたp型層を必要とする場合がある。n型GaAsの下には、より広いバンドギャップのn型AlGaAsがあり、少数キャリアを反射し再結合を低減する裏面電界(BSF)層として機能する。典型的なベース厚さは、最大850nm波長のフォトン全てが確実に吸収されるよう、約0.5μm〜2μmの範囲とすることができる。GaAsは直接バンドギャップ材料であるので、そのバンドギャップにより決定付けられる波長吸収を超えると劇的に低下する。更に、バルクGaAs上で作られたセルは、光を反射して吸収体に戻す方法がないことが多い。従って、吸収体は、第2の反射からの恩恵が得られず、光を全て取り込むためにはより厚みのある側面(〜2μm)上で形成されることになる。従来のバルクGaAs技術においてこの2μmの厚さより薄くできないことは、GaAsにおける典型的なバルクライフタイム(〜20ns)が厚みのある自由層の再結合を支持するのに十分ではないので、再結合の増大とのトレードオフを生じることになる。この結果として、より低いJscがもたらされる可能性がある。
シリコンキャリアテンプレート上に形成された前面コンタクト単一及び多結合の薄い太陽電池が提供される。1つの実施形態において、この構造は、P+GaAsコンタクト層から出発し、pドープされたAlGaAs窓層、PドープされたGaAsエミッタ、nドープされたGaAsエミッタ、nドープされたAlGaAs BSF、及びnドープされたGaAsベースコンタクト層を有する結晶半導体薄膜の標準スタック(図6のセル断面図に示すような)を含む。図6に示す薄いGaAsベース単一接合前面コンタクトセルは、より薄い吸収体層の使用を可能にする、裏面側金属からの光反射の利点を有することができる。このことは、光キャリア収集及びJscの増加をもたらし、また、より低い再結合体積及びより高いVocをもたらすことができる。
図6の構造と従来のセル構造との差違は、nドープされたGaAsコンタクト層に隣接/接触する裏面金属の後に誘電体バックプレーン(金属又は半導体バックプレーンであってもよい)が続くことである。バックプレーンは、ビアホールを有し、ここを通って別の金属層が活性N型GaAs層と接触した状態で下層の金属に接続される。図示していない代替の実施形態において、活性nドープされたGaAsに接続される金属は、より厚みがあり、バックプレーン自体として機能し、従って、後続の誘電体バックプレーン及び追加の金属層が不要になる。この場合、金属バックプレーンは後続の処理と確実に適合性がある点に留意されたい。
図6の構造と従来のセル構造との差違は、光の第2の通過を可能にするバックミラーの存在に起因して、n型GaAs層をより薄く(<1μm)することができることである。但し、図6に示す例示的なメタライゼーションはAlであり、これは限定と解釈すべきではない。一般に、裏面金属は、nドープされたGaAsに対する接触抵抗が高効率をもたらす助けとなり、堆積技術がコスト効果のあるものである限り、銀又は銅などの幾つかの導電性金属から構成することができる。
薄く成長したGaAsベースの太陽電池に対応する、図6に示すセル構造において、光がセルに入射/反射し且つ吸収体が第2の光通過、すなわち効果的に2倍になった光路長を受ける高品質バックミラーの形成は、薄膜吸収体の厚さの更なる低減をもたらすことができる。従って、吸収体は、バルク再結合損失の低減に起因した電流収集を増大させながら、光子捕捉を損なうことなくより薄くすることができ、バルクGaAsデバイスと比べてセル効率を増大させる可能性がある。更に、再結合体積が小さいことにより、より高い開路電圧を提供できる可能性があり、効率を更に向上させることができる。従って、薄膜太陽電池を有することに基づいて可能となるより薄い層のGaAsは、バックミラーが存在する可能性があり、1.吸収体体積がより小さく、再結合がより少ないことに起因して高効率であること、2.吸収体の厚さをより小さくすることができるので、低コストである、という2つの利点をもたらす。
本明細書で記載される薄膜GaAsベース太陽電池構成は、シリコンベースのテンプレート上に成長したGaAsに基づくことができる。反射性及び鏡面性に関連するバックミラーの反射品質は、金属及び処理の選択に基づいて調整することができる。重要なことに、薄膜の利点を活用しながら多接合セルを製作するために同様の構造骨格を用いることができる。多接合の実施形態は、多接合を形成し、隣接する接合間の必要な電流整合を確実にする修正した成長プロセス以外は、図6に概略的に示されたセルの基本的構造を使用することができる。
裏面接合又は前面接合の何れかとすることができる、裏面コンタクトIII−V族単一及び多接合太陽電池が提供される。単一接合裏面コンタクト/裏面接合の実施形態において、p型及びn型金属は両方ともセルの裏面側に形成される。結果として、前面側メタライゼーション(例えば、金属前面グリッド)からの反射による光の寄生損失が無いので、光捕捉の量が増大する。薄膜吸収体は、裏面コンタクト/裏面接合GaAsセルの形成を可能にする。この構成は、従来のように、低ライフタイム及びGaAsでの高吸収に起因して、光の大部分がセルの前面で捕捉されるので、厚みのあるバルクウェハにおいては好ましくない。加えて、低ライフタイムに起因して、エミッタは、光の大部分が吸収されるセル前面側に位置付けられることが多い。従来の厚みのあるGaAsウェハにおいては、エミッタを200μm厚さのセルの裏面に移動させることで、セルの裏面コンタクトの裏面側に到達する前に全ての光生成キャリアの再結合が生じる結果となる。この限界は、本発明で提案されたように、シリコンテンプレート上に薄膜GaAsセルを使用し、従って、裏面コンタクト/裏面接合構成を可能とすることによって克服される。薄い裏面コンタクト/裏面接合GaAsセルにおいて、GaAs吸収体の厚さが2μm未満であるので、電流収集を損なうことなく、エミッタをセル裏面側に位置付けることができる。
裏面コンタクトセルの代替の実施形態は、薄膜裏面コンタクト/前面エミッタセルであり、ここでエミッタは、セルの前面側に位置付けられるが、コンタクトはセル裏面側にある。吸収体の厚さが小さい(ある範囲の薄膜)ので、GaAsの〜1.5〜2μmまで通過するレーザ又は他の技法を用いて、全ての裏面側コンタクトメタライゼーションにおける裏面側から前面エミッタへのアクセスビアを形成することができる。
図7は、多孔質シリコン上にGeを直接成長させることにより、単一接合GaAsベースセルの形成を示した断面図である。図7に示す処理ステップの概要を以下の表1に示す。
表1:Siテンプレート上に薄膜大面積GaAsセルを形成するための代表的プロセスフロー
ゲルマニウムは、公知の方法を用いて多孔質シリコン上に直接成長する。プロセスは、シリコンテンプレートから始まる。一般に、多孔質シリコンは、アノードエッチングプロセス(HF/IPAで)を用いて生成される。この二重多孔率(又は複数の多孔率)層の厚さは、典型的には1〜5μmの範囲であり、テンプレートからの高収量脱離並びに良好な品質のエピタキシーをもたらす二重層である。ゲルマニウムは、その場での水素プリベーク後に多孔質シリコンの上に直接成長される。図8は、多孔質シリコン上に直接成長した単結晶ゲルマニウムを示す走査電子顕微鏡(SEM)像である。次に、GaAsとAlGaAsの何らかの合金の両方がゲルマニウムと格子整合されているので、これらは、最少欠陥でこの層の上に成長することができ、高品質材料をもたらすことになる。
単一接合フロントコンタクトエミッタセルを製造する1つの実施形態において、セルは、セルは、前面側(太陽光照射側)エミッタが多孔質シリコンに向かって下方に面するように設計される。この方法は、本明細書ではエミッタファースト手法と呼ぶことができる。本方法は、エミッタ金属(例えば、エミッタは、AgMn、Ni、Auなどの材料から形成することができる)を接触させるのに使用されるP+GaAs層を成長させることで始まる。次に、p型AlGaAsの窓層をP+GaAs層の上に成長させ、そのより大きなバンドギャップに起因してエミッタにおける超低表面再結合及び速度のパッシベーションを提供することができる。これの後に、p型GaAsエミッタ、及び主太陽電池ダイオードを形成するn型GaAsベース層の形成が続くことができる。n型GaAs形成に続いて、n型AlGaAs層が成長し、少数キャリアを裏面側面から反射させるための裏面電界(BSF)として機能することができる。最後に、ベースコンタクト層として機能するn型GaAs層を成長させることができる。上述の層及びスタックは、1つのエピタキシャル/MOCVD反応器においてその場で成長することができ、或いは、異なる反応器を用いることもでき、スタック全体の合計厚さは、数ミクロンの範囲とすることができる。太陽電池用途において、高スループットでこれらの成長ステップを実施できる高容量反応器、例えば、高成長速度のMOCVD反応器を用いるべきである。或いは、成長は、上述のような高容量エピタキシャル成長CVD反応器を用いて形成することができる。
次いで、スタックがオンテンプレートである間に、ベースコンタクトメタライゼーション層堆積を形成することができる。ベースコンタクトメタライゼーションは、例えば、Al、AgGe、Ni、又はGuなどの材料から形成することができる。Alは、他の導電金属と比べて安価である利点を有することができる。更に、Alは、テンプレートからの清浄化が比較的容易であり、従って、比較的低リスクのメタライゼーション材料を提供する。この金属層(ベースコンタクトメタライゼーション層)は、本明細書ではメタル1(M1)と呼ばれ、スクリーン印刷、ステンシル印刷、物理的気相成長法、又は蒸着/スパッタリングなどの公知の技法を用いてブランケット堆積することができる。この層の主要な機能及び要件は、ベースに対する低い接触抵抗を提供すること、並びに光が太陽電池に跳ね返って吸収時の追加の通過を可能にするよう高反射性のバックミラーを生成することである。
続いて、第2のキャリア又はバックプレーン(上述の)が堆積したAlに接合又は積層され、このようにしてバックプレーンを形成することができる。バックプレーンは、幾つかの方法により取り付けることができる。1つの実施形態において、バックプレーンは、セルの太陽光照射側処理が完了した後、下層の金属を接続するための孔又はビアホールがドリル加工されることなく、取り付けられる。別の実施形態において、バックプレーンは、予めパターン形成されたビアホールを有し、ここを通って上の第2の金属層がメタル1に接続される。このようなプロセスがバックプレーンの取り付け後に続く場合には、予めパターン形成されたビアホールは、セル前面側の処理の間湿式処理の化学的性質から保護するために一時的にシールすることができる。ビアホールシールは、メタル2の堆積の前で且つ湿式化学処理の後に、機械的に又はレーザザップ(laser zap)を用いて開けることができる。予めパターン形成されたビアは、スクリーン又はステンシル印刷を用いてビアパターンでバックプレーンを直接印刷することにより形成することができる。或いは、メタル1の上に積層する前に、積層材料に孔を予めドリル加工することができる。予めドリル加工された又は予めパターン形成されたバックプレーンの利点は、オンセルのドリルステップを排除できることであるが、バックプレーンを選ぶ際に他の要因が考慮される可能性がある。
バックプレーン層は、セルの前面/太陽光照射側(多孔質シリコン/テンプレートから脱離されることになる側)の処理中に薄い基板を支持する第2のキャリアとして機能することを含む、幾つかの機能を提供する。バックプレーンはまた、現場作業中に薄い太陽電池の恒久的キャリアとして機能することができ、従って、種々の気候条件でセルを堅牢に支持するはずである。バックプレーンはまた、セル前面側上での後続の湿式処理から下層のM1を保護することができる。この場合、この層は、犠牲多孔質シリコン層に沿ったテンプレートからのセル脱離の後に、セルの太陽光照射側をエッチング及び洗浄する際に使用される化学的性質に対して不活性でなければならない。
更に、バックプレーンの選択は、追加の考慮事項に従うことができる。バックプレーンが積層後にドリル加工される事例では、バックプレーンは、下層の金属上で高選択性のストップを有して急速なドリル速度を促進すべきである。材料は、安価で、軽量であるが構造的及び機械的に支えることができ、後続の高温処理が望ましい場合には下層及び取り付けられる層に対してCTE整合することができる。しかしながら、PVD層及び他の後続の低温処理だけが実施される場合には、バックプレーンのCTE整合は緩和することができる。
一例として、バックプレーンは、約25μm〜200μmの範囲の厚さを有する樹脂を備えたプリント基板プリプレグ材料シートとすることができる。この標準の積層体材料は、PCB産業において使用されており、材料コストは、15セント/セルにまで低減することができる。マイラー又はPEN TEONEX Q83、ULTEMプラスチック、又は印刷された誘電体ペーストなどの他のプラスチック材料もまたバックプレーンとして用いることができる。
バックプレーンを使用して、ゲルマニウム、GaAs、及びAlGaAs層の成長したスタックがテンプレートから剥離される。好ましい手法は、簡単な機械的剥離を用いてこのプロセスを行うことである。ここで、真空チャックを用いて基板及び成長した組立体を含む上部が引っ張られる間、結合された組立体全体がチャック固定される。埋め込まれた多孔質シリコンは、最も弱い結合力を示すので、組立体は、この界面から分離される。多孔質シリコンの多孔率及び厚さのプロセス最適化は、このプロセスを支援する。次に、テンプレートが洗浄されて、残留する多孔質シリコンが取り除かれ、多孔質シリコンエッチングの新しいサイクルの準備が整えられる。その上、バックプレーン上の基板組立体がエッチング溶液中で洗浄され、該エッチング溶液は、残留する多孔質シリコン並びに中間及び犠牲ゲルマニウム層を含む何らかの残留層をエッチする。エッチングは、GaAs層に対して選択的である。
後続のセル前面側処理は、テンプレートから剥離された後にバックプレーン上に支持される薄い基板スタック上で実施することができる。前面側プロセスは、例えば、プラズマスパッタリングを用いて堆積された反射防止コーティング(ARC)の堆積及び画定を含むことができる。裏面側セル処理は、例えばCO2レーザを用いて積層体が予めドリル加工又は予めパターン形成されない場合、特に、バックプレーンがプリプレグ樹脂から構成される場合など、妥当な場合には、バックプレーンを貫通して孔をドリル加工することにより完了することができる。或いは、簡単な機械的手段又はレーザ処理を用いてアクセス孔を形成することもできる。一部の例において、レーザドリル加工は、数秒で数千の孔をドリル加工することができる。孔/ビアは、裏面金属M1へのアクセスを可能にする。バックプレーンが予めドリル加工又は予めパターン形成されて湿式処理のためにシールされている場合には、一時的シーラントを機械的、化学的、又はシーラントのタイプに応じたレーザを用いて除去することができる。メタル2(M2)と呼ばれる最終金属の堆積物は、バックプレーンのビアホールを通ってM1に接続される。M2(例えば、Al、Cu、又はAlベース合金)は、蒸着、PVD、フレーム溶射、ツインアーク溶射、又はコールドスプレーなどの技法を用いた直接書き込みにより堆積することができる。或いは、M2は、スクリーン印刷又はメッキすることができる。また、M1がAlである場合、M2は、Cu、Al、又はAlZnなどの材料とすることができるが、M2にCu及びAlZnを用いることにより、セルは、モジュール内部でのはんだ付け、及び追加のセルへの接続/相互接続を比較的容易にすることができる。一部のプロセスフローにおいて、最終ステップは、前面側メタライゼーションの形成である。
上述のフローの1つの変形形態において、ARCは、p+GaAs層が定められた後に付加することができる。この後、p+GaAs層が存在する領域にのみARCを開口して前面側金属を堆積させるステップが続く。別の変形形態において、前面側メタライゼーションの順序を変更し、裏面側ドリル加工の前又はその直後でM2堆積の前に行うことができる。フローの更に別の変形形態において、ゲルマニウム層を用いてセルに接触することができる。
表1に記載したプロセスフローの変形形態において、金属バックプレーンが使用される場合には、ステップ4及び5を結合することができる。この実施形態において、バックプレーンのレーザ孔ドリル加工並びに直接金属書き込みステップを含むステップ10及び11もまた排除し、9ステッププロセスにすることができる。
更に、上述の製造方法及びその変形形態の全ては、多孔質シリコンの上にGeを直接的に成長させるのではなく、多孔質シリコン上に成長した結晶Si層と、次いでGe層の成長及び後続のGaAsベースセルの成長とを利用することができる。GaAs形成の選択肢の選択は、多孔質シリコン上の直接成長によって可能なGe層の品質によって決定付けることができる。多孔質シリコンの上の結晶シリコン形成は、十分に確立されたプロセスであり、後続の単結晶シリコン上でのGeの成長に対して高いライフタイムの結晶シリコン層をもたらすことができる。2e6cm−2程の欠陥密度を有して結晶Si上に直接高品質Geを成長/形成させるために幾つかの方法を用いることができる。
これらの方法は、とりわけ、MHAHとして知られる技法を含む。例えば、シリコン上に薄いGe層が直接成長した後にMHAHを用いて、例えば、エピタキシャル反応器の内部で水素の存在下でGe層が複数のアニールを受ける。その後、成長したGe層は、高品質で低い欠陥密度を有することができる(図3において詳細に説明したプロセス)。高品質Ge層の形成/成長後、後続のセル処理は、本明細書で記載される変形形態全てを含む、図7に概略的に示すように実施することができる。セル剥離後のエッチングは、存在する場合には、犠牲シリコン及びGe層を除去すべきである点に留意されたい。
フロントコンタクトセルプロセス、具体的にはフロントコンタクト単一接合太陽電池の代替の実施形態において、エミッタは、端部に向けて成長し、ベースは、最初に多孔質シリコンの近傍に成長する。換言すると、エミッタは、プロセスの終わりに向けて形成され、本明細書ではエミッタラストプロセスと呼ばれる。多孔質シリコン上でのGeの直接成長又は中間結晶シリコン層上でのGeの成長の両方は、エミッタラスト製造手法で用いることができる。例えば、成長したGe層の上に、n型GaAs、次いでn型AlGaAs BSF、次にn型GaAsベース、p型GaAsエミッタ、p型AlGaAs窓層、及びp+GaAsエミッタコンタクト層の順番で後続の層を成長させることができる。従って、エミッタは、成長したスタックの最上部に位置付けられ(セル前面側/太陽光照射側で)、ベースは、テンプレート及び多孔質シリコンに向けられる(セル裏面側で)。組立体がまだテンプレート上にある間に、p+層の後のARCのパターン形成を実施することができる。この後に、最上部エミッタに接続するセル上側(前面側)に金属グリッドなどのメタライゼーションが続く。次いで、透明なバックプレーン層(例えば、透明プラスチック又はマイラー)をメタライゼーションの上に積層することができる。バックプレーンの透明性は、GaAs吸収に関連する波長、例えば、350nm〜900nmの範囲とすることができる。透明性を除いて、このバックプレーン材料の追加の要件は、ポスト剥離として緩和することができ、バックプレーンは、裏面側上でのメタライゼーションステップ並びに多孔質シリコン及びゲルマニウム清浄化にのみ耐えなければならず、換言すると、高温セル処理ステップは存在しない。次いで、太陽電池組立体は、上述のように機械的剥離を用いて剥離することができる。この後に、前面金属コンタクトのためバックプレーン材料に孔をドリル加工する(換言すると、前面メタライゼーションパターンに接触するよう孔が位置付けられる)ステップが続くことができる。前面側金属は、重ねて直接書き込みされ、下にある前面金属被覆に限定することができる。前面上の金属被覆の量は、エミッタの光遮断と直列抵抗の間のトレードオフにより決定付けることができる。次いで、残留多孔質シリコン、犠牲シリコン(適用可能であり、中間単結晶Si層が形成された場合)、及び犠牲ゲルマニウムがエッチング除去され、n型GaAs層で止まる。次に、Al、亜鉛とのAl合金、はんだ、及びAlとCu、又はAuベースコンタクトなどのブランケット金属が、セル裏面側上でGaAsと接触して堆積することができる。
上述のプロセスの変形形態において、透明なバックプレーンは、P+GaAsコンタクト層の上に堆積することができる。続いて、ビア孔が開けられ、ビアホールを通って金属グリッドがP−GaAsコンタクト層と接触する。透明積層体は、予めドリル加工されるか、又は上述の積層後にドリル加工することができる。
加えて、本明細書で記載される製造方法を用いて、例えば、MOCVDプロセスを用いて必要な追加の薄膜成長を導入することにより、フロントコンタクト多接合セルを形成することができる。図9は、2接合直列セルにおいて上部及び下部材料のバンドギャップの選択の関数として最大達成効率を示したグラフである。図10は、上述の製造方法を用いて製作できる典型的な多接合セルを示す断面図である。単一接合GaAs太陽電池の関連において説明した上述の変形形態の全ては、多接合太陽電池にも同様に適用可能であり、具体的には、エミッタファースト及びエミッタラスト前面コンタクト太陽電池構成(手法)の両方の関連で適用することができる。
作業中、開示される主題は、シリコンベーステンプレート及び剥離/リフトオフプラットフォーム技術によって可能にされる直接バンドギャップ結晶半導体吸収体を用いて、大面積(例えば、約125mmx125mm〜210mmx210mmのサイズ範囲を有する)低コストの薄い(約0.1μm〜10μmの厚さと、約0.1μm〜2μmの範囲の活性半導体層厚さとを有する)高効率太陽電池を製造する種々の構造及び方法を提供する。これは、限定ではないが、GaAsなどのIII−V族半導体、並びに超高効率の多接合直列太陽電池を生成するために異なるIII−V族化合物半導体材料の多数の組み合わせを用いた単一接合太陽電池を含む。この構想は、薄い結晶を形成するために成功裏に立証されている堅牢で低コストの基本プラットフォームを利用し構成する。
本明細書で開示される種々の実施形態の主要な特徴及び特質は、極めて高い収量及び低コストの超大面積太陽電池(一部の例において、従来の化合物半導体ベースの太陽電池よりも遙かに大きい)上で太陽電池効率を結晶シリコンの限界よりも高くする(例えば、28%を上回る効率)能力を含む。太陽電池サイズは、必要に応じて、約100mm×100mmから210mm×210mm又はそれ以上にわたることができ、効率は、約28%(例えば、GaAs単一接合セルを用いて)とすることができ、43%(例えば、3接合型直列セル構成において)にまで上げることができる。更に、0.5μm〜5μm厚さにわたる薄層(及び従って、直接バンドギャップ材料の高吸収を利用する)のみが使用されるので、材料消費及びコストが実質的に低減され、この超高効率の太陽電池技術を地上用途でコスト効果が高く実用可能なものにし、LCOE評価基準を化石燃料よりも低くする有利な状況を提供する。
本開示の範囲又は目的から逸脱することなく、上記の開示及び開示の態様において様々な修正及び変形を行うことができる点は、当業者には理解されるであろう。開示事項の多の実施形態は、当業者であれば、本明細書の考慮事項並びに開示される本開示の実施から明らかになるであろう。本明細書及び実施例は、単に例示とみなされることが意図される。従って、本開示の範囲は、請求項によってのみ限定されるべきである。

Claims (19)

  1. Si半導体テンプレートからの化合物半導体基板の製作方法であって、
    シリコン半導体テンプレート上に該シリコン半導体テンプレートと実質的に共形である多孔質シリコン層を形成するステップと、
    前記多孔質シリコン層上に該多孔質シリコン層と実質的に共形であるゲルマニウム層を形成するステップと、
    前記ゲルマニウム層上に該ゲルマニウム層と実質的に共形である薄いガリウムヒ素層を形成するステップと、
    前記ガリウムヒ素層と接するメタライゼーションを形成するステップと、
    該メタライゼーションの上にバックプレーンを形成するステップと、
    前記多孔質シリコン層に沿って前記テンプレートから前記薄いガリウムヒ素層を剥離するステップと、
    を含み、
    前記多孔質シリコン層を形成するステップが更に、少なくとも2つの異なる多孔率を含む多孔質シリコン層を形成するステップを含む、方法。
  2. 前記多孔質シリコン層の上に単結晶をエピタキシャル形成するステップをさらに含む、請求項1に記載の方法。
  3. 前記多孔質シリコン層の上に単結晶をエピタキシャル形成する前に前記多孔質シリコン層の水素ベイクをさらに含む、請求項1に記載の方法。
  4. 前記多孔質シリコン層の上に前記ゲルマニウム層を形成するステップが少なくとも1回の水素アニールサイクルを用いる、請求項に記載の方法。
  5. 前記多孔質シリコン層の上に前記ゲルマニウム層を形成する前に前記多孔質シリコン層の水素ベイクをさらに含む、請求項1に記載の方法。
  6. 前記多孔質シリコン層の上に前記ゲルマニウム層を形成するステップが少なくとも1回の水素アニールサイクルを用いる、請求項に記載の方法。
  7. 前記バックプレーンが誘電体である、請求項1に記載の方法。
  8. 前記バックプレーンがポリマーシートである、請求項1に記載の方法。
  9. 前記バックプレーンがプリプレグである、請求項1に記載の方法。
  10. 前記バックプレーンがバックミラーとして機能する、請求項1に記載の方法。
  11. 前記ガリウムヒ素層と接する前記メタライゼーションへの前記バックプレーンにビアホールを形成するステップをさらに備えた、請求項1に記載の方法。
  12. 前記ビヤホールを介して前記ガリウムヒ素層と接するドープされた領域と接する前記メタライゼーションと接する第2のメタリゼーションを形成するステップをさらに備えた請求項1に記載の方法。
  13. Si半導体テンプレートからの化合物半導体基板の製作方法であって、
    シリコン半導体テンプレート上に該シリコン半導体テンプレートと実質的に共形である多孔質シリコン層を形成するステップと、
    前記多孔質シリコン層上に該多孔質シリコン層と実質的に共形であるゲルマニウム層を形成するステップと、
    前記ゲルマニウム層の上に、表面側にエミッタードープ層及び裏面側にベースドープ層を有する、ガリウムヒ素太陽電池層を形成するステップと、
    前記ガリウムヒ素の裏面側ベースドープ層と接する第1の裏面側メタリゼーション層を形成するステップと、
    前記第1の裏面側メタリゼーション層を形成するステップと、
    前記多孔質シリコン層に沿って前記テンプレートから前記ガリウムヒ素太陽電池層を剥離するステップと、
    前記解離したガリウムヒ素太陽電池層から前記多孔質シリコン層と前記ゲルマニウム層を除去するステップと、
    前記第1の裏面側メタリゼーション層の上にバックプレーンを形成するステップと、
    前記第1の裏面側メタリゼーション層への前記バックプレーンにビアホールを形成するステップと、
    前記ビアホールを介して前記第1の裏面側メタリゼーションと接する第2の裏面側メタリゼーションを形成するステップと、
    前記ガリウムヒ素の表面側エミッター層のドープされた領域と接する表面側メタリゼーション層を形成するステップ
    と、を含む、方法。
  14. 前記多孔質シリコン層の上に単結晶シリコン層をエピタキシャル形成するステップをさらに備えた請求項13に記載の方法。
  15. 前記多孔質シリコン層の上に単結晶をエピタキシャル形成する前に前記多孔質シリコン層の水素ベイクをさらに含む、請求項14に記載の方法。
  16. 前記多孔質シリコン層の上に前記ゲルマニウム層を形成するステップが少なくとも1回の水素アニールサイクルを用いる、請求項14に記載の方法。
  17. 前記多孔質シリコン層の上に前記ゲルマニウム層を形成する前に前記多孔質シリコン層の水素ベイクをさらに含む、請求項13に記載の方法。
  18. 前記多孔質シリコン層の上にゲルマニウム層を形成するステップが少なくとも1回の水素アニールサイクルを用いる、請求項13に記載の方法。
  19. 前記ゲルマニウム層の上の前記ガリウムヒ素太陽電池層が表面側窓層と裏面電界層を含む、請求項13に記載の方法。
JP2014560068A 2012-02-29 2013-02-28 効率的化合物の半導体太陽電池のための構造及び方法 Expired - Fee Related JP6199323B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261605186P 2012-02-29 2012-02-29
US61/605,186 2012-02-29
PCT/US2013/028468 WO2013130914A1 (en) 2012-02-29 2013-02-28 Structures and methods for high efficiency compound semiconductor solar cells

Publications (3)

Publication Number Publication Date
JP2015513518A JP2015513518A (ja) 2015-05-14
JP2015513518A5 JP2015513518A5 (ja) 2016-04-21
JP6199323B2 true JP6199323B2 (ja) 2017-09-20

Family

ID=49083321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014560068A Expired - Fee Related JP6199323B2 (ja) 2012-02-29 2013-02-28 効率的化合物の半導体太陽電池のための構造及び方法

Country Status (5)

Country Link
US (1) US20130337601A1 (ja)
JP (1) JP6199323B2 (ja)
KR (1) KR20140138817A (ja)
AU (1) AU2013225860B2 (ja)
WO (1) WO2013130914A1 (ja)

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US20150380576A1 (en) 2010-10-13 2015-12-31 Alta Devices, Inc. Optoelectronic device with dielectric layer and method of manufacture
US20170141256A1 (en) 2009-10-23 2017-05-18 Alta Devices, Inc. Multi-junction optoelectronic device with group iv semiconductor as a bottom junction
US11271128B2 (en) 2009-10-23 2022-03-08 Utica Leaseco, Llc Multi-junction optoelectronic device
US9502594B2 (en) 2012-01-19 2016-11-22 Alta Devices, Inc. Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11038080B2 (en) 2012-01-19 2021-06-15 Utica Leaseco, Llc Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11005000B2 (en) 2013-12-09 2021-05-11 Avago Technologies International Sales Pte. Limited Connector for photonic device
US9673343B2 (en) * 2013-12-09 2017-06-06 Azastra Opto Inc. Transducer to convert optical energy to electrical energy
US10158037B2 (en) 2013-12-09 2018-12-18 Avago Technologies International Sales Pte. Limited Transducer to convert optical energy to electrical energy
US10388817B2 (en) 2013-12-09 2019-08-20 Avago Technologies International Sales Pte. Limited Transducer to convert optical energy to electrical energy
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
KR102140789B1 (ko) * 2014-02-17 2020-08-03 삼성전자주식회사 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법
US9530921B2 (en) 2014-10-02 2016-12-27 International Business Machines Corporation Multi-junction solar cell
KR101635970B1 (ko) * 2015-02-17 2016-07-04 국방과학연구소 저압 화학기상증착법을 이용한 게르마늄 단결정 박막 제조 방법
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US9620466B1 (en) * 2015-11-30 2017-04-11 Infineon Technologies Ag Method of manufacturing an electronic device having a contact pad with partially sealed pores
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
JP6645408B2 (ja) * 2016-12-09 2020-02-14 信越半導体株式会社 シリコン単結晶製造方法及びシリコン単結晶ウェーハ
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
US20190181218A1 (en) * 2017-12-08 2019-06-13 Qualcomm Incorporated Semiconductor device with high charge carrier mobility materials on porous silicon
KR101960265B1 (ko) * 2017-12-29 2019-03-20 (재)한국나노기술원 발광형 태양 집광 장치용 다중접합 태양전지의 제조방법 및 그 다중접합 태양전지를 이용한 발광형 태양 집광 장치
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
KR102496459B1 (ko) 2020-05-07 2023-02-03 한양대학교 산학협력단 페로브스카이트/갈륨비소 탠덤형 태양 전지 및 이의 제조방법
EP4292125A1 (en) * 2021-02-11 2023-12-20 Socpra Sciences Et Génie S.e.c. Method and system for manufacturing an optoelectronic device and optoelectronic device manufactured using same
CN115084308B (zh) * 2021-03-15 2023-07-21 中国科学院物理研究所 锗衬底-砷化镓/锗异质结薄膜复合结构及其制法和应用

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
JPH03235371A (ja) * 1990-02-10 1991-10-21 Sumitomo Electric Ind Ltd タンデム型太陽電池の製造方法
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法
JPH10135500A (ja) * 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
EP0851513B1 (en) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
JP4075021B2 (ja) * 1997-12-26 2008-04-16 ソニー株式会社 半導体基板の製造方法および薄膜半導体部材の製造方法
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
US7767541B2 (en) * 2005-10-26 2010-08-03 International Business Machines Corporation Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
JP5128781B2 (ja) * 2006-03-13 2013-01-23 信越化学工業株式会社 光電変換素子用基板の製造方法
US20090114274A1 (en) * 2007-11-02 2009-05-07 Fritzemeier Leslie G Crystalline thin-film photovoltaic structures
KR20100090177A (ko) * 2009-02-05 2010-08-13 (주)포인트엔지니어링 다공성 기판을 이용한 박막 태양전지 제조 방법 및 그에 따른 태양전지
US20140318611A1 (en) * 2011-08-09 2014-10-30 Solexel, Inc. Multi-level solar cell metallization
US20130228221A1 (en) * 2011-08-05 2013-09-05 Solexel, Inc. Manufacturing methods and structures for large-area thin-film solar cells and other semiconductor devices
US20130213469A1 (en) * 2011-08-05 2013-08-22 Solexel, Inc. High efficiency solar cell structures and manufacturing methods
US9842949B2 (en) * 2011-08-09 2017-12-12 Ob Realty, Llc High-efficiency solar photovoltaic cells and modules using thin crystalline semiconductor absorbers
US20150171230A1 (en) * 2011-08-09 2015-06-18 Solexel, Inc. Fabrication methods for back contact solar cells

Also Published As

Publication number Publication date
WO2013130914A1 (en) 2013-09-06
US20130337601A1 (en) 2013-12-19
KR20140138817A (ko) 2014-12-04
JP2015513518A (ja) 2015-05-14
AU2013225860B2 (en) 2017-01-19
AU2013225860A1 (en) 2014-10-16

Similar Documents

Publication Publication Date Title
JP6199323B2 (ja) 効率的化合物の半導体太陽電池のための構造及び方法
US10069033B2 (en) Integration of epitaxial lift-off solar cells with mini-parabolic concentrator arrays via printing method
US9590130B2 (en) Thin film solder bond
JP2008053731A (ja) 薄膜シリコン太陽電池中のナノワイヤ
US10553743B2 (en) Flexible crystalline ultra-thin Si solar cells
KR20210021250A (ko) 단일 격자 - 정합 희석 질화물 접합을 포함하는 가요성 박막 광전자 장치 및 그 제조 방법
KR102103040B1 (ko) 에피택셜 리프트 오프의 가속을 위한 변형 제어
US10971647B2 (en) Solar cell via thin film solder bond
KR20110124112A (ko) 레이저 리프트 오프 공정을 이용한 플렉서블 cis계 태양전지의 제조 방법
Pan Epitaxial lift-off of large-area GaAs multi-junction solar cells for high efficiency clean and portable energy power generation
KR20120033435A (ko) 고효율 연성 캘코파이럿계 화합물 반도체 박막태양전지의 제조 방법
US10141465B2 (en) Epitaxial lift-off processed GaAs thin-film solar cells integrated with non-tracking mini-compound parabolic concentrators
Lee et al. Epitaxial lift-off processed GaAs thin-film solar cells integrated with low-cost plastic mini-compound parabolic concentrators
US20120199188A1 (en) Metal contact formation and window etch stop for photovoltaic devices
EP3127165B1 (en) Method to manufacture epitaxial lift-off processed thin-film solar cells integrated with non-tracking mini-compound parabolic concentrators
CN110828581A (zh) 一种柔性太阳电池及其制作方法
US20180226533A1 (en) Thin Film Solder Bond
Mauk Thin Crystalline and Polycrystalline Silicon Solar Cells
JP2010283208A (ja) タンデム太陽電池及びその生産方法
Gupta et al. From Rigid to Flexible: Progress, Challenges and Prospects of Thin c‐Si Solar Energy Devices
TWI473289B (zh) 太陽能電池的製造方法
KR20200021775A (ko) 지지 핸들 및 이를 이용한 화합물 반도체 태양전지의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170823

R150 Certificate of patent or registration of utility model

Ref document number: 6199323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees